CN102820385B - 半导体器件的制作方法 - Google Patents

Abstract

本发明公开了一种制作半导体器件的方法，包括：提供均匀地掺杂有第一掺杂剂的半导体衬底，所述半导体衬底包括用于形成MEMS器件的第一区域和用于形成二极管的第二区域；在所述第二区域的部分中掺杂与第一掺杂剂具有相反导电类型的第二掺杂剂，以形成所述二极管；对所述半导体衬底进行减薄；以及在所述第一区域中形成所述MEMS器件。根据本发明的方法可以解决制作MEMS器件带来的K⁺污染问题，有效地避免热处理工艺对二极管的性能产生影响，并且还可以充分利用现有的CMOS工艺的生产设备，缩短MEMS器件的上市周期。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。

背景技术

随着半导体和微电子技术的发展，微机电***（Microelectromechanical systems, MEMS）技术作为一种新兴的细微加工技术也随之发展起来。举例来说，在发光二极管（LED）芯片封装领域，采用MEMS技术来封装LED芯片不但可以缩小封装尺寸、降低生产成本，还可以提高LED芯片的发光效率、降低热阻等。

图1为用于封装LED芯片的半导体器件结构。如图1所示，衬底包括位于A区域的衬底101A和位于B区域的衬底101B。衬底101A中形成有开口面向衬底101A的正面的第一凹槽104和开口面向衬底101A的背面的第二凹槽105。第一凹槽104用作封装LED芯片的反射腔，并且在第一凹槽104的表面形成有反射层106。第二凹槽105用作容纳LED芯片布线的腔室。衬底101B的正面形成有静电放电（ESD）保护二极管，以对LED芯片进行防静电放电保护。现有的ESD保护二极管的制作方法为：首先采用离子注入方法对整个衬底101B掺杂N型或P型离子；然后采用离子注入方法在衬底101B中的掺杂区102掺杂P型或N型离子，以形成二极管；最后在掺杂区102表面的正上方形成接触孔103。

为了缩短MEMS器件的上市周期，降低生产成本，MEMS技术应当尽量利用目前已经非常成熟的CMOS工艺的生产设备。然而，包括上述用于封装LED的MEMS器件的大部分MEMS器件均为采用较薄的晶片（通常小于500                                                ）形成的纯结构器件。在形成MEMS器件过程中通常使用KOH溶液对晶片进行刻蚀，并且MEMS器件的制作过程还包括Au或其它金属工艺。由于MEMS器件的上述工艺特点在使用CMOS工艺的生产设备时会带来以下问题：第一，KOH溶液中的K⁺会对热处理设备和离子注入设备等产生污染，当使用上述设备制作ESD保护二极管或其它器件时将会导致它们失效；第二，为了使MEMS器件具有良好的性能，在其制作过程中需多次进行热处理，但是由于ESD保护二极管是采用两步离子注入工艺完成的，因此热处理会对ESD保护二极管产生影响；第三，由于MEMS器件需形成在较薄的晶片上，而现有的用于CMOS器件的离子注入设备无法处理小于500 的晶片。

鉴于上述问题，现有的方法通常是分别制作MEMS器件和ESD保护二极管，然后将两者焊接在一起。结合图1，分别在衬底101A和101B中形成MEMS器件和ESD保护二极管，然后将衬底101A和101B焊接在一起。可以看出，现有的方法工艺繁琐，且不利于缩小半导体器件尺寸。

因此，需要一种半导体器件的制作方法，以解决现有技术中存在的问题。

发明内容

为了解决现有技术中利用CMOS工艺的生产设备制作MEMS器件时带来的问题，本发明提出了一种制作半导体器件的方法，包括：提供均匀地掺杂有第一掺杂剂的半导体衬底，所述半导体衬底包括用于形成MEMS器件的第一区域和用于形成二极管的第二区域；在所述第二区域的部分中掺杂与第一掺杂剂具有相反导电类型的第二掺杂剂，以形成所述二极管；对所述半导体衬底进行减薄；以及在所述第一区域中形成所述MEMS器件。

优选地，所述第一掺杂剂为P型掺杂剂。

优选地，采用离子注入的方法将所述第二掺杂剂掺杂到所述第二区域的部分中。

优选地，从所述半导体衬底的正面将所述第二掺杂剂掺杂到所述第二区域的部分中。

优选地，从所述半导体衬底的背面对所述半导体衬底进行减薄。

优选地，所述半导体衬底的厚度为650-750 。

优选地，在所述第一区域内所述半导体衬底中形成有开口面向所述半导体衬底的正面的第一凹槽和开口面向所述半导体衬底的背面的第二凹槽，其中，所述第一凹槽用作封装LED芯片的反射腔，且所述第二凹槽用作容纳LED芯片布线的腔室。

优选地，在所述第一凹槽的内表面上形成有反射层。

优选地，所述二极管为静电放电保护二极管。

优选地，所述半导体衬底的材料为硅。

根据本发明的方法具有以下优点：第一，由于在制作MEMS器件之前完成二极管的制作，因此可以避免使用被K⁺污染的热处理设备和离子注入设备等来制作二极管或其它器件，进而保证二极管或其它器件的可靠性；第二，由于将第一掺杂剂均匀地掺杂在半导体衬底内，因此进行后续热处理工艺时第一掺杂剂扩散后仍均匀地分布在半导体衬底中，进而可以有效地避免热处理工艺对二极管的性能产生影响；第三，使用正常厚度的半导体衬底制作二极管之后对半导体衬底进行减薄，可以充分利用现有的CMOS工艺的生产设备（例如，离子注入设备），缩短MEMS器件的上市周期。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为用于封装LED芯片的半导体器件结构；

图2为根据本发明一个实施方式制作半导体器件的工艺流程图；

图3A-3D为根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。 

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

图2示出了根据本发明一个实施方式制作半导体器件的工艺流程图，图3A-3D示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3D来详细说明本发明的制作方法。

执行步骤201，提供均匀地掺杂有第一掺杂剂的半导体衬底，该半导体衬底包括用于形成MEMS器件的第一区域和用于形成二极管的第二区域。

如图3A所示，半导体衬底301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。优选地，当半导体衬底301用于形成封装LED芯片的半导体器件结构时，半导体衬底301的材料为硅。其原因在于，硅具有良好的导热性，因此可以降低封装后的器件的热阻，从而提高LED芯片的发光效率和可靠性。

半导体衬底301中均匀地掺杂有第一掺杂剂。第一掺杂剂的导电类型可以为N型，也可以为P型。当第一掺杂剂为N型时，第一掺杂剂可以为砷（As）和/或磷（P）等；当第一掺杂剂为P型时，第一掺杂剂可以为硼（B）和/或铟（In）等。均匀地形成在半导体衬底301内的第一掺杂剂用于与随后在第二区域的部分中掺杂的第二掺杂剂形成二极管，后文将对第二掺杂剂的掺杂步骤进行详细描述。

半导体衬底301包括第一区域A和第二区域B，第一区域A用于形成MEMS器件，第二区域B用于形成二极管。图3A中对于第一区域A和第二区域B的划分方式以及第一区域A和第二区域B的尺寸比例仅为示范性的，因此并不构成对本发明的限制。本领域的技术人员可以根据不同的生产目的合理划分第一区域A和第二区域B。

该步骤可以选择具有普通厚度的半导体衬底301，例如厚度大约为650-750 ，因此，在随后的掺杂工艺中可以使用现有的CMOS工艺的生产设备。

执行步骤202，在第二区域的部分中掺杂与第一掺杂剂具有相反导电类型的第二掺杂剂，以形成二极管。

将第二掺杂剂掺杂到半导体衬底的第二区域的一部分中可以采用本领域常用的方法或可能使用的其它方法。作为示例，如图3B所示，在半导体衬底301的表面涂覆光刻胶，并经曝光、显影等工艺在半导体衬底301的表面形成开口图案位于第二区域B内的光刻胶层302。然后以光刻胶层302为掩膜对半导体衬底301进行离子注入形成掺杂区303。其中，注入的第二掺杂剂具有与第一掺杂剂相反的导电类型，以形成二极管。优选地，第一掺杂剂为P型掺杂剂，第二掺杂剂为N型掺杂剂，其优点在于，可以有助于在后续热处理过程中抑制第二掺杂剂从掺杂区303向半导体衬底301的其它区域扩散，进而避免影响二极管的性能。此外，由于第一掺杂剂在半导体衬底301中均匀地掺杂，在后续热处理工艺中，第一掺杂剂扩散后仍均匀地分布在半导体衬底301中，因此可以进一步避免热处理工艺对二极管的性能产生影响。

本领域的技术人员可以理解，当使用光刻胶层302作为掩膜对半导体衬底301进行离子注入时，第二掺杂剂的掺杂工艺完成后还包括去除光刻胶层302的步骤。

执行步骤203，对所述半导体衬底进行减薄。

如图3C所示，对半导体衬底301进行减薄，以适应MEMS器件的制作。通常可以采用研磨或刻蚀等方法对半导体衬底301进行减薄。优选地，当从半导体衬底301的正面将第二掺杂剂掺杂到第二区域B的部分中时，从半导体衬底301的背面对半导体衬底301进行减薄，以避免破坏掺杂区303。应当注意，这里所说的半导体衬底的“正面”和“背面”是相对的，并非提供绝对的方向。

执行步骤204，在第一区域中形成MEMS器件。

根据不同需要，可以制作不同结构的MEMS器件。在使用MEMS技术封装LED芯片的领域，MEMS器件可以具有下面所列举的结构。如图3D所示，在第一区域A内半导体衬底301中形成有开口面向半导体衬底301的正面的第一凹槽304和开口面向半导体衬底301的背面的第二凹槽305。其中，第一凹槽304用作封装LED芯片的反射腔，第二凹槽305用作容纳LED芯片布线的腔室。采用根据该结构的MEMS器件来封装LED芯片，通过反射腔可以提高LED芯片的发光效率，通过布线腔室可以缩小封装尺寸，同时提高器件的散热特性。优选地，在第一凹槽304的内表面上形成有反射层306，以进一步提高LED芯片的发光效率并改善光束性能。

此外，为了实现防静电放电保护，避免静电放电损坏LED芯片，优选地，二极管为静电放电保护二极管。

进一步，根据本发明的方法还包括在二极管的正上方形成接触孔的步骤。如图3D所示，掺杂区302表面的正上方形成有接触孔303，在接触孔303中形成金属接触以将二极管与外部电路或外部器件连接在一起。接触孔303可以采用本领域常用的方法，例如，在半导体衬底301的表面依次形成介电层和具有图案的光刻胶层，然后对介电层进行刻蚀等。

根据本发明的方法具有以下优点：第一，由于在制作MEMS器件之前完成二极管的制作，因此可以避免使用被K⁺污染的热处理设备和离子注入设备等来制作二极管或其它器件，进而保证二极管或其它器件的可靠性；第二，由于将第一掺杂剂均匀地掺杂在半导体衬底内，因此进行后续热处理工艺时第一掺杂剂扩散后仍均匀地分布在半导体衬底中，进而可以有效地避免热处理工艺对二极管的性能产生影响；第三，使用正常厚度的半导体衬底制作二极管之后对半导体衬底进行减薄，可以充分利用现有的CMOS工艺的生产设备（例如，离子注入设备），缩短MEMS器件的上市周期。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种制作半导体器件的方法，包括：

提供均匀地掺杂有第一掺杂剂的半导体衬底，以进一步避免热处理工艺对二极管的性能产生影响，其中，所述半导体衬底包括用于形成MEMS器件的第一区域和用于形成二极管的第二区域；

在所述第二区域的部分中掺杂与第一掺杂剂具有相反导电类型的第二掺杂剂，以形成所述二极管；

对所述半导体衬底进行减薄；以及

在所述第一区域中形成所述MEMS器件。

2.如权利要求1所述的方法，其特征在于，所述第一掺杂剂为P型掺杂剂。

3.如权利要求1所述的方法，其特征在于，采用离子注入的方法将所述第二掺杂剂掺杂到所述第二区域的部分中。

4.如权利要求3所述的方法，其特征在于，从所述半导体衬底的正面将所述第二掺杂剂掺杂到所述第二区域的部分中。

5.如权利要求4所述的方法，其特征在于，从所述半导体衬底的背面对所述半导体衬底进行减薄。

6.如权利要求1所述的方法，其特征在于，所述半导体衬底的厚度为650-750μm。

7.如权利要求1所述的方法，其特征在于，在所述第一区域内所述半导体衬底中形成有开口面向所述半导体衬底的正面的第一凹槽和开口面向所述半导体衬底的背面的第二凹槽，其中，所述第一凹槽用作封装LED芯片的反射腔，且所述第二凹槽用作容纳LED芯片布线的腔室。

8.如权利要求7所述的方法，其特征在于，在所述第一凹槽的内表面上形成有反射层。

9.如权利要求7所述的方法，其特征在于，所述二极管为静电放电保护二极管。

10.如权利要求7所述的方法，其特征在于，所述半导体衬底的材料为硅。