CN102820340A - 一种浅槽金属氧化物半导体二极管 - Google Patents

Abstract

一种浅槽金属氧化物半导体二极管，属于半导体器件技术领域。本发明在现有浅槽金属氧化物半导体二极管（中国专利申请号201010519680.X）的基础上，在两个深P体区之间的N^-外延层中均匀增加了若干平行于整个器件宽度方向的P型条；所述P型条的尾部在整个器件的背部以展宽的方式与深P体区相连或通过位于整个器件背部的浅槽金属与金属化阳极相连，以实现P型条与深P体区等电位。两个深P体区与二者之间的P型条以及N^-外延层形成结型场效应晶体管（JFET）结构。本发明可以进一步降低导通压降，大大提高击穿电压并且降低泄露电流，更好地实现了正向导通压降与反向恢复时间的折中。

Description

一种浅槽金属氧化物半导体二极管

技术领域

本发明属于半导体器件技术领域，涉及金属氧化物半导体二极管。

背景技术

在电子电路中，二极管是最常用的基础元器件之一；在电力电子电路中，二极管更与开关器件形影相随，不可或缺。传统的二极管主要有PN结二极管和肖特基二极管两类。其中PN结二极管正向导通压降较大，反向恢复时间较长，但是PN结二极管的可靠性较好，能工作于高压。肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的。肖特基整流管仅用一种载流子（电子）输送电荷，在势垒外侧无过剩少数载流子的积累，因此，不存在电荷存储问题，其反向恢复时间极短（可以小到几纳秒），正向导通压降仅0.4V左右。但由于肖特基二极管的反向势垒较薄，并且在其表面极易发生击穿，所以反向击穿电压比较低，反向耐压值较低。且肖特基二极管的温度特性较差，反向漏电流也比PN结二极管大。

为了提高二极管性能，研究者们一直试图结合PN结二极管和肖特基二极管的优点，提出了一系列的新结构器件，如：结势垒控制整流器JBS（JBS：Junction Barrier Controlled SchottkyRectifier），混合PiN/肖特基整流MPS（MPS：Merged P-i-N/Schottky Rectifier），MOS控制二极管MCD（MCD：MOS Controlled Diode）等器件。

专利“李泽宏、唐文雄，浅槽金属氧化物半导体二极管，申请号：201010519680.X”提出了一种新型的半导体二极管器件，结合了电子积累层结构和结型场效应管结构，获得了非常低的导通压降，大大提高了击穿电压并且降低了泄漏电流，与现有二极管技术相比，具有更好的正向导通压降和反向击穿电压之间的折衷。

发明内容

本发明的目的是提供一种浅槽金属氧化物半导体二极管，要解决的技术问题是在专利“浅槽金属氧化物半导体二极管”的基础上，进一步降低二极管的反向漏电流和正向导通压降，增强电流处理能力。

本发明技术方案如下：

一种浅槽金属氧化物半导体二极管，器件从底层往上依次是金属化阴极1、N型重掺杂单晶硅衬底2、N^-外延层3、位于N^-外延层3上部两侧深P体区4、位于深P体区上的浅槽金属6、位于浅槽金属6内侧的N型重掺杂区7、位于N^-外延层表面二氧化硅栅氧化层8、位于二氧化硅栅氧化层8表面的栅电极9、位于器件顶部的金属化阳极10。所述金属化阳极10覆盖于器件表层，与N型重掺杂区7和栅电极9接触，并通过浅槽金属6与深P体区4接触；所述两个深P体区4之间的N^-外延层3中均匀分布得有若干平行于整个器件宽度方向的P型条5（也可称之为P岛，下文涉及此处时采用P岛的称谓）；所述P型条5的尾部即在整个器件的背部以展宽的方式与深P体区4相连或通过位于整个器件背部的浅槽金属6’与金属化阳极10相连，以实现P型条5与深P体区4等电位。

上述浅槽金属氧化物半导体二极管中，所述两个深P体区4与二者之间的P型条5以及N^-外延层3形成结型场效应晶体管（JFET）结构11。所诉N型重掺杂区7、二氧化硅栅氧化层8、栅电极9和它们附近的N^-外延层3构成电子积累层结构12。所述P型条5的具体数目可根据器件设计需求改变。

所述深P体区4的掺杂浓度大于N^-外延层3的掺杂浓度两个数量级。

所述深P体区4形状是矩形、弧形、半圆形、梯形或椭圆形。

所述二氧化硅栅氧化层8为薄栅氧化层，其厚度范围为5nm到100nm。

所述栅电极材料为多晶硅或具有导电性能的金属、金属氮化物、金属氧化物或金属硅化物。

所述浅槽金属氧化物半导体二极管中的半导体材料可采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料。

本发明的有益效果表现在：

本发明与现有技术相比，采用具有电子积累层结构和结型场效应管结构，由于电子积累层结构的栅氧化层非常薄，二极管可以获得非常低的导通压降，结型场效应管结构的引入，大大提高了击穿电压并且降低了泄漏电流，在反向电压下薄栅氧化层加速了半导体表面导电沟道的夹断，更好地实现了正向导通压降与反向恢复时间之间的折中。与申请号为201010519680.X的专利申请“浅槽金属氧化物半导体二极管”相比，由于P岛的引入能够进一步降低二极管的反向漏电流和正向导通压降，增强电流处理能力。

为了验证本发明的有益效果，对本发明含P岛的浅槽金属氧化物半导体二极管和不含P岛的浅槽金属氧化层半导体二极管进行了对比仿真。两种器件处深P体区宽度不同外，其他器件参数都相同，P岛数目为1个。如图7和图8所示，仿真表明在相同正向电流密度下，含P岛的浅槽金属氧化物半导体二极管具有更低的正向导通压降。两种浅槽金属氧化物半导体二极管具有同样的反向击穿特性。

附图说明

图1是本发明提供的浅槽金属氧化物半导体二极管的三维结构示意图。

图2是本发明提供的浅槽金属氧化物半导体二极管沿图1中AA’连线的纵向截面示意图。

图3.1是本发明提供的浅槽金属氧化物半导体二极管沿图1中BB’连线的纵向截面示意图之一。

图3.2是本发明提供的浅槽金属氧化物半导体二极管沿图1中BB’连线的纵向截面示意图之二。

图4是不含P岛的浅槽金属氧化物半导体二极管结构示意图。

以上各图中：1是金属化阴极，2是N型重掺杂单晶硅衬底，3是N^-外延层，4是深P体区，5是P型条，6是浅槽金属，6’是位于整个器件背部的浅槽金属，7是N型重掺杂区，8是二氧化硅栅氧化层，9是栅电极，10是金属化阳极，11是两个深P体区4与二者之间的P型条5以及N^-外延层3形成结型场效应晶体管（JFET）结构，12是N型重掺杂区7、二氧化硅栅氧化层8、栅电极9和它们附近的N^-外延层3构成电子积累层结构，13是不含P岛的浅槽金属氧化物半导体二极管中两个深P体区4与其之间的N-外延层3构成结型场效应晶体管结构。

图5.1和图5.2分别是含P岛的浅槽金属氧化物半导体二极管和不含P岛的浅槽金属氧化层半导体二极管的电流路径示意图。

图6.1和图6.2分别给出了含P岛的浅槽金属氧化物半导体二极管和不含P岛的浅槽金属氧化层半导体二极管的结构示意图。其中L1是含P岛的浅槽金属氧化物半导体二极管两个深P体区4之间的间距，L2是不含P岛的浅槽金属氧化层半导体二极管结构的两个深P体区4之间的间距，L3是P岛宽度。W1是外加0电压时深P体区4与N^-外延层构成的PN结在N^-外延层中的耗尽区宽度，W2是外加0电压时P岛与N^-外延层构成的PN结在N^-外延层中的耗尽区宽度。

图7.1和图7.2分别为含P岛的浅槽金属氧化物半导体二极管的正向导通电流分布图和I-V特性图。

图7.3和图7.4分别为含P岛的浅槽金属氧化物半导体二极管的反向击穿时的雪崩电流分布图和击穿I-V特性图。

图8.1和图8.2分别为不含P岛的浅槽金属氧化物半导体二极管的正向导通电流分布图和I-V特性图。

图8.3和图8.4分别为不含P岛的浅槽金属氧化物半导体二极管的反向击穿时的雪崩电流分布图和击穿I-V特性图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

图1所示为本发明的含P岛的浅槽金属氧化物半导体二极管的三维结构示意图。器件从底层往上依次是金属化阴极1、N型重掺杂单晶硅衬底2、N^-外延层3、位于N^-外延层3上部两侧深P体区4、位于深P体区上的浅槽金属6、位于浅槽金属6内侧的N型重掺杂区7、位于N^-外延层表面二氧化硅栅氧化层8、位于二氧化硅栅氧化层8表面的栅电极9、位于器件顶部的金属化阳极10。所述金属化阳极10覆盖于器件表层，与N型重掺杂区7和栅电极9接触，并通过浅槽金属6与深P体区4接触；所述两个深P体区4之间的N^-外延层3中均匀分布得有若干平行于整个器件宽度方向的P型条5；所述P型条5的尾部即在整个器件的背部以展宽的方式与深P体区4相连或通过位于整个器件背部的浅槽金属6’与金属化阳极10相连，以实现P型条5与深P体区4等电位。

所诉含P岛的浅槽金属氧化物半导体二极管，沿图1中AA’线的纵向剖面图如图2所示。其物理结构从底层往上依次是金属化阴极1、N型重掺杂单晶硅衬底2、N^-外延层3、位于N^-外延层3上部两侧的两个深P体区4、P型条（P岛）5、与深P体区4相连的浅槽金属6、浅槽金属6内侧的N型重掺杂区7、二氧化硅栅氧化层8、栅电极9、金属化阳极10。金属化阳极10与深P体区4、浅槽金属6、N型重掺杂区7和栅电极9短接，接外电路的阳极电位。金属化阳极10与深P体区4通过浅槽金属6相连，金属化阳极10覆盖了栅电极9、浅槽金属6和N型重掺杂区7。深P体区4、P岛5与其之间的N-外延层3构成多个结型场效应晶体管结构（11所示）。金属化阳极在外接阳极电位时，N型重掺杂区7，二氧化硅栅氧化层8，多晶硅栅9和N^-外延层3的上表面构成电子积累层结构（12所示）。

所诉含P岛的浅槽金属氧化物半导体二极管，其P岛的特定区域连到了金属化阳极，以实现和深P体区等电位。沿图1中BB’线的纵向剖面图如图3.1或图3.2所示，P岛连接到金属化阳极的方式有两种：一是在P型条尾部在整个器件的背部展宽，直接与深P体区4相连（如图3.1所示）；二是P型条的尾部通过位于整个器件背部的浅槽金属6’与金属化阳极10相连（如图3.2所示）。其中位于整个器件背部的浅槽金属6’与正面的浅槽金属6可以采用完全相同的工艺步骤制作。

本发明的含P岛的浅槽金属氧化物半导体二极管工作原理：外接电压为零时，两个深P体区4，P岛5与其间的N-外延层3构成多个结型场效应晶体管结构，每个结型场效应管结构在PN结内建电场的作用下刚好全好耗尽，使得器件为常关型器件。外接正电压时，PN结耗尽区变窄，结型场效应晶体管开启，含P岛的浅槽金属氧化物二极管正向导通。图5.1给出了含P岛的浅槽金属氧化物二极管导通时的电流路径示意图，电子从阴极出发在电场作用下流经三个JFET区，经过电子积累层到达N型重掺杂区。图5.2给出了不含P岛的浅槽金属氧化二极管正向导通时的电流路径示意图，电子从阴极出发在电场作用下流经JFET区，经过薄栅氧化层下的电子积累层到达N型重掺杂区。由于P岛的引入会辅助深P结构耗尽N^-外延层，因此本发明的深P结构的宽度缩短了，即两个深P结构之间的间距更宽。

如图6.1和图6.2所示，设含P岛的浅槽金属氧化物半导体二极管（图6.1）和不含P岛的浅槽金属氧化层半导体二极管（图6.2）的深P体区之间的间距分别为L1和L2，P岛宽度为L3。两种器件的深P体区结构除宽度不同其他参数都相同，因此深P体区与N^-外延层形成的PN结在外加相同电压时，位于N^-区内的耗尽层宽度相同，设外加零电压时该耗尽区宽度为W1。P岛与N-外延层构成的PN结外加零电压时位于N^-区内的耗尽层宽度为W2。当外加正正向电压时，位于N^-区内的耗尽层宽度对应为W1’，W2’。

两种结构在外加电压为0时都满足N-区刚好全耗尽，以保证器件为常关型器件。则有：L1=2W1+4W2+2L3，L2=2W1。

外加正电压时含P岛的浅槽金属氧化物半导体二极管中可流过电流的沟道宽度为：

L1-2L3-2W1’-4W2’=L2-2W1’+4（W2-W2’）；

而外加正电压时不含P岛的浅槽金属氧化物半导体二极管的沟道宽度为：L2-2W1’；

很显然，对于相同单元尺寸的器件，在相同外加正电压下，含P岛的浅槽金属氧化物半导体二极管的沟道宽度大于不含P岛的浅槽金属氧化物半导体二极管的沟道宽度。因此含P岛的浅槽金属氧化物半导体二极管具有更强的电流处理能力，从而能获得更低的导通压降。

当金属化阳极10相对于金属化阴极1加反向电压时，结型场效应晶体管结构11的导电沟道被夹断，继续增大反向电压，耗尽层向金属化阴极1一侧的N^-外延层3扩展，增加的反向电压主要由低掺杂的N^-外延层3承受，反向耐压主要由N^-外延层的掺杂浓度和厚度决定。此时多晶硅栅电极连接反向电压加速了与栅氧化层相接触的N^-外延层的耗尽，从而使得本发明的泄漏电流主要为深P体区4和P岛5与外延层3形成的PN结的反向漏电流，同时缩短了反向恢复时间。

本发明结构可以采用以下方法制备得到，工艺步骤为：

1、单晶硅准备。采用N型重掺杂单晶硅（N型杂质）衬底2，晶向为<100>。

2、外延生长。采用气象外延VPE等方法生长一定厚度和掺杂浓度的N^-外延层3。

3、深P体区注入。在整个硅片表面淀积一层1μm厚的光刻胶，用掩模板光刻出深P体区4的图形，然后高能硼离子注入，注入角度可根据要求改变，形成深P体区4。通过调整注入能量和剂量改变掺杂浓度和结深。

4、P岛注入。在整个硅片表面淀积一层1μm厚的光刻胶，用掩模板光刻出P岛5的图形，然后高能硼离子注入，注入角度可根据要求改变，形成与深P体区结深相同但浓度不同的P岛区。

5、制备栅结构。干法氧化生长栅氧化层，淀积多晶硅栅或导电材料栅。

6、制备N型重掺杂区7。使用掩模板光刻出N型重掺杂区形状，并进行重掺杂区砷注入。

7、浅槽刻蚀。采用浅槽掩模板，刻蚀出一定深度的浅槽，包括与深P体区相连的浅槽和与P岛相连的浅槽。

8、正面金属化阳极。在整个器件表面溅射一层厚度为4μm的金属铝，与深P体区相连的浅槽和与P岛相连的浅槽均被金属完全填充，形成金属化阳极10。

9、背面金属化阴极。在器件背面溅射厚度为4μm的金属铝，形成金属化阴极1。

制备过程共采用5张掩模板，按照版号的顺序依次为深P体区掩模板、P岛掩膜版、多晶硅区掩膜版、N型重掺杂区掩膜版、浅槽掩模板。本实施例的方法进行的离子注入过程有：深P体区硼注入、P岛硼注入、N重掺杂区砷注入。

在制备过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计。例如：也可以先做P岛，再做深P体区。如果P岛和深P体区如果浓度相同，可以用一张掩模板同时做。

制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。

Claims (6)

1.一种浅槽金属氧化物半导体二极管，器件从底层往上依次是金属化阴极（1）、N型重掺杂单晶硅衬底（2）、N^-外延层（3）、位于N^-外延层（3）上部两侧深P体区（4）、位于深P体区上的浅槽金属（6）、位于浅槽金属（6）内侧的N型重掺杂区（7）、位于N^-外延层表面二氧化硅栅氧化层（8）、位于二氧化硅栅氧化层（8）表面的栅电极（9）、位于器件顶部的金属化阳极（10）；所述金属化阳极（10）覆盖于器件表层，与N型重掺杂区（7）和栅电极（9）接触，并通过浅槽金属（6）与深P体区（4）接触；

其特征在于，所述两个深P体区（4）之间的N^-外延层（3）中均匀分布得有若干平行于整个器件宽度方向的P型条（5）；所述P型条（5）的尾部在整个器件的背部以展宽的方式与深P体区（4）相连或通过位于整个器件背部的浅槽金属（6’）与金属化阳极（10）相连，以实现P型条（5）与深P体区（4）等电位。

2.根据权利要求1所述的浅槽金属氧化物半导体二极管，其特征在于，所述深P体区（4）的纵向截面形状为矩形、弧形、半圆形、梯形或椭圆形。

3.根据权利要求1所述的浅槽金属氧化物半导体二极管，其特征在于，所述深P体区（4）的掺杂浓度大于N^-外延层（3）的掺杂浓度两个数量级。

4.根据权利要求1所述的浅槽金属氧化物半导体二极管，其特征在于，所述二氧化硅栅氧化层（8）为薄栅氧化层，其厚度范围为5nm到100nm。

5.根据权利要求1所述的浅槽金属氧化物半导体二极管，其特征在于，所述栅电极材料为多晶硅或具有导电性能的金属、金属氮化物、金属氧化物或金属硅化物。

6.根据权利要求1所述的浅槽金属氧化物半导体二极管，其特征在于，所述浅槽金属氧化物半导体二极管中的半导体材料采用体硅、碳化硅、砷化镓、磷化铟或锗硅。

Images