CN102820252B - 一种基于键合工艺的高迁移率双沟道材料的制备方法 - Google Patents

一种基于键合工艺的高迁移率双沟道材料的制备方法 Download PDF

Info

Publication number
CN102820252B
CN102820252B CN201110151804.8A CN201110151804A CN102820252B CN 102820252 B CN102820252 B CN 102820252B CN 201110151804 A CN201110151804 A CN 201110151804A CN 102820252 B CN102820252 B CN 102820252B
Authority
CN
China
Prior art keywords
layer
preparation
channel material
high mobility
material based
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110151804.8A
Other languages
English (en)
Other versions
CN102820252A (zh
Inventor
张苗
张波
薛忠营
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Shanghai Simgui Technology Co Ltd filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201110151804.8A priority Critical patent/CN102820252B/zh
Publication of CN102820252A publication Critical patent/CN102820252A/zh
Application granted granted Critical
Publication of CN102820252B publication Critical patent/CN102820252B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于键合工艺的高迁移率双沟道材料的制备方法，利用体硅衬底外延压应变的SiGe层，采用键合工艺将SiGe层转移至热氧化的硅片上，该SiGe层，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用作NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。

Description

一种基于键合工艺的高迁移率双沟道材料的制备方法
技术领域
本发明涉及一种用于CMOS器件的双沟道材料的制备方法，尤其涉及一种基于键合工艺的高迁移率双沟道材料的制备方法，属于微电子与固体电子学技术领域。
背景技术
随着集成电路工艺的发展，器件的特征尺寸不断缩小，体硅材料较低的电子和空穴迁移率已经成为提高器件性能的瓶颈。应变硅(strained silicon)，通过在晶格常数不同于硅的材料上外延硅，或者其他工艺方法引起硅晶格结构的拉伸或者压缩形变而形成。由于其可以有效提高载流子迁移率，已经成为面向新一代半导体工艺节点的候选衬底材料。SiGe衬底具有与Si不相同的晶格常数，在SiGe衬底上外延生长的Si与SiGe衬底之间会存在晶格失配，这种晶格失配使得外延的Si层会有应变。应变硅材料由于其晶格结构的畸变，能够同时提高电子和空穴的迁移率，而绝缘体上应变硅(sSOI，strained silicon on insulator)同时具有绝缘体上硅(SOI，silicon on insulator)和应变硅的优点，在集成电路工艺中具有更广阔的应用前景。
绝缘体上应变硅材料也可以是应变Si与(应变)SiGe的组合，即以应变Si/(应变)SiGe形成双沟道层结构(应变Si为表层、SiGe为埋层)。在双沟道独特的能带结构中，电子被限制在应变Si层中，可以获得高的电子迁移率，空穴被限制在(应变)SiGe层中，可以获得高的空穴迁移率。
鉴于此，本发明将提出一种基于键合工艺的应变Si/SiGe双沟道材料的制备工艺，采用该工艺可同时为NMOS及PMOS提供高迁移率的沟道材料。
发明内容
本发明要解决的技术问题在于提供一种基于键合工艺的高迁移率双沟道材料的制备方法。
为了解决上述技术问题，本发明采用如下技术方案：一种基于键合工艺的高迁移率双沟道材料的制备方法，包括以下步骤：
步骤一、在体硅衬底上外延生长SiGe层，作为器件片；
步骤二、对另一体硅衬底表面进行热氧化处理，使其表面形成SiO2层，作为支撑片；
步骤三、将器件片外延有SiGe层的表面与支撑片形成有SiO2层的表面键合，并进行键合加固处理，形成键合片；
步骤四、对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米，然后利用化学腐蚀的方法去除减薄剩余的体硅衬底，露出SiGe层；
步骤五、在露出的SiGe层上外延生长Si盖帽层；
步骤六、在所述Si盖帽层上形成光刻胶，利用光刻刻蚀工艺将部分Si盖帽层露出；
步骤七、在露出的Si盖帽层上继续外延生长Si层；
步骤八、进行离子注入，使注入的离子分布在SiO2层中；
步骤九、进行退火工艺，使部分SiGe层中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅；形成的应变硅用于形成NMOSFET沟道，在光刻胶覆盖区域下方的SiGe层用于形成PMOSFET沟道。
作为本发明的优选方案，步骤一外延生长的SiGe层中，Ge含量为10％-50％。
作为本发明的优选方案，步骤一外延生长的SiGe层的厚度为5-200nm。
作为本发明的优选方案，步骤二形成的SiO2层的厚度为10-500nm。
作为本发明的优选方案，步骤三键合加固处理的加固温度为300-800℃，时间为5-60分钟。
作为本发明的优选方案，步骤五外延生长的Si盖帽层的厚度为2-5nm。
作为本发明的优选方案，步骤七外延生长的Si层的厚度为5-20nm。
作为本发明的优选方案，步骤八注入的离子为H、He、N、Si、C中的一种或多种。
作为本发明的优选方案，步骤八离子注入的剂量为1E13-1E18/cm2。
作为本发明的优选方案，步骤九退火的温度为300-1000℃，时间为1分钟至2小时。
本发明的有益效果在于：
本发明采用了键合工艺，利用外延、离子注入、退火等手段在具有SiO2层的衬底上形成了应变Si/SiGe双沟道材料，其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
附图说明
图1-8为本发明方法的工艺流程示意图。
具体实施方式
下面结合附图进一步说明本发明的具体实施步骤，为了示出的方便附图并未按照比例绘制。
实施例一
请参见图1-8，本实施例提供的制备方法，包括以下步骤：
步骤一、在体硅衬底10上外延生长SiGe层20，作为器件片，如图1所示，SiGe层20的Ge含量可以优选为10％-50％，厚度优选为5-200nm。为了保证生长的SiGe层20具有压应力，SiGe材料的厚度应控制在临界厚度以内，本实施例中，外延生长的SiGe层20的Ge含量为20％，其厚度控制在100nm左右。
步骤二、对另一体硅衬底30表面进行热氧化处理，使其表面形成SiO2层40，作为支撑片。形成的SiO2层的厚度优选为10-500nm。本实施例中，SiO2层40的厚度为500nm。
步骤三、如图2所示，将器件片外延有SiGe层20的表面与支撑片形成有SiO2层40的表面键合，并进行键合加固处理，形成如图3所示的键合片。键合加固处理的加固温度优选为300-800℃，时间优选为5-60分钟。本实施例中，加固温度为500℃，时间为40分钟。
步骤四、对键合片中的器件片部分进行背面研磨，直到距离SiGe层20几个微米处停止，即将器件片背面的体硅衬底10减薄至1-10微米，然后利用化学腐蚀的方法，选择性的腐蚀掉减薄剩余的体硅衬底10，到SiGe层20自动停止，露出SiGe层20，得到如图4所示结构。
步骤五、在SiGe层20上继续外延生长Si材料，作为Si盖帽层50。Si盖帽层50的厚度为2-5nm，在后续制作MOS器件时用于和高介电常数(H-K)栅介质接触，从而避免界面缺陷态的形成。
步骤六、根据CMOS工艺的要求，在所述Si盖帽层50上形成光刻胶60；然后利用光刻刻蚀工艺形成相应的图形，露出一部分的Si盖帽层50，如图5所示。由此可将设计为PMOSFET的部分用光刻胶进行保护，而设计为NMOSFET的部分露出以便后续工艺在该区域形成应变硅。
步骤七、如图6所示，在露出的Si盖帽层50上继续外延生长Si层70。外延生长的Si层70，厚度优选为5-20nm，以便于后续SiGe应力释放后，完全将应力转移到Si中，从而形成应变硅。本实施例中，外延生长的Si层70，厚度为10nm。
步骤八、如图7所示，进行离子注入，使注入的离子分布在SiO2层40中。注入的离子优选为H、He、N、Si、C中的一种或多种，注入的剂量优选为1E13-1E18/cm2，而注入的能量根据不同的离子种类、和SiGe层20及其上方的Si(Si盖帽层50以及Si层70)的厚度进行确定，从而使离子注入的射程分布在SiO2层40中。本实施例中，采用H离子注入，注入剂量为1E15/cm2。
步骤九、进行退火工艺，退火的温度优选为300-1000℃，时间为1分钟至2小时。由于离子注入引起的损伤，使得部分SiGe层40中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅80。本实施例中，退火温度为600℃，时间为50分钟。如图8所示，形成的应变硅80用于形成NMOSFET沟道，在光刻胶60覆盖区域下方的SiGe层40用于形成PMOSFET沟道。
去除光刻胶后，利用该双沟道材料，可以在应变的SiGe材料上设计PMOSFET，在应变的Si材料上设计NMOSFET，从而可以实现CMOS工艺的集成。
实施例二
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中外延生长的SiGe层Ge含量为10％，其厚度控制在200nm；步骤二中形成的SiO2层厚度为200nm；步骤三中键合加固处理的加固温度为300℃，时间为60分钟；步骤七中外延生长的Si层，厚度为5nm；步骤八中采用He离子注入，注入剂量为1E13/cm2；步骤九中的退火温度为1000℃，时间为1分钟。
实施例三
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中外延生长的SiGe层Ge含量为30％，其厚度控制在80nm；步骤二中形成的SiO2层厚度为100nm；步骤三中键合加固处理的加固温度为800℃，时间为5分钟；步骤七中外延生长的Si层，厚度为10nm；步骤八中采用N离子注入，注入剂量为1E15/cm2；步骤九中的退火温度为800℃，时间为5分钟。
实施例四
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中外延生长的SiGe层Ge含量为40％，其厚度控制在50nm；步骤二中形成的SiO2层厚度为50nm；步骤三中键合加固处理的加固温度为600℃，时间为10分钟；步骤七中外延生长的Si层，厚度为15nm；步骤八中采用Si离子注入，注入剂量为1E16/cm2；步骤九中的退火温度为400℃，时间为90分钟。
实施例五
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中外延生长的SiGe层Ge含量为50％，其厚度控制在5nm；步骤二中形成的SiO2层厚度为10nm；步骤三中键合加固处理的加固温度为400℃，时间为20分钟；步骤四中外延生长的Si层，厚度为20nm；步骤五中采用C离子注入，注入剂量为1E18/cm2；步骤六中的退火温度为300℃，时间为120分钟。
上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于，包括以下步骤：
步骤一、在体硅衬底上外延生长SiGe层，作为器件片；
步骤二、对另一体硅衬底表面进行热氧化处理，使其表面形成SiO2层，作为支撑片；
步骤三、将器件片外延有SiGe层的表面与支撑片形成有SiO2层的表面键合，并进行键合加固处理，形成键合片；
步骤四、对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米，然后利用化学腐蚀的方法去除减薄剩余的体硅衬底，露出SiGe层；
步骤五、在露出的SiGe层上外延生长Si盖帽层；
步骤六、在所述Si盖帽层上形成光刻胶，利用光刻刻蚀工艺将部分Si盖帽层露出；
步骤七、在露出的Si盖帽层上继续外延生长Si层；
步骤八、进行离子注入，使注入的离子分布在SiO2层中；
步骤九、进行退火工艺，使部分SiGe层中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅；形成的应变硅用于形成NMOSFET沟道，在光刻胶覆盖区域下方的SiGe层用于形成PMOSFET沟道。
2.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤一外延生长的SiGe层的厚度为5-200nm。
3.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤二形成的SiO2层的厚度为10-500nm。
4.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤三键合加固处理的加固温度为300-800℃，时间为5-60分钟。
5.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤五外延生长的Si盖帽层的厚度为2-5nm。
6.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤七外延生长的Si层的厚度为5-20nm。
7.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤八注入的离子为H、He、N、Si、C中的一种或多种。
8.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤八离子注入的剂量为1E13-1E18/cm2。
9.根据权利要求1所述的基于键合工艺的高迁移率双沟道材料的制备方法，其特征在于：步骤九退火的温度为300-1000℃，时间为1分钟至2小时。
CN201110151804.8A 2011-06-08 2011-06-08 一种基于键合工艺的高迁移率双沟道材料的制备方法 Expired - Fee Related CN102820252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110151804.8A CN102820252B (zh) 2011-06-08 2011-06-08 一种基于键合工艺的高迁移率双沟道材料的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110151804.8A CN102820252B (zh) 2011-06-08 2011-06-08 一种基于键合工艺的高迁移率双沟道材料的制备方法

Publications (2)

Publication Number Publication Date
CN102820252A CN102820252A (zh) 2012-12-12
CN102820252B true CN102820252B (zh) 2014-07-02

Family

ID=47304287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110151804.8A Expired - Fee Related CN102820252B (zh) 2011-06-08 2011-06-08 一种基于键合工艺的高迁移率双沟道材料的制备方法

Country Status (1)

Country Link
CN (1) CN102820252B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916741A (zh) * 2010-07-09 2010-12-15 中国科学院上海微***与信息技术研究所 一种绝缘体上应变硅制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525161B2 (en) * 2007-01-31 2009-04-28 International Business Machines Corporation Strained MOS devices using source/drain epitaxy

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916741A (zh) * 2010-07-09 2010-12-15 中国科学院上海微***与信息技术研究所 一种绝缘体上应变硅制备方法

Also Published As

Publication number Publication date
CN102820252A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN102820253B (zh) 一种基于soi衬底的高迁移率双沟道材料的制备方法
US9269608B2 (en) Bonded semiconductor structure with SiGeC/SiGeBC layer as etch stop
JP5043314B2 (ja) 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔを製造する方法
JP5039902B2 (ja) デュアル・ストレス（二重応力）ｓｏｉ基板の製造方法および半導体デバイス
JP4678877B2 (ja) Ｓｉ：Ｃ−ＯＩおよびＳＧＯＩ上のシリコン・デバイスならびに製造方法
TWI225283B (en) Strained semiconductor on insulator substrate and method of forming the same
JP4130652B2 (ja) 半導体構造およびその製造方法
JP3512701B2 (ja) 半導体装置及びその製造方法
US8124470B1 (en) Strained thin body semiconductor-on-insulator substrate and device
US8247275B2 (en) Strain engineering in three-dimensional transistors based on globally strained semiconductor base layers
JP2006032968A (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
WO2000060671A1 (fr) Dispositif a semi-conducteur et substrat de semi-conducteur
KR20130034059A (ko) 매립 절연 층과 결합된 응력기의 탄성 에지 이완을 사용하는 변형 반도체
US20160064210A1 (en) P-fet with graded silicon-germanium channel
JP2009188388A (ja) 局所的にＧｅを濃縮するステップを含む、絶縁層上に半導体を製造するステップ
TW200539425A (en) Integrated circuit with strained and non-strained transistors, and method of forming thereof
US20130285117A1 (en) CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION
US8062952B2 (en) Strain transformation in biaxially strained SOI substrates for performance enhancement of P-channel and N-channel transistors
WO2013041019A1 (zh) 一种锗硅异质结隧穿场效应晶体管及其制备方法
US20030077882A1 (en) Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
US8329531B2 (en) Strain memorization in strained SOI substrates of semiconductor devices
US20140097467A1 (en) Compressively strained soi substrate
US9034102B2 (en) Method of fabricating hybrid orientation substrate and structure of the same
CN102820252B (zh) 一种基于键合工艺的高迁移率双沟道材料的制备方法
CN104952871B (zh) 一种混合晶向无结cmos结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140702

Termination date: 20180608

CF01 Termination of patent right due to non-payment of annual fee