CN102810633A - 相变随机存取存储器件及其制造方法 - Google Patents

相变随机存取存储器件及其制造方法 Download PDF

Info

Publication number
CN102810633A
CN102810633A CN2012101726562A CN201210172656A CN102810633A CN 102810633 A CN102810633 A CN 102810633A CN 2012101726562 A CN2012101726562 A CN 2012101726562A CN 201210172656 A CN201210172656 A CN 201210172656A CN 102810633 A CN102810633 A CN 102810633A
Authority
CN
China
Prior art keywords
interlayer insulating
bottom electrode
insulating film
phase change
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101726562A
Other languages
English (en)
Inventor
沈揆赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102810633A publication Critical patent/CN102810633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种制造相变随机存取存储器件的方法,所述方法包括以下步骤:在第一层间绝缘层的接触孔中形成开关器件;形成具有暴露出开关器件的开口的第二层间绝缘层;沿第二层间绝缘层的侧壁来形成与开关器件耦接的下电极图案;形成掩埋在下电极图案中的绝缘层;通过将下电极图案的暴露的表面去除设定的高度来形成下电极,其中,所述下电极的侧壁的高度低于所述第二层间绝缘层的高度;形成将去除了下电极图案的暴露的表面的第二层间绝缘层的孔填充的相变层;以及在第二层间绝缘层的一部分和相变层上形成上电极。

Description

相变随机存取存储器件及其制造方法
相关申请的交叉引用
本申请要求2011年5月31日向韩国专利局提交的申请号为10-2011-0052436的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明涉及一种相变随机存取存储器(PCRAM)器件及其制造方法,更具体而言,涉及一种包括相变层的PCRAM器件及其制造方法。
背景技术
相变随机存取存储(PCRAM)器件经由用作加热器的加热电极将焦耳热施加到相变材料,由此引起相变材料发生相变。利用相变材料的晶态与非晶态之间的电阻差来记录/擦除数据。
施加用以将相变材料从晶态改变到非晶态的电流称作为复位电流。当复位电流大时,操作电压也大。当相变材料变为晶态时,由于在开关器件与下电极之间的接口处的电阻即设置电阻较低,因此使用小量电流来改变相变材料。
发明内容
本发明的示例性实施例涉及一种能增强相变复位特性的相变随机存取存储(PCRAM)器件及其制造方法。
根据示例性实施例的一个方面,一种相变随机存取存储(PCRAM)器件包括:半导体衬底,在所述半导体衬底上形成有开关器件;层间绝缘层,所述层间绝缘层具有用于下电极的接触孔;下电极,所述下电极被形成在所述接触孔中以与所述开关器件耦接,其中所述下电极的侧壁的高度比所述层间绝缘层的高度低;绝缘层,所述绝缘层被形成接触孔中的下电极上并与层间绝缘层绝缘;相变层,所述相变层被形成在绝缘层与层间绝缘层之间的下电极上;以及上电极,所述上电极被形成在相变层上。
根据示例性实施例的另一个方面,一种制造PCRAM器件的方法包括以下步骤:在半导体衬底上的第一层间绝缘层的接触孔中形成开关器件;形成具有暴露出开关器件的开口的第二层间绝缘层;沿第二层间绝缘层的侧壁形成与开关器件耦接的下电极图案;形成掩埋在下电极图案中的绝缘层;通过将下电极图案的暴露的表面去除设定的高度来形成下电极,其中,下电极的侧壁的高度低于第二层间绝缘层的高度;形成将去除了下电极图案的暴露的表面的第二层间绝缘层的孔填充的相变层;以及在第二层间绝缘层的一部分和相变层上形成上电极。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征以及其它的优点,其中:
图1至图4是顺序说明根据本发明的一个示例性实施例的制造相变随机存取存储(PCRAM)器件的方法的截面图。
具体实施方式
在下文中,将参照附图来更详细地描述示例性实施例。
本发明参照截面图来描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性说明。如此,可以预料形状变化是例如制造技术和/或公差的结果。因而,示例性实施例不应解释为限于本发明所说明的区域的具体形状,而是可以包括例如源自制造的形状差异。在附图中,为了清楚起见,可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解当提及一层在另一层或衬底“上”时,其可以直接在另一层或衬底上,或还可以存在中间层。
图1至图4是顺序说明根据本发明的一个示例性实施例的制造相变随机存取存储(PCRAM)器件的方法的截面图。
参见图1,在半导体衬底100上形成开关器件135和下电极图案160a,在半导体衬底100中用n型高浓度杂质来形成有源区110。
更具体地说,在半导体衬底100的单元区中形成有源区110。可以通过离子注入n型高浓度杂质然后执行热处理工艺来形成有源区110。
可以与形成在***区中的结区(未示出)一起来同时形成单元区的有源区110。在形成了有源区110的半导体衬底100上形成第一层间绝缘层120。
第一层间绝缘层120可以是具有致密的薄膜属性和层间平钽化属性的高密度等离子体(HDP)层。刻蚀第一层间绝缘层120以将有源区110的一部分暴露出来,由此形成沟槽。
随后,在沟槽中形成开关器件135。开关器件具有包括n型选择性外延生长(SEG)层132和p型SEG层134的PN二极管图案。
这里,可以如下形成n型SEG层132和p型SEG层134。例如,生长n型SEG层132以填充在沟槽的一部分中。接着,可以通过将p型杂质离子注入到n型SEG层132的上部来形成p型SEG层134。可以使用氯化氢(HCl)气体和二氯硅烷(DCS)气体经由化学气相沉积(CVD)法来形成SEG层132和134。此时,形成开关器件135使得开关器件135的高度低于第一层间绝缘层120的高度,然后执行化学机械抛光(CMP)工艺和毯式刻蚀工艺。
随着PCRAM器件的集成度的增加,PCRAM器件的导线电阻将降低。为了降低导线电阻,PCRAM器件包括形成在半导体衬底100上的与有源区110电连接的金属字线(未示出)。
可以将金属字线形成为与有源区域110重叠并补偿有源区110的高电阻。
然而,由于对金属字线不执行单晶生长,所以SEG二极管可以不用作开关器件135。因此,当将金属字线应用于PCRAM器件时,多晶硅二极管可以用作开关器件并被称作金属肖特基二极管。
因此,在示例性实施例中,开关二极管135可以包括金属肖特基二极管和SEG二极管。多个开关器件135可以形成为矩阵形式,即以恒定间隔形成在行和列方向上。
在形成开关器件135的半导体衬底100的所得结构上沉积过渡金属层(未示出)。对半导体衬底100的所得结构执行热处理以在开关二极管135上选择性地形成欧姆接触层140。
在形成有开关器件135的第一层间绝缘层120上形成具有用于下电极的接触孔的第二层间绝缘层150。此时,第二层间绝缘层150可以包括氮化物材料。这里,根据本示例性实施例的用于下电极的接触孔是暴露出开关器件135的开口。
随后,在用于第二层间绝缘层150的下电极的接触孔中形成用于下电极的图案160a和氮化物层155。
更具体而言,沿着用于下电极的接触孔的表面顺序地形成用于下电极的金属层(未示出)和氮化物层,然后执行CMP工艺以形成用于下电极的图案160a和填充用于下电极的接触孔的氮化物层155。此时,用于下电极的图案160a可以被形成为环型或柱型以与第二层间绝缘层150的侧面接触,并保留在下部的欧姆接触层140上。
例如,用于下电极的材料层可以包括选自诸如钨(W)、钛(Ti)、钼(Mo)、钽(Ta)、和铂(Pt)的金属层,诸如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(MoAlN)、氮化钽硅(TaSiN)以及氮化钽铝(TaAlN)的金属氮化物层,诸如硅化钛(TiSi)和硅化钽(TaSi)的硅化物层,诸如钛钨(TiW)的合金层以及诸如氧氮化钛(TiON)、氧氮钛铝(TiAlON)、氧氮化钨(WON)、氧氮化钽(TaON)以及氧化铱(IrO2)的金属氧化物(氮化物)层中的至少一种材料。
参见图2,在半导体衬底100的所得结构上形成具有比第二层间绝缘层150低的高度的下电极160。
更具体而言,在具有图案160a的半导体衬底100的所得结构上执行回蚀工艺以部分去除图案160a的暴露的部分。因此,可以形成具有比第二层间绝缘层150低的高度的下电极160。即,可以形成根据本发明的本示例性实施例的下电极160,使得下电极160的两个侧部的高度比第二层间绝缘层150的高度低。
此时,部分去除用于下电极的图案160a的暴露的上部是为了确保之后要形成相变层170的空间,以便将图案160a与相变层170镶嵌在一起。
通过图案160a的部分去除,在下电极160上形成孔165。
为了形成两个侧部的高度比第二层间绝缘层150低的下电极160,即为了去除图案160a的暴露的上表面,可以执行使用刻蚀工艺的清洁工艺。
作为选择性刻蚀下电极的图案160a的刻蚀材料,可以使用诸如氢氟酸(HF)、氟化铍(BeF2)、三氟化硼(BF3),四氟化碳(CF4)、三氟化氮(NF3)、氟化氧(OF2)以及氟化氯(ClF)的二元体系氟化物材料。
此时,图案160a被去除的高度,例如,等于或大于
Figure BSA00000725525300041
并且小于
Figure BSA00000725525300042
通常,下电极160通过向相变材料提供焦耳热来引起相变材料相变,并且使用相变材料的晶态与非晶态之间的电阻差来记录/擦除数据。
根据一个示例性实施例,与现有技术相比,即使当形成具有比第二层间绝缘层150的高度低的柱状的下电极160时,下电极160可以具有与相变层170或开关器件135相同的接触面积。
控制下电极160的高度低于第二层间绝缘层150的高度的程度不限制在本发明的示例性实施例。可以增加/减小下电极160的去除高度以足以将相变材料从晶态改变到非晶态。
参见图3,在下电极160上形成填充孔165的相变层170。
更具体而言,使用CVD法和原子层沉积(ALD)法中的任何一种沉积方法在形成有下电极160的半导体衬底100的所得结构上生长相变材料层(未示出)。然后,执行CMP工艺或刻蚀工艺以在下电极160上形成掩埋在孔165中的相变层170。根据本示例性实施例,相变层170的高度可以是例如
Figure BSA00000725525300051
Figure BSA00000725525300052
此时,作为相变材料层,可以使用诸如锑-碲(Sb-Te)和锗-碲(Ge-Te)的二元体系材料层或诸如锗-锑-碲(Ge-Sb-Te)的三元体系材料层。
本发明的示例性实施例示出了通过CMP工艺来形成相变材料层170,但是示例性实施例并非限于将CMP工艺作为形成相变材料170的工艺。在一些实施例中,对相变材料层执行刻蚀工艺以形成相变层170。例如,通过刻蚀工艺来形成相变层170,并且氯(Cl2)可以用作刻蚀材料。
由于根据本发明的一个示例性实施例的相变层170是在受限的空间内——即下电极160所形成的孔——形成的,因此可以减少相变材料的编程量。因而,PCRAM器件减小复位电流以降低功耗和提高操作速度。
参见图4,在形成有相变层170的半导体衬底100上形成上电极175。
更具体而言,可以在形成有相变层170的半导体衬底100的所得结构上沉积上电极材料层(未示出),然后将上电极材料层图案化以形成上电极175。此时,还可以刻蚀第二层间绝缘层150的暴露的表面使得第二层间绝缘层150的高度等于下电极160的两个侧部的高度。
根据本发明的一个示例性实施例,上电极材料层可以由例如Ti层或TiN层形成以与相变层170电连接。
根据本发明的示例性实施例的PCRAM器件分开刻蚀相变层170和上电极175以防止由于上电极175的刻蚀而引起对相变材料的刻蚀破坏,由此提高器件的可靠性。
尽管以上已经描述了某些实施例,但是可以理解的是描述的实施例仅仅是示例性的。因此,不应基于所描述的实施例来限定本发明描述的器件和方法。更确切地说,应当仅根据结合以上描述和附图的所附权利要求来限定本发明描述的***和方法。

Claims (10)

1.一种制造相变随机存取存储器件的方法,包括以下步骤:
在半导体衬底上的第一层间绝缘层的接触孔中形成开关器件;
形成具有暴露出所述开关器件的开口的第二层间绝缘层;
沿所述第二层间绝缘层的侧壁形成与所述开关器件耦接的下电极图案;
形成掩埋在所述下电极图案中的绝缘层;
通过将所述下电极图案的暴露的表面去除设定的高度来形成下电极,其中,所述下电极的侧壁的高度低于所述第二层间绝缘层的高度;
形成将去除了所述下电极图案的暴露的表面的所述第二层间绝缘层的孔填充的相变层;以及
在所述第二层间绝缘层的一部分和所述相变层上形成上电极。
2.如权利要求1所述的方法,其中,所述绝缘层包括氮化物材料。
3.如权利要求1所述的方法,其中,所述设定的高度等于或大于
Figure FSA00000725525200011
并且等于或小于
Figure FSA00000725525200012
4.如权利要求1所述的方法,其中,去除所述下电极图案的暴露的表面的刻蚀材料是包括氢氟酸HF、氟化铍BeF2、三氟化硼BF3、四氟化碳CF4、三氟化氮NF3、氟化氧OF2以及氟化氯ClF的二元体系氟化物材料。
5.如权利要求1所述的方法,其中,所述相变层的高度等于或大于
Figure FSA00000725525200013
并且等于或小于
Figure FSA00000725525200014
6.如权利要求1所述的方法,其中,形成所述相变层的步骤包括以下步骤:
在形成有所述第二层间绝缘层的半导体衬底的所得结构上生长相变材料层;以及
执行平钽化工艺以形成掩埋在所述第二层间绝缘层的孔中的所述相变层。
7.如权利要求1所述的方法,其中,形成所述相变层的步骤包括以下步骤:
在形成有所述第二层间绝缘层的半导体衬底的所得结构上生长相变材料层;以及
在形成有所述相变材料层的半导体衬底的整个表面上执行刻蚀工艺,以形成掩埋在所述第二层间绝缘层的孔中的所述相变层。
8.如权利要求7所述的方法,其中,供形成所述相变层的所述刻蚀工艺用的刻蚀材料包括氯Cl2
9.一种相变随机存取存储器件,包括:
半导体衬底,在所述半导体衬底中形成有开关器件;
层间绝缘层,所述层间绝缘层具有用于下电极的接触孔;
下电极,所述下电极被形成在所述接触孔中以与所述开关器件耦接,其中,所述下电极的侧壁的高度低于所述层间绝缘层的高度;
绝缘层,所述绝缘层被形成在所述接触孔中的下电极上并与所述层间绝缘层隔离;
相变层,所述相变层被形成在所述绝缘层与所述层间绝缘层之间的所述下电极上;以及
上电极,所述上电极被形成在所述相变层上。
10.如权利要求9所述的相变随机存取存储器件,其中,所述绝缘层被部分地掩埋在所述下电极中并且所述下电极围绕所述绝缘层的下部。
CN2012101726562A 2011-05-31 2012-05-30 相变随机存取存储器件及其制造方法 Pending CN102810633A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0052436 2011-05-31
KR1020110052436A KR20120133676A (ko) 2011-05-31 2011-05-31 상변화 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN102810633A true CN102810633A (zh) 2012-12-05

Family

ID=47234283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101726562A Pending CN102810633A (zh) 2011-05-31 2012-05-30 相变随机存取存储器件及其制造方法

Country Status (3)

Country Link
US (1) US20120305875A1 (zh)
KR (1) KR20120133676A (zh)
CN (1) CN102810633A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033019A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9136467B2 (en) * 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
GB201414427D0 (en) * 2014-08-14 2014-10-01 Ibm Memory device and method for thermoelectric heat confinement
KR102365684B1 (ko) 2017-06-27 2022-02-21 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102549543B1 (ko) 2017-11-09 2023-06-29 삼성전자주식회사 메모리 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827661B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US8237149B2 (en) * 2007-06-18 2012-08-07 Samsung Electronics Co., Ltd. Non-volatile memory device having bottom electrode

Also Published As

Publication number Publication date
US20120305875A1 (en) 2012-12-06
KR20120133676A (ko) 2012-12-11

Similar Documents

Publication Publication Date Title
CN102810633A (zh) 相变随机存取存储器件及其制造方法
US10424618B2 (en) Array of cross point memory cells and methods of forming an array of cross point memory cells
KR101617381B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
TWI397997B (zh) 具有改善結構穩定性之記憶胞
US10483463B2 (en) Memory cells, memory arrays, and methods of forming memory cells and arrays
KR101019989B1 (ko) 상변화 메모리 소자 및 그 제조방법
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
JP2007288201A (ja) 均質性が改善された側壁スペーサを備えたメモリセル
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
JP2009021602A (ja) 下部電極を有する相変化記憶素子の形成方法
KR101598378B1 (ko) 메모리 소자의 형성 방법
KR102607117B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
JP2011077526A (ja) 相変化メモリ素子
US20180166502A1 (en) Semiconductor device including a line pattern having threshold switching devices
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
US20210028360A1 (en) Semiconductor device including a data storage material pattern
US20100163834A1 (en) Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device
US20110108792A1 (en) Single Crystal Phase Change Material
US20100124800A1 (en) Variable resistance memory device, method of fabricating the same, and memory system including the same
US8686385B2 (en) Phase-change random access memory device and method of manufacturing the same
US11393977B2 (en) Semiconductor device including vertical structures and a method of manufacturing the same
CN110993637A (zh) 可变电阻存储器件
US20130171798A1 (en) Method of manufacturing phase-change random access memory device
KR20120087713A (ko) 상변화 메모리 장치의 제조방법
KR20110084792A (ko) 상변화 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121205