CN102804250B - 显示驱动电路、显示装置和显示驱动方法 - Google Patents

显示驱动电路、显示装置和显示驱动方法 Download PDF

Info

Publication number
CN102804250B
CN102804250B CN201080024456.1A CN201080024456A CN102804250B CN 102804250 B CN102804250 B CN 102804250B CN 201080024456 A CN201080024456 A CN 201080024456A CN 102804250 B CN102804250 B CN 102804250B
Authority
CN
China
Prior art keywords
signal
input
circuit
shift register
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080024456.1A
Other languages
English (en)
Other versions
CN102804250A (zh
Inventor
佐佐木宁
村上祐一郎
古田成
横山真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102804250A publication Critical patent/CN102804250A/zh
Application granted granted Critical
Publication of CN102804250B publication Critical patent/CN102804250B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

在进行CC驱动的显示驱动电路中，与移位寄存器的各级(SR)相对应地各设置1个保持电路(CSL)，并且在各闩锁电路(CSL)输入极性信号CMI，在第n级移位寄存器(SRn)生成的内部信号Mn(CSRn)成为有效时，与第n级相对应的闩锁电路(CSLn)取入并保持极性信号CMI，作为扫描信号，将第n级移位寄存器的输出信号(SRBOn)供给到与第(n+1)级相对应的像素上连接的栅极线(GLn+1)的，并且作为CSOUTn，将与第n级相对应的闩锁电路(CSLn)的输出供给到和与第n级相对应的像素的像素电极形成电容的CS总线，从而，在CC驱动中能够在不增大电路面积的情况下消除发生使影像信号显示开始的第一帧中的横线。

Description

显示驱动电路、显示装置和显示驱动方法
技术领域
本发明涉及例如具有有源矩阵型液晶显示面板的液晶显示装置等的显示装置的驱动，特别是，涉及用于驱动采用称为CC(chargecoupling，电荷耦合)驱动的驱动方式的显示装置中的显示面板的显示驱动电路和显示驱动方法。
背景技术
在现有技术中，在有源矩阵方式的液晶显示装置中采用的CC驱动方式例如公开在专利文献1中。以该专利文献1的公开内容为例说明CC驱动。
图20表示实现CC驱动的装置的结构。图21表示图20的装置的CC驱动中的各种信号的动作波形。
如图20所示，进行CC驱动的液晶显示装置具备图像显示部110、源极线驱动电路111、栅极线驱动电路112、CS总线驱动电路113。
图像显示部110包括多条源极线(信号线)101、多条栅极线(扫描线)102、开关元件103、像素电极104、多条CS(电容存储，capacitystorage)总线(共用电极线)105、保持电容106、液晶107、对置电极109。在多条源极线101与多条栅极线102交叉的交点附近配置开关元件103。在该开关元件103上连接像素电极104。
CS总线105与栅极线102构成1对，平行地配置。保持电容106的一端连接到像素电极104，另一端连接到CS总线105。对置电极109设置成经由液晶107与像素电极104相对。
源极线驱动电路111用于驱动源极线101，栅极线驱动电路112用于驱动栅极线102而设置。另外，CS总线驱动电路113用于驱动CS总线105而设置。
开关元件103由非晶质硅(a-Si)、多晶聚合硅(p-Si)、单晶硅(c-Si)等形成。在这样的构造上，在开关元件103的栅极-漏极之间形成电容108。通过该电容108，发生来自栅极线102的栅极脉冲使像素电极104的电位向负侧移动(移位，shift)的现象。
如图21所示，在上述液晶显示装置中，某条栅极线102的电位Vg仅在选择该栅极线102的H期间(水平扫描期间)中成为Von，其它的期间保持为Voff。源极线101的电位Vs根据显示的影像信号其振幅不同，但是以对置电极电位Vcom为中心，按每H期间极性反转，而且，在与同一条栅极线102有关的相邻的H期间中，成为极性反转的波形(线反转驱动)。另外，图21中由于假定输入均匀(不变)的影像信号的情况，因此电位Vs以一定的振幅变化。
像素电极104的电位Vd在电位Vg为Von的期间中，由于开关元件103导通，因此成为与源极线101的电位Vs相同的电位，在电位Vg成为Voff的瞬间，通过栅极-漏极间电容108，稍稍向负侧移动。
CS总线105的电位Vc在选择相对应的栅极线102的H期间及其下一个H期间中是Ve+。另外，电位Vc在接着的下一个的H期间中向Ve-切换，然后，直到下一个场为止保持Ve-。通过该切换，电位Vd经由保持电容106向负侧移动。
其结果是，由于电位Vd以比电位Vs大的振幅变化，因此能够进一步减小电位Vs的变化振幅。由此，能够实现简化源极线驱动电路111中的电路结构以及减少功耗。
现有技术文献
专利文献
专利文献1：日本国公开专利公报[特开2001-83943号公报(2001年3月30日公开)]
专利文献2：国际公开专利公报[WO2009/050926号公报(2009年4月23日公开)]
发明内容
发明要解决的课题
在上述的采用了线反转驱动以及CC驱动的液晶显示装置中，在显示开始以后的最初帧中，发生观察到由每1行(液晶显示装置的1条水平线)的明暗形成的横线这样的问题。
图22是表示用于说明其原因的上述液晶显示装置的动作的时序图。
图22中，GSP是规定垂直扫描的定时的栅极起动脉冲，GCK1(CK)和GCK2(CKB)是从控制电路输出的规定移位寄存器的动作定时的栅极时钟。从GSP的下降沿到下一个下降沿的期间相当于1个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间以及从GCK2的上升沿到GCK1的上升沿的期间成为1个水平扫描期间(1H期间)。CMI是按每一个水平扫描期间极性反转的极性信号。
另外，图22中依序图示从源极线驱动电路111供给到某条源极线101(设置在第x列的源极线101)源极信号S(视频信号)、从栅极线驱动电路112和CS总线驱动电路113分别供给到设置在第一行中的栅极线102以及CS总线105的栅极信号G1以及CS信号CS1、设置在第一行而且第x列的像素电极的电位Vpix1。同样，依序图示分别供给到设置在第二行中的栅极线102和CS总线105的栅极信号G2和CS信号CS2、设置在第二行而且第x列的像素电极的电位Vpix2。进而，依序图示分别供给到设置在第三行中的栅极线102以及CS总线105的栅极信号G3以及CS信号CS3、设置在第三行而且第x列的像素电极的电位Vpix3。
另外，电位Vpix1、Vpix2、Vpix3中的虚线表示对置电极109的电位。
以下，将显示影像的最初的帧作为第一帧，将其之前作为初始状态。在初始状态下，源极线驱动电路111、栅极线驱动电路112以及CS总线驱动电路113的每一个都处于进入到通常动作之前的准备阶段或者停止状态。从而，栅极信号G1、G2、G3固定为栅极关断(截止)电位(使开关元件103的栅极关断的电位)，CS信号CS1、CS2、CS3固定为一方的电位(例如低电平)。
在初始状态后的第一帧中，源极线驱动电路111、栅极线驱动电路112以及CS总线驱动电路113的每一个都进行通常动作。由此，源极信号S成为有与影像信号表示的灰度等级相对应的振幅，而且，按每个1H期间极性反转的信号。
另外，在图22中，由于假设显示均匀的影像，因此源极信号S的振幅是一定的。另外，栅极信号G1、G2、G3在各帧的有效期间(有效扫描期间)中的各个第一、第二以及第三个1H期间中成为栅极导通电位(使开关元件103的栅极导通的电位)，在其它的期间中成为栅极关断电位。
而且，CS信号CS1、CS2、CS3采取在相对应的栅极信号G1、G2、G3的下降沿以后反转，而且，其反转方向成为相互相反的关系那样的波形。具体地讲，在奇数帧中，CS信号CS2在相对应的栅极信号G2下降后上升，CS信号CS1、CS3在相对应的栅极信号G1、G3下降后下降。另外，在偶数帧中，CS信号CS2在相对应的栅极信号G2下降后下降，CS信号CS1、CS3在相对应的栅极信号G1、G3下降后上升。
另外，奇数帧以及偶数帧中的CS信号CS1、CS2、CS3的上升以及下降的关系也可以与上述关系相反。另外，CS信号CS1、CS2、CS3反转的定时也可以是栅极信号G1、G2、G3的下降沿以后，即相对应的水平扫描期间以后，例如，与下一行栅极信号的上升沿同步反转。
而关于第一帧，在初始状态下，由于CS信号CS1、CS2、CS3的每一个都固定为一方的电位(在图22中是低电平)，因此电位Vpix1、Vpix3成为不正常(不合规则)的状态。具体地讲，CS信号CS2在相对应的栅极信号线G2的下降沿以后上升这一点与其它奇数帧(第三、第五帧，……)相同，但是CS信号CS1、CS3在相对应的栅极信号G1、G3的下降沿以后保持同一电位(在图22中是低电平)这一点与其它奇数帧(第三、第五帧，……)不同。
从而，在第一帧中，由于在第二行的像素电极104中如通常那样发生CS信号CS2的电位变化，因此电位Vpix2受到起因于CS信号CS2的电位变化的电位移动，另一方面，在第一行以及第三行的像素电极104中，由于不发生CS信号CS1、CS3的电位变化，因此电位Vpix1、Vpix3不受到电位移动(图22的斜线部分)。其结果是，尽管输入了同一灰度等级的源极信号S，但是由于电位Vpix1、Vpix3与电位Vpix2不同，因此在第一行以及第三行与第二行之间产生亮度差。该亮度差作为图像显示部整体，表现为奇数行与偶数行之间的亮度差。从而，在第一帧的影像中，观察到由每1行的明暗形成的横线。
能够抑制发生这种横线的技术公开在专利文献2中。关于专利文献2的技术，以下使用图24～图26进行说明。图24是表示专利文献2中表示的驱动电路(栅极线驱动电路30以及CS总线驱动电路40)的结构的框图，图25是表示液晶显示装置的各种信号的波形的时序图，图26是表示在CS总线驱动电路中输入输出的各种信号的波形的时序图。
如图24所示，CS总线驱动电路40在其内部与各行相对应具备多个逻辑电路41、42、43、……、4n。各逻辑电路41、42、43、……、4n具备D闩锁电路41a、42a、43a、……、4na，OR电路41b、42b、43b、……、4nb。以下，举出与第一行以及第二行相对应的逻辑电路41·42进行说明。
向逻辑电路41的输入信号是栅极信号G1和G2、极性信号POL以及复位信号RESET，向逻辑电路42的输入信号是栅极信号G2和G3、极性信号POL以及复位信号RESET。极性信号POL以及复位信号RESET从控制电路(未图示)输入。
OR电路41b通过输入相对应的栅极线12的栅极信号G1以及下一行(第二行)的栅极线12的栅极信号G2，输出图26表示的信号g1。另外，OR电路42b通过输入相对应的栅极线12的栅极信号G2以及下一行(第二行)的栅极线12的栅极信号G3，输出图26表示的信号g2。
在D闩锁电路41a的端子CL上输入复位信号RESET，在端子D上输入极性信号POL，在端子G上输入OR电路41b的输出g1。D闩锁电路41a根据输入到端子G的信号g1的电位电平的变化(低电平→高电平或者高电平→低电平)，作为表示电位电平变化的CS信号CS1，输出在端子D上输入的极性信号POL的输入状态(低电平或者高电平)。具体地讲，D闩锁电路41a当输入到端子G的信号g1的电位电平是高电平时，输出在端子D上输入的极性信号POL的输入状态(低电平或者高电平)，如果输入到端子G的信号g1的电位电平从高电平变化成低电平，则闩锁输入到变化了的时刻的端子D上的极性信号POL的输入状态(低电平或者高电平)，直到接着输入到端子G的信号g1的电位电平成为高电平为止，保持闩锁的状态。而且，从D闩锁电路41a的端子Q作为图26表示的表示电位电平的变化的CS信号CS1输出。
另外，在D闩锁电路42a的端子CL以及端子D上，同样输入复位信号RESET以及极性信号POL，在端子G上输入OR电路42b的输出g2。由此，从D闩锁电路42a的端子Q输出图26表示的表示电位电平变化的CS信号CS2。
依据上述结构，使第一行以及第二行的栅极信号下降的时刻的各个CS信号CS1以及CS2的电位相互不同。从而，如图25所示，电位Vpix1受到起因于CS信号CS1的电位变化的电位移动，电位Vpix2受到起因于CS信号CS2的电位变化的电位移动。由此，能够消除图22所示那样的由每1行的明暗形成的横线。
而在上述专利文献2的技术中，由于用于生成图25表示的CS信号，需要取入本行的栅极信号以及下一行的栅极信号，因此有增大电路面积这样的问题。如果以上述的例子讲，则从逻辑电路42输出的CS信号CS2利用第二行栅极线的栅极信号g2以及第三行栅极线的栅极信号g3生成。从而，需要用于取入第三行栅极线的栅极信号g3的配线或者取栅极信号g2以及g3的逻辑的电路(OR电路)，增大了电路面积。在这样的驱动电路的情况下，难以实现液晶屏的窄边框。
本发明是鉴于上述问题点而完成的，其目的是提供能够不增大电路面积，消除上述那样的横线的发生，实现提高显示品位(品质)的显示驱动电路以及显示驱动方法。
用于解决课题的方法
本发明的显示驱动电路使用在显示装置中，该显示装置通过将保持电容配线信号供给至和包含在像素中的像素电极形成电容的保持电容配线，使写入到该像素电极中的信号电位变为与该信号电位的极性相对应的朝向，特征在于，具备包含与多条扫描信号线中的各条扫描信号线相对应设置的多级的移位寄存器，与上述移位寄存器的各级相对应各设置1个保持电路，并且将保持对象信号输入至各保持电路，在本级移位寄存器中生成的控制信号成为有效时，与本级相对应的保持电路取入并保持上述保持对象信号，将本级移位寄存器的输出信号作为扫描信号供给到和与本级相对应的像素连接的扫描信号线，并且将与本级相对应的保持电路的输出作为上述保持电容配线信号供给到和与本级的前一级对应的像素的像素电极形成电容的保持电容配线。
根据上述显示驱动电路驱动的显示面板具有如上所述的结构，典型的配置例如是行列状排列多个像素电极，沿着各行配置扫描信号线、开关元件以及保持电容配线，沿着各列配置数据信号线。另外，在该典型的配置中，“行”以及“列”、“水平”以及“垂直”大多是各个显示面板的横向以及纵向的排列，但也不一定必须是如此，纵横的关系也可以相反。从而，本发明中的所谓“行”、“列”、“水平”以及“垂直”并没有特别限定方向。
驱动该显示面板的上述显示驱动电路根据保持电容配线信号，使写入到像素电极中的信号电位变化为与该信号电位的电极相对应的朝向。由此，实现CC驱动。
这里，保持电容配线信号如上所述，成为在第n行的栅极信号下降(关断)后电位反转的波形。而且，为了生成该保持电容配线信号的波形，在现有技术中采用利用第n行的栅极信号和第(n+1)行的栅极信号的结构(参照图24)。在该结构中，需要用于取入第n行和第(n+1)行的移位寄存器的输出(栅极信号)的配线以及逻辑电路(OR电路)，有电路面积增大这样的问题。
对于这一点，在上述显示驱动电路中，通过将在本级移位寄存器中生成的控制信号(内部信号或者输出信号)输入到本级保持电路中，生成保持电容配线信号，将该保持电容配线信号供给到与前一级相对应的保持电容配线。由此，能够消除在第一垂直扫描期间中成为横线原因的上述不正常的波形，能够起到防止第一垂直扫描期间中的横线的产生，实现提高显示品位这样的效果。另外，由于不需要额外设置用于生成适当的保持电容配线信号的元件，因此与现有技术相比较，能够减小电路面积。由此，能够实现不增大电路面积，显示品位高，小型的液晶显示装置以及窄边框的液晶显示面板。
本发明的显示驱动方法用于驱动显示装置，该显示装置具备与多条扫描信号线的各条扫描信号线对应设置、并且包含与各扫描信号线对应设置的多级的移位寄存器，通过将保持电容配线信号供给至和包含在像素中的像素电极形成电容的保持电容配线，使写入到该像素电极的信号电位变为与该信号电位的极性相对应的朝向，将保持对象信号输入至与上述移位寄存器的各级相对应设置的保持电路，在本级移位寄存器中生成的控制信号成为有效时，与本级相对应的保持电路取入并保持上述保持对象信号，将本级移位寄存器的输出信号作为上述扫描信号供给到和与本级相对应的像素连接的扫描信号线，并且将与本级相对应的保持电路的输出作为上述保持电容配线信号供给到和与本级的前一级对应的像素的像素电极形成电容的保持电容配线。
依据上述方法，与关于上述显示驱动电路叙述的效果相同，能够起到在不增大电路面积的情况下防止发生第一垂直扫描期间中的横线，实现提高显示品位这样的效果。
发明的效果
本发明的显示驱动电路以及显示驱动方法如上所述，与上述移位寄存器的各级相对应各设置1个保持电路，并且将保持对象信号输入至各保持电路，在本级移位寄存器中生成的控制信号成为有效时，与本级相对应的保持电路取入并保持上述保持对象信号，将本级移位寄存器的输出信号作为扫描信号供给到和与本级相对应的像素连接的扫描信号线，并且将与本级相对应的保持电路的输出作为上述保持电容配线信号供给到和与本级的前一级对应的像素的像素电极形成电容的保持电容配线。
在上述结构和方法中，能够起到在不增大电路面积的情况下在开始与要显示的影像相对应的数据信号的输出的第一垂直扫描期间(第一帧)中，消除观察到由每1行(1线)的明暗构成的横线这样的问题，实现提高显示品位这样的效果。
附图说明
图1是表示本发明1个实施方式的液晶显示装置的框图。
图2是表示图1的液晶显示装置的各像素的电结构的等效电路图。
图3是表示实施例1中的液晶显示装置的各种信号的波形的时序图。
图4是表示实施例1中的栅极线驱动电路以及CS总线驱动电路的结构的框图。
图5表示实施例1中的移位寄存器电路的结构。
图6是表示在图5表示的移位寄存器电路中输入输出的各种信号的波形的时序图。
图7表示实施例1中的逻辑电路(D闩锁电路)的结构。
图8是表示在图7表示的D闩锁电路中输入输出的各种信号的波形的时序图。
图9是表示实施例2中的液晶显示装置的各种信号的波形的时序图。
图10是表示实施例2中的栅极线驱动电路以及CS总线驱动电路的结构的框图。
图11表示实施例2中的移位寄存器电路的结构。
图12是表示在图11表示的移位寄存器电路中输入输出的各种信号的波形的时序图。
图13是表示在实施例2中的D闩锁电路中输入输出的各种信号的波形的时序图。
图14是表示实施例3中的液晶显示装置的各种信号的波形的时序图。
图15是表示实施例3中的栅极线驱动电路以及CS总线驱动电路的结构的框图。
图16表示实施例3中的移位寄存器电路的结构。
图17是表示在图16表示的移位寄存器电路中输入输出的各种信号的波形的时序图。
图18是表示在实施例3中的D闩锁电路中输入输出的各种信号的波形的时序图。
图19是表示实施例1中的栅极线驱动电路以及CS总线驱动电路的其它结构的框图。
图20是表示进行CC驱动的现有的液晶显示装置的结构的框图。
图21是表示上述现有的液晶显示装置中的各种信号的波形的时序图。
图22是表示上述现有的液晶显示装置中的各种信号的波形的比较例的时序图。
图23是表示上述现有的液晶显示装置中的栅极线驱动电路以及CS总线驱动电路的其它结构的框图。
图24是表示现有的驱动电路(栅极线驱动电路以及CS总线驱动电路)的结构的框图。
图25是表示具备图24的驱动电路的液晶显示装置的各种信号的波形的时序图。
图26是表示在图24表示的CS总线驱动电路中输入输出的各种信号的波形的时序图。
图27是表示实施例1中的栅极线驱动电路以及CS总线驱动电路的其它结构的框图。
图28(a)是表示实施例1的触发器的结构的电路图，(b)是表示触发器电路的动作的时序图(INITB信号是无效的情况)，(c)是触发器的真值表(INITB信号是无效的情况)。
图29是表示实施例4的液晶显示装置中的各种信号的波形的时序图。
图30表示实施例4中的栅极线驱动电路30以及CS总线驱动电路40的结构。
图31是表示本实施方式的CS总线驱动电路的各级保持电路的其它结构的电路图。
图32是表示图31中表示的保持电路的动作的时序图。
具体实施方式
根据附图说明本发明的1个实施方式如下。
首先，根据图1以及图2，说明与本发明的显示装置相当的液晶显示装置1的结构。另外，图1是表示液晶显示装置1的整体结构的框图，图2是表示液晶显示装置1的像素的电结构的等效电路图。
液晶显示装置1具备分别与本发明的显示面板、数据信号线驱动电路、扫描信号线驱动电路、保持电容配线驱动电路以及控制电路相当的有源矩阵型的液晶显示面板10、源极总线驱动电路20、栅极线驱动电路30、CS总线驱动电路40以及控制电路50。
将液晶夹在未图示的有源矩阵基板与对置基板之间构成液晶显示面板10，具有行列状排列的多个像素P。
而且，液晶显示面板10在有源矩阵基板上具备分别与本发明的数据信号线、扫描信号线、开关元件、像素电极以及保持电容配线相当的源极总线11、栅极线12、薄膜晶体管(Thin Film Transistor；以下称为“TFT”)13、像素电极14以及CS总线15，在对置基板上具备对置电极19。另外，TFT13仅在图2中图示，在图1中省略。
源极总线11按照沿着列方向(纵向)相互平行的方式，在各列中各形成1条，栅极线12按照沿着行方向(横向)相互平行的方式，在各行中各形成1条。TFT13以及像素电极14分别与源极总线11和栅极线12的各交点相对应形成，TFT13的源极电极s连接到源极总线11，栅极电极g连接到栅极线12，漏极电极d连接到像素电极14。另外，在像素电极14与对置电极19之间经由(隔着)液晶形成液晶电容17。
由此，根据供给到栅极线12的栅极信号(扫描信号)，TFT13的栅极导通，如果来自源极总线11的源极信号(数据信号)写入到像素电极14，则在像素电极14上提供与上述源极信号相对应的电位。其结果是，对于存在于像素电极14与对置电极19之间的液晶，通过施加与上述源极信号相对应的电压，能够实现与上述源极信号相对应的灰度等级显示。
CS总线15按照沿着行方向(横向)相互平行的方式，在各行中各形成1条，配置成与栅极线12构成1对。该各CS总线15通过在与分别配置在各行中的像素电极14之间形成保持电容16(也称为“辅助电容”)，与像素电极14进行电容耦合。
另外，在TFT13中，由于其构造上在栅极电极g与漏极电极d之间形成拉入电容18，因此像素电极14的电位受到栅极线12的电位变化产生的影响(拉入)。但是，在这里为了说明简单，设不考虑上述影响。
上述那样构成的液晶显示面板10由源极总线驱动电路20、栅极线驱动电路30以及CS总线驱动电路40驱动。另外，控制电路50向源极总线驱动电路20、栅极线驱动电路30以及CS总线驱动电路40供给驱动液晶显示面板10所需要的各种信号。
在本实施方式中，在周期性反复的垂直扫描期间中的有效期间(有效扫描期间)中，依序分配各行的水平扫描期间，沿着各行依序扫描下去。为此，栅极线驱动电路30与各行的水平扫描期间同步，对该行的栅极线12依序输出用于导通TFT13的栅极信号。关于该栅极线驱动电路30的详细情况在后面叙述。
源极总线驱动电路20对各源极总线11输出源极信号。该源极信号是：将从液晶显示装置1的外部经由控制电路50供给到源极总线驱动电路20的影像信号在源极总线驱动电路20中分配到各列中，实施了升压等的信号。
另外，源极总线驱动电路20例如用于进行所谓的n线(line)(nH)反转驱动，使输出的源极信号的极性对于同一行的所有像素极性相同，而且在相邻的每n个行不同。例如，在表示1线(line)(1H)反转驱动的图3中，在第一行的水平扫描期间和第二行的水平扫描期间中，源极信号S的极性相互不同。另外，在图3中，按每个帧使源极信号S的极性反转(1帧反转)，但不限于这种情况，也可以按每个m帧使源极信号S的极性反转(m帧反转)。
CS总线驱动电路40向各CS总线15输出与本发明的保持电容配线信号相当的CS信号。该CS信号是电位在2值(电位的高低)之间切换(上升或下降)的信号，控制成该行的TFT13从导通切换为关断的时刻(栅极信号下降的时刻)的电位在相邻的每n个行中相互不同。关于该CS总线驱动电路40的详细情况的后面叙述。
控制电路50通过控制上述的栅极线驱动电路30、源极总线驱动电路20、CS总线驱动电路40，从这些各电路输出图3表示的信号。
在本实施方式中应该关注的是，在由上述各部件构成的液晶显示装置1中，特别是栅极线驱动电路30以及CS总线驱动电路40的特征。以下，说明栅极线驱动电路30以及CS总线驱动电路40的详细情况(实施例1～3)。
(实施例1)
图3是表示实施例1的液晶显示装置1中的各种信号的波形的时序图。(在本实施例1中，以进行1线(line)(1H)反转驱动的情况为例进行说明。)在这里，如上所述，进行1线(line)(1H)反转驱动，而且按每个帧使源极信号S的极性反转(1帧反转)。图3中，与图22相同，GSP是规定垂直扫描的定时的栅极起动脉冲，GCK1(CK)以及GCK2(CKB)是规定从控制电路50输出的移位寄存器的动作定时的栅极时钟。从GSP的下降沿到下一个下降沿的期间相当于1个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间以及从GCK2的上升沿到GCK1的上升沿的期间成为1个水平扫描期间(1H期间)。另外，CMI(保持对象信号)是按每1个水平扫描期间极性反转的极性信号。
另外，图3中依序图示从源极总线驱动电路20供给到某条源极总线11(设置在第x列的源极总线11)源极信号S(视频信号)、从栅极线驱动电路30以及CS总线驱动电路40分别供给到设置在第一行中的栅极线12以及CS总线15的栅极信号G1以及CS信号CS1(CSOUT1)、设置在第一行而且第x列的像素电极14的电位Vpix1。另外，依序图示分别供给到设置在第二行中的栅极线12以及CS总线15的栅极信号G2以及CS信号CS2(CSOUT2)、设置在第二行而且第x列的像素电极14的电位Vpix2。进而，依序图示分别供给到设置在第三行中的栅极线12以及CS总线15的栅极信号G3以及CS信号CS3(CSOUT3)、设置在第三行而且第x列的像素电极14的电位Vpix3。虽然在后面叙述(参照图4)，但信号M1(CSR1)、M2(CSR2)以及M3(CSR3)是分别在第一行～第三行的移位寄存器电路SR1～SR3中生成，输入到第一行～第三行的逻辑电路(闩锁电路、保持电路)CSL1～CSL3的信号。
另外，电位Vpix1、Vpix2、Vpix3中的虚线表示对置电极19的电位。
以下，将显示影像的最初的帧作为第一帧，将其以前作为初始状态(初始时)。在本实施例1中，如图3所示，在初始状态中，CS信号CS1、CS2、CS3每一个都固定为一方的电位(在图3中是低电平)，而在第一帧中，第一行的CS信号CS1以及第三行的CS信号CS3分别与相对应的栅极信号G1、G3的上升沿同步，从低电平切换为高电平，在栅极信号G1、G3的下降沿的时刻，成为高电平。从而，在各行中，相对应的栅极信号下降的时刻的CS信号的电位与相邻行中的CS信号的电位相互不同。例如，在CS信号CS1中，在相对应的栅极信号线G1下降的时刻是高电平，在CS信号CS2中，在相对应的栅极信号线G2下降的时刻是低电平，在CS信号CS3中，在相对应的栅极信号线G3下降的时刻是高电平。
这里，源极信号S成为有与影像信号表示的灰度等级相对应的振幅，而且，按每个1H期间极性反转的信号。另外，在图3中，由于假设显示均匀的影像，因此源极信号S的振幅是一定的。另一方面，栅极信号G1、G2、G3在各帧的有效期间(有效扫描期间)中的各个第一、第二以及第三个1H期间中成为栅极导通电位，在其它的期间中成为栅极关断电位。
而且，CS信号CS1、CS2、CS3采取在相对应的栅极信号G1、G2、G3的下降沿以后反转，而且，其反转方向在相邻的行中成为相互相反的关系那样的波形。具体地讲，在奇数帧(第一帧、第三帧、……)中，CS信号CS1、CS3在相对应的栅极信号G1、G3下降后下降，CS信号CS2在相对应的栅极信号G2下降后上升。另外，在偶数帧(第二帧、第四帧、……)中，CS信号CS1、CS3在相对应的栅极信号G1、G3下降后上升，CS信号CS2在相对应的栅极信号G2下降后下降。
另外，奇数帧以及偶数帧中的CS信号CS1、CS2、CS3的上升以及下降的关系也可以与上述关系相反。
图3中，在第一帧中，栅极信号下降的时刻的CS信号的电位由于在相邻的行中相互不同，因此第一帧中的CS信号CS1、CS2、CS3成为与通常的奇数帧(例如第三帧)相同的波形。从而，像素电极14的电位Vpix1、Vpix2、Vpix3的每一个由于都根据CS信号CS1、CS2、CS3适当移动(移位)，因此如果输入同一灰度等级的源极信号S，则对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性中相同。即，关于在同一像素列的第奇数个像素中写入负极性的源极信号的同时在第偶数个像素中写入正极性的源极信号的第一帧，与第奇数个像素相对应的CS信号的电位在向上述第奇数个像素的写入过程中极性没有反转，在写入以后，向极性负方向反转，而且，直到下一次写入为止不进行极性反转，与第偶数个像素相对应的CS信号的电位在向上述第偶数个像素的写入过程中极性没有反转，在写入以后极性向正方向反转，直到下次写入为止不进行极性反转。其结果是，能够消除发生第一帧中的横线，实现提高显示品位。
在这里，说明用于实现上述控制的栅极线驱动电路30以及CS总线驱动电路40的具体结构。图4表示栅极线驱动电路30以及CS总线驱动电路40的结构。以下为了说明方便，将第n行的接着的扫描方向(图4中的箭头方向)的行(行)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧前面的行(前一行)表示为第(n-1)行。
如图4所示，栅极线驱动电路30与各行相对应具备多个移位寄存器电路SR，CS总线驱动电路40与各行相对应具备多个闩锁电路(保持电路)CSL。这里，为了说明方便，举出与第(n-1)行、第n行、第(n+1)行相对应的移位寄存器电路SRn-1、SRn、SRn+1以及闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟信号GCK1，在置位端子SB上，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)的移位寄存器电路SRn的置位端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1输入到移位寄存器电路SRn。输出端子M是输出在移位寄存器电路SRn-1的内部生成的信号M的端子，连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，移位寄存器电路SRn-1的内部信号Mn-1(信号CSRn-1)(控制信号)输入到闩锁电路CSLn-1。
另外，前一行(第(n-2)行)的移位寄存器输出SRBOn-2输入到移位寄存器电路SRn-1的同时，经由缓冲器，作为栅极信号Gn-1(SROn-2：SRBOn-2的反转信号)输出到本行(第(n-1)行)的栅极线12。另外，在移位寄存器电路SRn-1上输入电源(VDD)。
第(n-1)行的闩锁电路CSLn-1构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn-1的内部信号Mn-1(信号CSRn-1)。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1输入到本行(第(n-1)行)的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK2，在置位端子SB上，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的置位端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1。输出端子M连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，由此，在移位寄存器电路SRn中生成的内部信号Mn(信号CSRn)输入到闩锁电路CSLn。
另外，前一行(第(n-1)行)的移位寄存器输出SRBOn-1输入到移位寄存器电路SRn的同时，经由缓冲器，作为栅极信号Gn(SROn-1：SRBOn-1的反转信号)输出到本行(第n行)的栅极线12。另外，在移位寄存器电路SRn上输入电源(VDD)。
第n行的闩锁电路CSLn构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI、在移位寄存器电路SRn中生成的内部信号Mn(信号CSRn)。闩锁电路CSLn的输出端子OUT连接到本行(第n行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK1，在置位端子SB上，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的置位端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn+1输入到移位寄存器电路SRn+2。输出端子M连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，在移位寄存器电路SRn+1中生成的内部信号Mn+1(信号CSRn+1)输入到闩锁电路CSLn+1。
另外，前一行(第n行)的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1的同时，经由缓冲器，作为栅极信号Gn+1(SROn：SRBOn的反转信号)输出到本行(第(n+1)行)的栅极线12。另外，在移位寄存器电路SRn+1上输入电源(VDD)。
第(n+1)行的闩锁电路CSLn+1构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI、在移位寄存器电路SRn+1中生成的内部信号Mn+1(信号CSRn+1)。闩锁电路CSn+1的输出端子OUT连接到本行(第(n+1)行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1输入到本行的CS总线15。
其次，说明移位寄存器电路SR的动作。图5表示第(n-1)、第n行以及第(n+1)的移位寄存器电路SRn-1、SRn、SR+1的详细结构。另外，各行的移位寄存器电路SR是与其相同的结构。以下，以第n行移位寄存器电路SRn为中心进行说明。
移位寄存器电路SRn如图5所示，具备RS类型的触发器电路RS-FF、NAND电路、模拟开关电路SW1和SW2。在触发器电路RS-FF的置位端子SB上，如上所述，作为置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1(OUTB)。NAND电路的一方输入端子连接到触发器电路RS-FF的输出端子QB，另一方输入端子连接到移位寄存器电路SRn的输出端子OUTB。NAND电路的输出端子M连接到模拟开关电路SW1、SW2的控制电极，同时，连接到本行(第n行)的闩锁电路CSLn的时钟端子CK(参照图4)。在模拟开关电路SW1、SW2中，输入从NAND电路输出的控制模拟开关电路SW1、SW2的每一个的导通/关断的内部信号Mn(与信号CSRn相对应)。在模拟开关电路SW1的一方导通电极上输入栅极时钟CKB(GCK2)，另一方导通电极连接到模拟开关电路SW2的一方导通电极，在模拟开关电路SW2的另一方导通电极上输入电源(VDD)。模拟开关电路SW1、SW2的连接点n连接到移位寄存器SRn的输出端子OUTB的同时，连接到NAND电路的一方输入端子以及本行(第n行)的触发器电路RS-FF的置位端子RB。移位寄存器电路SRn的输出端子OUTB连接到下一行(第(n+1)行)的置位端子SB，由此，本行(第n行)的移位寄存器输出SRBOn(OUTB)作为下一行(第(n+1)行)的移位寄存器电路SRn+1的置位信号输入。
在上述的结构中，移位寄存器电路SRn的输出OUTB作为复位信号，输入到触发器电路RS-FF的置位端子RB，因此移位寄存器电路SRn起到自复位型的触发器的作用。以下说明该移位寄存器电路SRn的具体动作。
图6是表示在移位寄存器电路SRn中输入输出的各种信号的波形的时序图。
首先，如果输入到移位寄存器电路SRn的置位信号SB(SRBOn-1)从高电平成为低电平(有效)，则触发器电路RS-FF的输出QB从高电平成为低电平，作为NAND电路的输出的内部信号Mn从低电平成为高电平(t1)。如果内部信号Mn成为高电平，则模拟开关电路SW1导通，时钟CKB输出到OUTB。由此，输出信号OUTB成为高电平。在低电平的输出QB和高电平的输出OUTB输入到NAND电路的期间(t1～t2)中，从NAND电路输出高电平的内部信号Mn，输出信号OUTB成为高电平。如果置位信号SB成为高电平(t2)，则在该时刻，由于时钟信号CKB依然是高电平，因此触发器电路RS-FF没有被复位，输出QB维持低电平，内部信号Mn以及输出信号OUTB维持高电平(t2～t3)。
接着，如果时钟CKB成为低电平(t3)，则输出信号OUTB成为低电平的同时，触发器电路RS-FF被复位，输出信号QB从低电平成为高电平。在NAND电路中，由于输入高电平的输出信号QB和低电平的输出信号OUTB，因此内部信号Mn维持高电平，输出信号OUTB维持低电平(t3～t4)。时钟CKB如果从低电平成为高电平(t4)，则输出信号OUTB成为高电平，由于NAND电路输入高电平的输出信号QB和高电平的输出信号OUTB，因此内部信号Mn从高电平切换为低电平。
由这样生成的输出OUTB开始下一行(第(n+1)行)的移位寄存器电路SRn+1的动作的同时，进行本行(第n行)的移位寄存器电路SRn的复位动作。
这里，在移位寄存器电路SRn的内部生成的内部信号Mn在置位信号SB成为有效状态以后到复位信号RB(CKB)成为有效状态的期间中成为有效状态。而且，该内部信号Mn输入到本行(n行)的闩锁电路CSLn的时钟端子CK(图4的信号CSRn)。
接着，说明闩锁电路CS的动作。图7表示第n行的闩锁电路CSLn的详细结构。另外，各行的闩锁电路CSL是与其相同的结构。以下，将各行的闩锁电路CSL称为D闩锁电路CSLn进行说明。
在D闩锁电路CSLn的时钟端子CK上，如上所述，输入移位寄存器电路SRn的内部信号Mn(信号CSRn)。在输入端子D上，输入从控制电路50(参照图1)输出的极性信号CMI。由此，在D闩锁电路CSLn中，根据内部信号Mn的电位电平的变化(低电平→高电平或者高电平→低电平)，作为表示电位电平的变化的CS信号CSOUTn，输出极性信号CMI的输入状态(低电平或者高电平)。具体地讲，D闩锁电路CSLn当输入到时钟端子CK的内部信号Mn的电位电平是高电平时，输出在输入端子D上输入的极性信号CMI的输入状态(低电平或者高电平)，如果输入到时钟端子CK上的内部信号Mn的电位电平从高电平变化成低电平，则闩锁发生变化了的时刻的输入到输入端子D上的极性信号CMI的输入状态(低电平或者高电平)，直到接着输入到时钟端子CK上的内部信号Mn的电位电平成为高电平为止，保持闩锁的状态。而且，从D闩锁电路CSLn的输出端子out作为表示电位电平的变化的CS信号CSOUTn输出。
图8是表示在D闩锁电路CSLn中输入输出的各种信号的波形的时序图。图8中，作为1个例子，表示第一行的D闩锁电路CSL1以及第二行的D闩锁电路CSL2中的时序。
首先，说明第一行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL1的端子CL(参照图7)上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL1的输出端子OUT输出的CS信号CS1的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1(与移位寄存器电路SR0的输出SRO0相对应)，则在移位寄存器电路SR1中生成的内部信号M1(信号CSR1)输入到D闩锁电路CSL1的时钟端子CK。如果输入内部信号M1的电位变化(低→高；t11)，则传送这时的输入到输入端子D上的极性信号CMI的输入状态，即高电平，直到接着有输入到时钟端子CK的内部信号M1的电位变化(高→低；t13)(内部信号M1为高电平的期间；t11～t13)为止，输出极性信号CMI的电位变化。在内部信号M1为高电平的期间中，如果极性信号CMI从高电平变化成低电平(t12)，则输出CS1从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号M1的电位变化(高→低；t13)，则闩锁这时的极性信号CMI的输入状态，即低电平。然后，在第二帧中，直到有内部信号M1的电位变化(低→高；t14)为止，输出CS1保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1，则在移位寄存器电路SR1中生成的内部信号M1(信号CSR1)输入到D闩锁电路CSL1的时钟端子CK。如果内部信号M1从低电平成为高电平(t14)，则传送这时的输入到输入端子D的极性信号CMI的输入状态，即低电平。在内部信号M1为高电平的期间中(t14～t16)，由于输出极性信号CMI的电位变化，因此如果极性信号CMI从低电平变化成高电平(t15)，输出CS1从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号M1的电位变化(高→低；t16)，则闩锁这时的极性信号CMI的输入状态，即高电平。然后，直到在第三帧中有内部信号M1的电位变化为止，保持低电平。
这样生成的CS信号CS1供给到第一行的CS总线15。另外，第三帧的输出成为将第二帧的输出波形的电位电平反转的波形，在第四帧以后，交替输出成为与第二帧以及第三帧相同的输出波形的信号。
接着，说明第二行的各种信号波形的变化。
在初始状态下，如上所述，在D闩锁电路CSL2的端子CL(参照图7)上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL2的输出端子OUT输出的CS信号CS2的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2(与移位寄存器电路SR1的输出SRO1相对应)，则在移位寄存器电路SR2中生成的内部信号M2(信号CSR2)输入到D闩锁电路CSL2的时钟端子CK。如果输入内部信号M2的电位变化(低→高；t21)，则传送这时的输入到输入端子D上的极性信号CMI的输入状态，即低电平，直到接着有输入到时钟端子CK的内部信号M2的电位变化(高→低；t23)(内部信号M2为高电平的期间；t21～t23)为止，输出极性信号CMI的电位变化。在内部信号M2为高电平的期间中，如果极性信号CMI从低电平变化成高电平(t22)，则输出CS2从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号M2的电位变化(高→低；t23)，则闩锁这时的极性信号CMI的输入状态，即高电平。然后，直到在第二帧中有内部信号M2的电位变化(低→高；t24)为止，输出CS2保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2，则在移位寄存器电路SR2中生成的内部信号M2(信号CSR2)输入到D闩锁电路CSL2的时钟端子CK。如果内部信号M2从低电平变化成高电平(t24)，则传送这时的输入到输入端子D的极性信号CMI的输入状态，即高电平。在内部信号M2为高电平的期间中(t24～t26)，由于输出极性信号CMI的电位变化，因此如果极性信号CMI从高电平变化成低电平(t25)，则输出CS2从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号M2的电位变化(高→低；t26)，则闩锁这时的极性信号CMI的输入状态，即低电平。然后，直到在第三帧中有内部信号M2的电位变化为止，输出CS2保持低电平。
这样生成的CS信号CS2供给到第二行的CS总线15。另外，在第三帧以后，交替输出成为与第一帧以及第二帧相同的输出波形的信号。
而且，上述第一行的动作以及第二行的动作与各奇数行以及各偶数行中的D闩锁电路的动作相对应。
这样，通过与各行相对应的D闩锁电路CSL1、CSL2、CSL3、……，在包括第一帧的所有帧中，使本行的栅极信号下降的时刻(TFT13从导通切换为关断的时刻)的CS信号的电位在相邻的行中相互不同那样，输出该CS信号。由此，由于在第一帧中也能够使CS总线驱动电路40正确地动作，因此能够消除在第一帧中成为横线原因的上述不正常的波形，能够起到防止发生第一帧中的横线，实现提高显示品位这样的效果。
另外，在得到上述效果的基础上，与现有的液晶显示装置相比较，还不会导致电路面积的增大。图23是表示用于实现图22的驱动的现有的液晶显示装置中的栅极线驱动电路以及CS总线驱动电路的结构的1个例子的框图。如该图所示，在第n行的闩锁电路(D闩锁电路CSLn)中输入下一行(第(n+1)行)的移位寄存器电路SRn+1的输出SRBOn+1，由此，第n行的CS信号CSn与第(n+1)行的栅极栅极信号Gn+1的上升沿同步，电位发生变化(参照图22)。在该结构中，由于需要将下一行(第(n+1)行)的移位寄存器输出SRBOn+1取入到本行(第n行)的闩锁电路CSLn，因此导致由配线的迂回等引起的电路面积的增大。
另外，在可以消除发生上述横线的现有的显示驱动电路中，也如图24所示，由于需要用于取入本行(第n行)的栅极信号g2以及下一行(第(n+1)行)的栅极信号g3的配线或者用于取得栅极信号g2以及g3的逻辑的电路(OR电路)，因此电路面积增大。
对于这一点，依据本实施例1的结构，在移位寄存器电路SRn的内部生成的信号(内部信号M)直接输入到同一行(第n行)的闩锁电路CSLn，由此，生成能够消除发生上述横线的适当的CS信号CSn。从而，与现有的显示驱动电路(栅极驱动器、CS驱动器)相比较，能够减少来自下一行移位寄存器的迂回配线。另外，还不需要额外设置用于生成适当的CS信号CSn的元件。由此，由于与现有的结构相比较，还能够减小可以消除发生上述横线的显示驱动电路的电路面积，因此能够实现显示品位高、小型的液晶显示装置以及窄边框的液晶显示面板。
另外，在图4中，第(n-1)行的移位寄存器电路SRn-1的输出SRBOn-1与第n行的栅极信号Gn相对应，供给到第n行的栅极线，第n行的移位寄存器电路SRn的内部信号Mn(CSRn)输入到第n行的闩锁电路CSLn，CS信号CSOUTn供给到第n行的CS总线，但也可以像图27那样构成。图27中，第n行的移位寄存器电路SRn的输出SRBOn与第n行的栅极信号Gn相对应，供给到第n行的栅极线，第(n+1)行的移位寄存器电路SRn+1的内部信号Mn+1(CSRn+1)输入到第n行的闩锁电路CSLn，CS信号CSOUTn供给到第n行的CS总线。
这里，说明实施例1的触发电路的详细结构。图28的(a)是表示实施例1的触发电路的结构的电路图。如该图所示，触发电路(FF201)具备构成CMOS电路的P沟道晶体管p6以及N沟道晶体管n5，构成CMOS电路的P沟道晶体管p8以及N沟道晶体管n7、P沟道晶体管p5·P7、N沟道晶体管n6·n8、SB端子、RB端子、INITB端子、Q端子·QB端子，是p6的栅极、n5的栅极、p7的漏极、p8的漏极、n7的漏极与QB端子连接，同时，p6的漏极、n5的漏极、p5的漏极、p8的栅极、n7的栅极与Q端子连接，n5的源极与n6的漏极连接，n7的源极与n8的漏极连接，SB端子连接到p5的栅极和n6的栅极，RB端子连接到p5的源极、p7的栅极和n8的栅极，INITB端子连接到p6的源极，p7以及p8的源极连接到VDD，n6以及n8的源极连接到VSS的结构。这里，p6、n5、p8以及n7构成闩锁电路LC，p5起到置位晶体管ST，p7起到复位晶体管RT，n6以及n8分别起到闩锁解除晶体管(释放晶体管)LRT的作用。
图28的(b)是表示FF201的动作的时序图(INITB信号是无效的情况)，图28的(c)是FF201的直值表(INITB信号是无效的情况)。如图28的(b)以及(c)所示，FF201的Q信号在SB信号是Low(有效)而且RB信号是Low(有效)的期间中是Low(无效)，在SB信号是Low(有效)而且RB信号是High(无效)的期间中是High(有效)，在SB信号是High(无效)而且RB信号是Low(有效)的期间中是Low(无效)，在SB信号是High(无效)而且RB信号是High(无效)的期间中成为保持状态。
例如，在图28的(b)的t1中，RB端子的Vdd输出到Q端子，n7成为ON，Vss(Low)输出到QB端子。在t2中，SB信号成为High，由于p5成为OFF，n6成为ON，因此维持t1的状态。在t3中，由于RB信号成为Low，因此p7成为ON，Vdd(High)输出到QB端子，进而，n5成为ON，Vss输出到Q端子。另外，在SB信号以及RB信号都成为Low(有效)的情况下，p7成为ON，Vdd(High)输出到QB端子，Vss+Vth(p5的阈值电压)经由p5输出到Q端子。
进而，在INITB信号是有效的期间中，如果SB信号以及RB信号都成为无效，则FF201的Q信号以及QB信号成为无效。
例如，在INITB信号是Low(有效)的期间中，在从SB信号以及RB信号都是Low(有效)的状态(状态A)到SB信号以及RB信号都成为High(无效)的状态(状态X)的情况下，在状态A中，p7是ON，p6是OFF，Vdd(High)输出到QB端子，Vss输出到Q端子，而在状态X中，由于p6保持OFF不变，因此Q端子以及QB端子输出没有从状态A变化。另外，在INITB信号是Low(有效)的期间中，在从SB信号是High(无效)，RB信号是Low(有效)的状态(状态B)到SB信号以及RB信号都成为High(无效)的状态(状态X)的情况下，在状态B中，p7以及n5成为ON，Vdd(High)输出到QB端子，Vss(Low)输出到Q端子，而在状态X中，由于p6保持OFF不变，因此Q端子以及QB端子的输出没有从状态B变化。进而，在INITB信号是Low(有效)的期间中，在从SB信号是Low(有效)，RB信号是High(无效)的状态(状态C)到SB信号以及RB信号都成为High(无效)的状态(状态X)的情况下，在状态C中，Q端子以及QB端子的输出成为不确定，而在状态X中，由于p6成为ON，因此Vss+Vth(p5的阈值电压)输出到Q端子，Vdd(High)输出到QB端子。
这样，在FF201中，在用p6、n5、p8以及n7(2个CMOS)构成闩锁电路的同时，通过将RB端子连接到起复位晶体管RT作用的p7的栅极和起置位晶体管ST作用的p5的源极，而且，将p6的源极连接到INITB端子，实现置位、闩锁、复位、SB信号和RB信号同时成为有效时的优先决定以及初始化的各动作。如上所述，在FF201中，当SB信号以及RB信号同时成为有效时优先RB信号(复位)，输出QB成为无效。
(实施例2)
关于本发明的其它实施例，在根据图9～图13进行说明时情况如下。另外，为了说明方便，在具有与上述实施例1中表示的部件相同功能的部件上标注相同的符号，省略其说明。另外，关于在实施例1中定义的术语，只要没有特别说明，则在本实施例中也遵循其定义使用。
图9是表示实施例2的液晶显示装置1中的各种信号的波形的时序图。图9表示的各种信号与图3表示的信号相同，GSP是栅极起动脉冲，GCK1(CK)以及GCK2(CKB)是栅极时钟，CMI是极性信号。在本实施例2的液晶显示装置1的图示的时序中，极性信号CMI的电位变化的定时以及CS信号的输出波形与实施例1的不同，其它相同。
在本实施例2中，如图9所示，在初始状态下，与图22表示的情况相同，CS信号CS1、CS2、CS3每一个都固定为一方的电位(在图9中是低电平)。第一行的CS信号CS1以及第三行的CS信号CS3分别在相对应的栅极信号G1、G3的上升沿以后，从低电平切换为高电平，在栅极信号G1、G3的下降沿的时刻，成为高电平。从而，在各行中，相对应的栅极信号下降的时刻的CS信号的电位与相邻行中的CS信号的电位相互不同。例如，在CS信号CS1中，在相对应的栅极信号G1下降的时刻是高电平，在CS信号CS2中，在相对应的栅极信号G2下降的时刻是低电平，在CS信号CS3中，在相对应的栅极信号G3下降的时刻是高电平。
这样，与实施例1相同，在第一帧中，由于栅极信号下降的时刻的CS信号的电位在相邻的行中相互不同，因此第一帧中的CS信号CS1、CS2、CS3成为与通常的奇数帧(例如第三帧)相同的波形。从而，由于像素电极14的电位Vpix1、Vpix2、Vpix3的每一个都根据CS信号CS1、CS2、CS3适当地移动，因此如果输入同一灰度等级的源极信号S，则对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性中成为相同。其结果是，能够消除发生第一帧中的横线，实现提高显示品位。
在这里，说明用于实现上述控制的栅极线驱动电路30以及CS总线驱动电路40的具体结构。图10表示栅极线驱动电路30以及CS总线驱动电路40的结构。与图4相同，将第n行的接着的扫描方向(图10中的箭头方向)的行(行)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧前面的行(前一行)表示为第(n-1)行。
如图10所示，栅极线驱动电路30与各行相对应具备多个移位寄存器电路SR，CS总线驱动电路40与各行相对应具备多个闩锁电路CSL。以下，举出与第(n-1)行、第n行、第(n+1)行相对应的移位寄存器电路SRn-1、SRn、SRn+1以及闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK1，在置位端子S上，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUT连接到前一行(第(n-2)行)的移位寄存器电路SRn-2的复位端子R以及下一行(第n行)的移位寄存器电路SRn的置位端子S，由此，从输出端子OUT输出的移位寄存器输出SRBOn-1作为复位信号输入到前一行(第(n-2)行)的移位寄存器电路SRn-2，作为置位信号输入到下一行(第n行)的移位寄存器电路SRn。输出端子Q连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，在移位寄存器电路SRn-1中生成的内部信号Qn-1(信号CSRn-1)输入到闩锁电路CSLn-1。
另外，前一行(第(n-2)行)的移位寄存器输出SRBOn-2输入到移位寄存器电路SRn-1的同时，经由缓冲器，作为栅极信号Gn-1输出到本行(第(n-1)行)的栅极线12。
第(n-1)行的闩锁电路CSLn-1构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn-1的内部信号Qn-1(信号CSRn-1)。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK2，在置位端子S上，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUT连接到前一行(第(n-1)行)的移位寄存器SRn-1的复位端子R以及下一行(第(n+1)行)的移位寄存器电路SRn+1的置位端子S，由此，从输出端子OUT输出的移位寄存器输出SRBOn作为复位信号输入到前一行的移位寄存器电路SRn-1，作为置位信号输入到下一行的移位寄存器电路SRn+1。输出端子Q连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，在移位寄存器电路SRn中生成的内部信号Qn(信号CSRn)输入到闩锁电路CSLn。
另外，前一行(第(n-1)行)的移位寄存器输出SRBOn-1输入到移位寄存器电路SRn的同时，经由缓冲器，作为栅极信号Gn输出到本行(第n行)的栅极线12。
第n行的闩锁电路CSLn构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn的内部信号
Qn(信号CSRn)。闩锁电路CSLn的输出端子OUT连接到本行(第n行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK1，在置位端子S上，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUT连接到前一行(第n行)的移位寄存器电路SRn的复位端子R以及下一行(第(n+2)行)的移位寄存器电路SRn+2的置位端子S，由此，从输出端子OUT输出的移位寄存器输出SRBOn+1作为复位信号输入到前一行(第n行)的移位寄存器电路SRn，作为置位信号输入到下一行的移位寄存器电路SRn+2。输出端子Q连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，在移位寄存器电路SRn+1中生成的内部信号Qn+1(信号CSRn+1)输入到闩锁电路CSLn+1。
另外，前一行(第n行)的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1的同时，经由缓冲器，作为栅极信号Gn+1输出到本行(第(n+1)行)的栅极线12。
第(n+1)行的闩锁电路CSLn+1构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn+1的内部信号Qn+1(信号CSRn+1)。闩锁电路CSLn+1的输出端子OUT连接到本行(第(n+1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1输入到本行的CS总线15。
其次，说明移位寄存器电路SR的动作。图11表示第(n-1)、第n行以及第(n+1)的移位寄存器电路SRn-1、SRn、SR+1的详细结构。另外，各行的移位寄存器电路SR是与其相同的结构。以下，以第n行移位寄存器电路SRn为中心进行说明。
移位寄存器电路SRn如图11所示，具备RS类型的触发器电路RS-FF、模拟开关电路SW1和SW2。在触发器电路RS-FF中，如上所述，在置位端子SB上，作为置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1(OUTB)，在复位端子RB上，作为复位信号，输入下一行(第(n+1)行)的移位寄存器输出SRBOn +1(OUTB)。输出端子QB连接到模拟开关电路SW1、SW2的控制电极，同时，连接到本行(第n行)的闩锁电路CSLn的时钟端子CK(参照图10)。在模拟开关电路SW1、SW2中，输入从触发器电路RS-FF输出的控制模拟开关电路SW1、SW2的每一个的导通/关断的内部信号QBn(信号CSRn)。在模拟开关电路SW1的一方导通电极上输入栅极时钟CKB(GCK2)，另一方导通电极连接到模拟开关电路SW2的一方导通电极，在模拟开关电路SW2的另一方导通电极上输入电源(VDD)。模拟开关电路SW1、SW2的连接点n连接到移位寄存器SRn的输出OUTB。移位寄存器电路SRn的输出端子OUTB连接到下一行(第(n+1)行)的置位端子SB，由此，本行(第n行)的移位寄存器输出SRBOn(OUTB)作为下一行(第(n+1)行)的移位寄存器电路SRn+1的置位信号输入。另外，移位寄存器电路SRn的输出端子OUTB连接到前一行(第(n-1)行)的复位端子RB，由此，本行(第n行)的移位寄存器输出SRBOn(OUTB)作为前一行(第(n-1)行)的移位寄存器电路SRn-1的复位信号输入。
以下说明该移位寄存器电路SRn的具体动作。图12是表示在移位寄存器电路SRn中输入输出的各种信号的波形的时序图。
首先，如果输入到移位寄存器电路SRn的置位信号SB(SRBOn-1)从高电平成为低电平(有效)，则触发器电路RS-FF的输出QB(内部信号QBn)从高电平成为低电平(t1)。如果内部信号QBn成为低电平，则模拟开关电路SW1导通，时钟CKB(高电平)输出到OUTB。由此，在t1～t2的期间中，输出信号OUTB成为高电平。如果置位信号SB成为高电平(t2)，则在该时刻，由于复位信号RB依然是高电平(无效)，因此触发器电路RS-FF没有被复位，内部信号QBn维持低电平，输出信号OUTB维持高电平(t2～t3)。如果时钟CKB成为高电平(t3)，则由于模拟开关电路SW1是导通状态，因此，输出信号OUTB成为低电平，在t3～t4的期间中，维持该状态。
接着，如果从下一行(第(n+1)行)的移位寄存器输出SRn+1的输出，输入到本行(第n行)的移位寄存器电路SRn的复位信号RB成为低电平(有效)(t5)，则触发器电路RS-FF被复位，内部信号QBn从低电平成为高电平。如果内部信号QBn成为高电平(t5)，则模拟开关电路SW1关断，开关电路SW2导通。由此，VDD(高电平)输出到OUTB，输出信号OUTB成为高电平。
由这样生成的输出OUTB开始下一行(第(n+1)行)的移位寄存器电路SRn+1的动作的同时，进行前一行(第(n-1)行)的移位寄存器电路SRn的复位动作。
这里，在移位寄存器电路SRn的内部生成的内部信号QBn在置位信号SB成为有效状态以后到复位信号RB成为有效状态的期间(2H)中成为有效状态。而且，该内部信号QBn的反转信号Qn输入到本行(n行)的闩锁电路CSLn的时钟端子CK(图10的信号CSRn)。
接着，说明闩锁电路CSL的动作。各行的闩锁电路CSL与图7表示的结构相同。以下，将各行的闩锁电路CSL称为D闩锁电路CSL进行说明。图13是表示在D闩锁电路CSLn中输入输出的各种信号的波形的时序图。图13中，作为1个例子，表示第一行的D闩锁电路CSL1以及第二行的D闩锁电路CSL2中的时序。另外，在这里为了方便，将图11中表示的内部信号QB表示为Q(QB的逻辑反转)。
首先，说明第一行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL1的端子CL(参照图7)上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL1的输出端子OUT输出的CS信号CS1的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1，则从移位寄存器电路SR1输出的内部信号Q1(信号CSR1)输入到D闩锁电路CSL1的时钟端子CK(参照图7)。如果输入内部信号Q1的电位变化(低→高；t11)，则传送这时的输入到输入端子D(参照图7)上的极性信号CMI的输入状态，即低电平，直到接着有输入到时钟端子CK的内部信号Q1的电位变化(高→低；t14)(内部信号Q1为高电平的期间)为止，输出极性信号CMI的电位变化。在内部信号Q1为高电平的期间中，如果极性信号CMI从低电平变化成高电平(t12)，则输出CS1从低电平切换为高电平，然后，如果极性信号CMI从高电平变化成低电平(t13)，则输出CS1从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号Q1的电位变化(高→低)(t14)，则闩锁这时的极性信号CMI的输入状态，即低电平。然后，直到在第二帧中有内部信号Q1的电位变化(低→高；t15)为止，输出CS1保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1，则从移位寄存器电路SR1输出的内部信号Q1(信号CSR1)输入到D闩锁电路CS1的时钟端子CK。如果内部信号Q1从低电平成为高电平(t15)，则传送这时的输入到输入端子D的极性信号CMI的输入状态，即高电平。在内部信号Q1为高电平的期间(t15～t18)中，由于输出极性信号CMI的电位变化，因此如果极性信号CMI从高电平变化成低电平(t16)，则输出CS1从高电平切换为低电平，然后，如果极性信号CMI从低电平变化成高电平(t17)，则输出CS1从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号Q1的电位变化(高→低；t18)，则闩锁这时的极性信号CMI的输入状态，即高电平。然后，直到在第三帧中有内部信号Q1的电位变化为止，保持高电平。
这样生成的CS信号CS1供给到第一行的CS总线15。另外，第三帧的输出成为将第二帧的输出波形的电位电平反转的波形，在第四帧以后，交替输出成为与第二帧以及第三帧相同的输出波形的信号。
接着，说明第二行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL2的端子CL(参照图7)上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CS2的输出端子OUT输出的CS信号CS2的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2，则从移位寄存器电路SR2输出的内部信号Q2(信号CSR2)输入到D闩锁电路CSL2的时钟端子CK。如果输入内部信号Q2的电位变化(低→高；t21)，则传送这时的输入到输入端子D上的极性信号CMI的输入状态，即高电平，直到接着有输入到时钟端子CK的内部信号Q2的电位变化(高→低；t24)(内部信号Q2为高电平的期间；t21～t24)为止，输出极性信号CMI的电位变化。在内部信号Q2为高电平的期间中，如果极性信号CMI从高电平变化成低电平(t22)，则输出CS2从高电平切换为低电平，然后，如果极性信号CMI从低电平变化成高电平(t23)，则输出CS2从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号Q2的电位变化(高→低；t24)，则闩锁这时的极性信号CMI的输入状态，即高电平。然后，直到在第二帧中有内部信号Q2的电位变化为止，输出CS2保持高电平。
在第二帧中也相同，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2，则从移位寄存器电路SR2生成的内部信号Q2(信号CSR2)输入到D闩锁电路CSL2的时钟端子CK。如果内部信号Q2从低电平变化成高电平(t25)，则传送这时的输入到输入端子D的极性信号CMI的输入状态，即低电平。在内部信号Q2为高电平的期间(t25～t28)中，由于输出极性信号CMI的电位变化，因此如果极性信号CMI从低电平变化成高电平(t26)，则输出CS2从低电平切换为高电平，然后，如果极性信号CMI从高电平变化成低电平(t27)，则输出CS2从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号Q2的电位变化(高→低；t28)，则闩锁这时的极性信号CMI的输入状态，即低电平。然后，直到在第三帧中有内部信号Q2的电位变化为止，输出CS2保持低电平。
这样生成的CS信号CS2供给到第二行的CS总线15。另外，在第三帧以后，交替输出成为与第一帧以及第二帧相同的输出波形的信号。
而且，上述第一行的动作以及第二行的动作与各奇数行以及各偶数行中的D闩锁电路的动作相对应。
这样，通过与各行相对应的D闩锁电路CSL1、CSL2、CSL3、……，在包括第一帧的所有帧中，使本行的栅极信号下降的时刻(TFT13从导通切换为关断的时刻)的CS信号的电位在相邻的行中相互不同那样，输出该CS信号。由此，可以得到与上述实施方式1相同的效果。
另外，在本实施例2的结构中也与上述实施1相同，在移位寄存器电路SRn的内部生成的信号(内部信号Q)直接输入到同一行(第n行)的D闩锁电路CSLn，由此，生成可以消除发生上述横线的适当的CS信号CSn。由此，与现有情况相比较，由于能够减小电路面积，因此能够实现显示品位高，小型的液晶显示装置以及窄边框的液晶显示面板。
(实施例3)
关于本发明的其它实施例，根据图14～图18进行说明时情况如下。另外，与上述实施例2相同，在具有与上述实施例1中表示的部件相同功能的部件上标注相同的符号，省略其说明。另外，关于在实施例1中定义的术语，只要没有特别说明，则在本实施例中也遵循其定义使用。
图14是表示实施例3的液晶显示装置1中的各种信号的波形的时序图。图14表示的各种信号与图3表示的信号相同，GSP是栅极起动脉冲，GCK1(CK)以及GCK2(CKB)是栅极时钟，CMI是极性信号。在本实施例3的液晶显示装置1的图示的时序中，GCK1·GCK2以及极性信号CMI的电位变化的定时以及CS信号的输出波形与实施例1的不同，其它相同。
在本实施例3中也如图14所示，在初始状态下，与图22表示的情况相同，CS信号CS1、CS2、CS3每一个都固定为一方的电位(在图14中是低电平)。第一行的CS信号CS1以及第三行的CS3分别在相对应的栅极信号G1、G3上升后，从低电平切换为高电平，在栅极信号G1、G3的下降沿的时刻，成为高电平。从而，在各行中，相对应的栅极信号下降的时刻的CS信号的电位与相邻行中的CS信号的电位相互不同。例如，在CS信号CS1中，在相对应的栅极信号线G1下降的时刻是高电平，在CS信号CS2中，在相对应的栅极信号线G2下降的时刻是低电平，在CS信号CS3中，在相对应的栅极信号线G3下降的时刻是高电平。
这样，与实施例1相同，在第一帧中，由于栅极信号下降的时刻的CS信号的电位在相邻的行中相互不同，因此第一帧中的CS信号CS1、CS2、CS3成为与通常的奇数帧(例如第三帧)相同的波形。从而，由于像素电极14的电位Vpix1、Vpix2、Vpix3的每一个都根据CS信号CS1、CS2、CS3适当地移动，因此如果输入同一灰度等级的源极信号S，则对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性中成为相同。其结果是，能够消除发生第一帧中的横线，实现提高显示品位。
在这里，说明用于实现上述控制的栅极线驱动电路30以及CS总线驱动电路40的具体结构。图15表示栅极线驱动电路30以及CS总线驱动电路40的结构。与图4相同，将第n行的接着的扫描方向(图15中的箭头方向)的行(行)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧前面的行(前一行)表示为第(n-1)行。
如图15所示，栅极线驱动电路30与各行相对应具备多个移位寄存器电路SR，CS总线驱动电路40与各行相对应具备多个闩锁电路CSL。移位寄存器电路SR以及闩锁电路CSL的每一个都构成为D闩锁电路。以下，举出与第(n-1)行、第n行、第(n+1)行相对应的移位寄存器电路SRn-1、SRn、SRn+1以及闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK以及CKB上输入从控制电路50(参照图1)输出的栅极时钟GCK1以及GCK2，在置位端子S上，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUT连接到下一行(第n行)的移位寄存器电路SRn的置位端子S，由此，从输出端子OUT输出的移位寄存器输出SRBOn-1作为置位信号输入到移位寄存器电路SRn。另外，输出端子OUT连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，信号SRBOn-1输入到闩锁电路CSLn-1。
另外，前一行(第(n-2)行)的移位寄存器输出SRBOn-2输入到移位寄存器电路SRn-1的同时，输入到本行(第(n-1)行)的NAND电路的一方输入端子。在NAND的电路的另一方输入端子上输入GCK2，NAND电路的输出经由缓冲器，作为栅极信号Gn-1输出到本行(第(n-1)行)的栅极线12。
在第(n-1)行的闩锁电路CSLn-1中，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn-1的输出信号SRBOn-1。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK以及CKB上分别输入从控制电路50(参照图1)输出的栅极时钟GCK2以及GCK1，在置位端子S上，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUT连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的置位端子S，由此，从输出端子OUT输出的移位寄存器输出SRBOn作为置位信号输入到移位寄存器电路SRn+1。另外，输出端子OUT连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，移位寄存器电路SRn的输出信号SRBOn输入到闩锁电路CSLn。
另外，前一行(第(n-1)行)的移位寄存器输出SRBOn-1输入到移位寄存器电路SRn的同时，输入到本行(第n行)的NAND电路的一方输入端子。在NAND的电路的另一方输入端子上输入GCK1，NAND电路的输出经由缓冲器，作为栅极信号Gn输出到本行(第n行)的栅极线12。
在第n行的闩锁电路CSLn中，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn的输出信号SRBOn。闩锁电路CSLn的输出端子OUT连接到本行(第n行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK以及CKB上分别输入从控制电路50(参照图1)输出的栅极时钟GCK1以及GCK2，在置位端子S上，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子out连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的置位端子S，由此，从输出端子out输出的移位寄存器输出SRBOn+1作为置位信号输入到下一行的移位寄存器电路SRn+2。另外，输出端子out连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，移位寄存器电路SRn+1的输出信号SRBOn+1输入到闩锁电路CSLn+1。
另外，前一行(第n行)的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1的同时，输入到本行(第(n+1)行)的NAND电路的一方输入端子。在NAND的电路的另一方输入端子上输入GCK2，NAND电路的输出经由缓冲器，作为栅极信号Gn+1输出到本行(第(n+1)行)的栅极线12。
在第(n+1)行的闩锁电路CSLn+1中，输入从控制电路50(参照图1)输出的极性信号CMI、移位寄存器电路SRn+1的输出信号SRBOn+1。闩锁电路CSLn+1的输出端子OUT连接到本行(第(n+1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1输入到本行的CS总线15。
其次，说明移位寄存器电路SR的动作。图16表示第n行的移位寄存器电路SRn的详细结构。另外，各行的移位寄存器电路SR是与其相同的结构。
移位寄存器电路SRn如图16所示，由2个反相器32、33和2个拍频反相器31、34构成，起到D闩锁电路的作用。在移位寄存器电路SRn中，与上述相同，在置位端子S上，作为置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1，在拍频反相器31上输入时钟CK(GCK2)，在拍频反相器34上输入时钟CKB(GCK1)。输出端子OUT连接到本行(第n行)的闩锁电路CSLn的时钟端子CK(参照图15)的同时，连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的置位端子S。
以下说明该移位寄存器电路SRn的动作。图17是表示在移位寄存器电路SRn中输入输出的各种信号的波形的时序图。首先，在移位寄存器电路SRn中输入置位信号S(输出信号SRBOn-1)。这里，当时钟CK是高电平时(t0～t1)，拍频反相器31成为导通状态，作为输出信号OUT(输出信号SRBOn)，输出低电平的输入信号S。在输入信号S从低电平成为高电平(有效)以后(t1～t2)，由于在时钟CK成为低电平的同时，时钟CKB成为高电平，因此拍频反相器31成为关断状态，拍频反相器34成为导通状态。由此，在移位寄存器电路SRn中保持低电平，输出信号OUT维持为低电平。
从t1经过半个时钟以后(t2)，如果时钟CK从低电平成为高电平，时钟CKB从高电平成为低电平，则拍频反相器34成为关断状态，拍频反相器31成为导通状态。由此，输出所输入的信号S，输出信号OUT从低电平成为高电平。接着，如果在时钟CK从高电平成为低电平的同时，时钟CKB从低电平成为高电平(t3)，则拍频反相器31成为关断状态，拍频反相器34成为导通状态。由此，在移位寄存器电路SRn中保持高电平，输出信号OUT维持为高电平。在时钟CKB是高电平的期间(t3～t4)中，输出信号OUT维持高电平。接着，如果在时钟CKB从高电平成为低电平的同时，时钟CK从低电平成为高电平(t4)，则拍频反相器31成为导通状态，拍频反相器34成为关断状态。由此，输出所输入的信号S，输出信号OUT从高电平成为低电平。
这样，生成使输入信号S(输出信号SRBOn-1)延迟半个时钟(1H)的输出信号OUT(输出信号SRBOn)。该输出信号OUT(输出信号SRBO)成为将时钟CK、CKB合在一起的2H宽度的信号。而且，输出信号OUT(控制信号)输入到本行(第n行)的闩锁电路CSLn的同时，作为输入信号S，输出到下一行(第(n+1)行)的移位寄存器电路SRn+1。各移位寄存器电路SR根据在各行中输出的信号OUT(输出信号SRBO)，依序进行移位动作。
接着，说明闩锁电路CSL的动作。各行的闩锁电路CSL与图7表示的结构相同。以下，将各行的闩锁电路CSL称为D闩锁电路CSL进行说明。图18是表示在D闩锁电路CSLn中输入输出的各种信号的波形的时序图。图18中，作为1个例子，表示第一行的D闩锁电路CSL1以及第二行的D闩锁电路CSL2中的时序。
首先，说明第一行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL1的端子CL(参照图7)上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL1的输出端子OUT输出的CS信号CS1的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1，则从移位寄存器电路SR1输出的输出信号SRBO1输入到D闩锁电路CSL1的时钟端子CK(参照图7)。如果输入输出信号SRBO1的电位变化(低→高；t11)，则传送这时的输入到输入端子D(参照图7)上的极性信号CMI的输入状态，即低电平，直到接着有输入到时钟端子CK的输出信号SRBO1的电位变化(高→低；t14)(输出信号SRBO1为高电平的期间)为止，输出极性信号CMI的电位变化。在输出信号SRBO1为高电平的期间中，如果极性信号CMI从低电平变化成高电平(t12)，则输出CS1从低电平切换为高电平，然后，如果极性信号CMI从高电平变化成低电平(t13)，则输出CS1从高电平切换为低电平。接着，如果在时钟端子CK上输入输出信号SRBO1的电位变化(高→低)(t14)，则闩锁这时的极性信号CMI的输入状态，即低电平。然后，直到在第二帧中有输出信号SRBO1的电位变化为止，输出CS1保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1，则从移位寄存器电路SR1输出的输出信号SRBO1输入到D闩锁电路CSL1的时钟端子CK。如果输出信号SRBO1从低电平成为高电平(t15)，则传送这时的输入到输入端子D的极性信号CMI的输入状态，即高电平。在输出信号SRBO1为高电平的期间(t15～t18)中，由于输出极性信号CMI的电位变化，因此如果极性信号CMI从高电平变化成低电平(t16)，则输出CS1从高电平切换为低电平，然后，如果极性信号CMI从低电平变化成高电平(t17)，则输出CS1从低电平切换为高电平。接着，如果在时钟端子CK上输入输出信号SRBO1的电位变化(高→低；t18)，则闩锁这时的极性信号CMI的输入状态，即高电平。然后，直到在第三帧中有输出信号SRBO1的电位变化为止，保持高电平。
这样生成的CS信号CS1供给到第一行的CS总线15。另外，第三帧的输出成为将第二帧的输出波形的电位电平反转的波形，在第四帧以后，交替输出成为与第二帧以及第三帧相同的输出波形的信号。
接着，说明第二行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL2的端子CL上输入复位信号RESET(参照图7)。根据该复位信号RESET，从D闩锁电路CSL2的输出端子OUT输出的CS信号CS2的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2，则从移位寄存器电路SR2输出的输出信号SRBO2输入到D闩锁电路CS2的时钟端子CK。如果输入输出信号SRBO2的电位变化(低→高；t21)，则传送这时的输入到输入端子D上的极性信号CMI的输入状态，即高电平，直到接着有输入到时钟端子CK的输出信号SRBO2的电位变化(高→低；t24)(输出信号SRBO2为高电平的期间；t21～t24)为止，输出极性信号CMI的电位变化。在输出信号SRBO2为高电平的期间中，如果极性信号CMI从高电平变化成低电平(t22)，则输出CS2从高电平切换为低电平，然后，如果极性信号CMI从低电平变化成高电平(t23)，则输出CS2从低电平切换为高电平。接着，如果在时钟端子CK上输入输出信号SRBO2的电位变化(高→低；t24)，则闩锁这时的极性信号CMI的输入状态，即高电平。然后，直到在第二帧中有输出信号SRBO2的电位变化为止，输出CS2保持高电平。
在第二帧中也相同，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2，则从移位寄存器电路SR2输出的输出信号SRBO2输入到D闩锁电路CSL2的时钟端子CK。如果输出信号SRBO2从低电平变化成高电平(t25)，则传送这时的输入到输入端子D的极性信号CMI的输入状态，即低电平。在输出信号SRBO2为高电平的期间(t25～t28)中，由于输出极性信号CMI的电位变化，因此如果极性信号CMI从低电平变化成高电平(t26)，则输出CS2从低电平切换为高电平，然后，如果极性信号CMI从高电平变化成低电平(t27)，则输出CS2从高电平切换为低电平。接着，如果在时钟端子CK上输入输出信号SRBO2的电位变化(高→低；t28)，则闩锁这时的极性信号CMI的输入状态，即低电平。然后，直到在第三帧中有输出信号SRBO2的电位变化为止，输出CS2保持低电平。
这样生成的CS信号CS2供给到第二行的CS总线15。另外，在第三帧以后，交替输出成为与第一帧以及第二帧相同的输出波形的信号。
而且，上述第一行的动作以及第二行的动作与各奇数行以及各偶数行中的D闩锁电路的动作相对应。
这样，通过与各行相对应的D闩锁电路CSL1、CSL2、CSL3、……，在包括第一帧的所有帧中，使本行的栅极信号下降的时刻(TFT13从导通切换为关断的时刻)的CS信号的电位在相邻的行中相互不同那样，输出该CS信号。由此，可以得到与上述实施方式1相同的效果。
另外，依据本实施例3，移位寄存器电路SRn的输出信号SRBO直接输入到同一行(第n行)的D闩锁电路CSLn，由此，生成可以消除发生上述横线的适当的CS信号CSn。从而，与实施例1相同，由于与现有的情况相比较能够减小电路面积，因此能够实现显示品位高，小型的液晶显示装置以及窄边框的液晶显示面板。
(实施例4)
关于本发明的其它实施例，根据图29、图30进行说明时情况如下。另外，在具有与上述实施例1中表示的部件相同功能的部件上标注相同的符号，省略其说明。另外，关于在实施例1中定义的术语，只要没有特别说明，则在本实施例中也遵循其定义使用。
图29是表示实施例4的液晶显示装置1中的各种信号的波形的时序图。这里，进行2行(2H)反转驱动，而且按每个帧使源极信号S的极性反转(1帧反转)。图29中，与图22相同，GSP表示规定垂直扫描的定时的栅极起动脉冲，GCK1(CK)以及GCK2(CKB)表示规定从控制电路50输出的移位寄存器的动作定时的栅极时钟。从GSP的下降沿到下一个下降沿的期间相当于1个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间以及从GCK2的上升沿到GCK1的上升沿的期间成为1个水平扫描期间(1H期间)。CMI1、CMI2是按每2个的水平扫描期间极性反转的极性信号，相互的相位错开1个水平扫描期间。
另外，图29中依序图示从源极总线驱动电路20供给到某条源极总线11(设置在第x列的源极总线11)源极信号S(视频信号)、从栅极线驱动电路30以及CS总线驱动电路40分别供给到设置在第一行中的栅极线12以及CS总线15的栅极信号G1以及CS信号CS1、设置在第一行而且第x列的像素电极14的电位Vpix1。依序图示分别供给到设置在第二行中的栅极线12以及CS总线15的栅极信号G2以及CS信号CS2、设置在第二行而且第x列的像素电极14的电位Vpix2。依序图示分别供给到设置在第三行中的栅极线12以及CS总线15的栅极信号G3以及CS信号CS3、设置在第三行而且第x列的像素电极14的电位Vpix3。在第四行以及第五行中也相同，依序图示栅极信号G4、CS信号CS4、电位Vpix4以及栅极信号G5、CS信号CS5、电位Vpix5。
另外，电位Vpix1、Vpix2、Vpix3、Vpix4、Vpix5中的虚线表示对置电极19的电位。
以下，将显示影像的最初的帧作为第一帧，将其以前作为初始状态(初始时)。如图29所示，在初始状态中，CS信号CS1～CS5每一个都固定为一方的电位(在图29中是低电平)。在第一帧中，第一行的CS信号CS1在相对应的栅极信号G1(相当于相对应的移位寄存器电路SR0的输出SRBO0)下降的时刻是高电平，第二行的CS信号CS2在相对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在相对应的栅极信号G3下降的时刻是低电平，第四行的CS信号CS4在相对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在相对应的栅极信号G5下降的时刻是高电平。
这里，源极信号S成为有与影像信号表示的灰度等级相对应的振幅，而且，按每2个水平扫描期间(2H)极性反转的信号。另外，在图29中，由于假设显示均匀的影像，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G5在各帧的有效期间(有效扫描期间)中的各个第一～第五个1H期间中成为栅极导通电位，在其它的期间中成为栅极关断电位。
而且，CS信号CS1～CS5在相对应的栅极信号G1～G5的下降沿以后电位电平在高低之间切换。具体地讲，在第一帧中，CS信号CS1、CS2的每一个在相对应的栅极信号G1、G2下降后下降，CS信号CS3、CS4的每一个在相对应的栅极信号G3、G4下降后上升。另外，在第二帧中该关系相反，CS信号CS1、CS2的每一个在相对应的栅极信号G1、G2下降后上升，CS信号CS3、CS4的每一个相对应的栅极性号G3、G4下降后上升。
这样，在2H反转驱动的液晶显示装置1中，由于栅极信号下降的时刻的CS信号的电位与源极信号S的极性相对应，按每2行中相互不同，因此关于第一帧，像素电极14的电位Vpix1～Vpix5的每一个都根据CS信号CS1～CS5适当移动。从而，如果输入同一灰度等级的源极信号S，则对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性都相同。即，在同一像素列中，在与相邻的2行相对应的像素中写入负极性的源极信号的同时，在与该2行的下一个相邻的2行相对应的像素中写入正极性的源极信号的第一帧，与最初的2行相对应的CS信号的电位在向与上述最初2行相对应的像素的写入过程中极性没有反转，写入以后极性向负极性方向反转，而且，直到下一次写入为止，不进行极性反转，与下一个2行相对应的CS信号的电位在向与上述下一个2行相对应的像素的写入过程中极性没有反转，在写入以后极性向正方向反转，直到下一次写入为止，不进行极性反转。其结果是，能够消除在第一帧中的每2行中发生的横线，实现提高显示品位。
在这里，说明用于实现上述控制的栅极线驱动电路30以及CS总线驱动电路40的具体结构。图30表示栅极线驱动电路30以及CS总线驱动电路40的结构。以下，为了说明方便，将第n行的接着的扫描方向(图30中的箭头方向)的行(行)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧前面的行(前一行)表示为第(n-1)行。
如图30所示，栅极线驱动电路30与各行相对应具备多个移位寄存器电路SR(移位寄存器的级)，CS总线驱动电路40与各行相对应具备多个闩锁电路CSL。这里，为了说明方便，，举出与第(n-1)行、第n行、第(n+1)行相对应的移位寄存器电路SRn-1、SRn、SRn+1以及闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟信号GCK1，在置位端子SB上，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)的移位寄存器电路SRn的置位端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1输入到移位寄存器电路SRn。输出端子M是输出在移位寄存器电路SRn-1的内部生成的信号M的端子，连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，移位寄存器电路SRn-1的内部信号Mn-1(信号CSRn-1)输入到闩锁电路CSLn-1。
另外，前一行(第(n-2)行)的移位寄存器输出SRBOn-2输入到移位寄存器电路SRn-1的同时，经由缓冲器，作为栅极信号Gn-1输出到本行(第(n-1)行)的栅极线12。另外，在移位寄存器电路SRn-1中输入电源(VDD)。
第(n-1)行的闩锁电路CSLn-1构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI1、移位寄存器电路SRn-1的内部信号Mn-1(信号CSRn-1)。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1输入到本行(第(n-1)行)的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK2，在置位端子SB上，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的置位端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1。输出端子M连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，由此，移位寄存器电路SRn的内部信号Mn(信号CSRn)输入到闩锁电路CSLn。
另外，前一行(第(n-1)行)的移位寄存器输出SRBOn-1输入到移位寄存器电路SRn的同时，经由缓冲器，作为栅极信号Gn输出到本行(第n行)的栅极线12。另外，在移位寄存器电路SRn中输入电源(VDD)。
第n行的闩锁电路CSLn构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI2、移位寄存器电路SRn的内部信号
Mn(信号CSRn)。闩锁电路CSLn的输出端子OUT连接到本行(第n行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK上输入从控制电路50(参照图1)输出的栅极时钟GCK1，在置位端子SB上，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的置位端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn+1输入到移位寄存器电路SRn+2。输出端子M连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，移位寄存器电路SRn+1的内部信号Mn+1(信号CSRn+1)输入到闩锁电路CSLn+1。
另外，前一行(第n行)的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1的同时，经由缓冲器，作为栅极信号Gn+1输出到本行(第(n+1)行)的栅极线12。另外，在移位寄存器电路SRn+1中输入电源(VDD)。
第(n+1)行的闩锁电路CSLn+1构成为D闩锁电路，输入从控制电路50(参照图1)输出的极性信号CMI1、移位寄存器电路SRn+1的内部信号Mn+1(信号CSRn+1)。闩锁电路CSn+1的输出端子OUT连接到本行(第(n+1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1输入到本行的CS总线15。
移位寄存器电路SR的动作由于与在图5以及图6中表示的动作相同，因此省略说明。
接着，使用图29说明闩锁电路CSL的动作。图29中，作为1个例子，还表示在第一行～第五行的D闩锁电路CSL1～CSL5中输入输出的波形。首先，说明第一行的各种信号波形的变化。另外，以下表示的D闩锁电路CSL的结构与图7相同。
在初始状态下，在D闩锁电路CSL1的端子CL上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL1的输出端子OUT输出的CS信号CS1的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1(与移位寄存器电路SR0的输出SRO0相对应)，则在移位寄存器电路SR1中生成的内部信号M1(信号CSR1)输入到D闩锁电路CSL1的时钟端子CK。如果输入内部信号M1的电位变化(低→高)，则传送这时的输入到输入端子D上的极性信号CMI1的输入状态，即高电平，直到接着有输入到时钟端子CK的内部信号M1的电位变化(高→低)(内部信号M1为高电平的期间)为止，输出极性信号CMI1的电位变化。在内部信号M1为高电平的期间中，如果极性信号CMI1从高电平变化成低电平，则输出CS1从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号M1的电位变化(高→低)，则闩锁这时的极性信号CMI1的输入状态，即低电平。然后，直到在第二帧中有内部信号M1的电位变化(低→高)为止，输出CS1保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G1，则在移位寄存器电路SR1中生成的内部信号M1(信号CSR1)输入到D闩锁电路CSL1的时钟端子CK。如果内部信号M1从低电平成为高电平，则传送这时的输入到输入端子D的极性信号CMI1的输入状态，即低电平。在内部信号M1为高电平的期间中，由于输出极性信号CMI1的电位变化，因此如果极性信号CMI1从低电平变化成高电平，则输出CS1从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号M1的电位变化(高→低)，则闩锁这时的极性信号CMI1的输入状态，即高电平。然后，直到在第三帧中有内部信号M1的电位变化为止，保持高电平。
这样生成的CS信号CS1供给到第一行的CS总线15。另外，第三帧的输出成为将第二帧的输出波形的电位电平反转的波形，在第四帧以后，交替输出成为与第二帧以及第三帧相同的输出波形的信号。
接着，说明第二行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL2的端子CL上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL2的输出端子OUT输出的CS信号CS2的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第一行的栅极线12上供给栅极信号G2(与移位寄存器电路SR1的输出SRO1相对应)，则在移位寄存器电路SR2中生成的内部信号M2(信号CSR2)输入到D闩锁电路CSL2的时钟端子CK。如果输入内部信号M2的电位变化(低→高)，则传送这时的输入到输入端子D上的极性信号CMI2的输入状态，即高电平，直到接着有输入到时钟端子CK的内部信号M2的电位变化(高→低)(内部信号M2为高电平的期间)为止，输出极性信号CMI2的电位变化。在内部信号M2为高电平的期间中，如果极性信号CMI2从高电平变化成低电平，则输出CS2从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号M2的电位变化(高→低)，则闩锁这时的极性信号CMI2的输入状态，即低电平。然后，直到在第二帧中有内部信号M2的电位变化(低→高)为止，输出CS2保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第二行的栅极线12上供给栅极信号G2，则在移位寄存器电路SR2中生成的内部信号M2(信号CSR2)输入到D闩锁电路CSL2的时钟端子CK。如果内部信号M2从低电平变化成高电平，则传送这时的输入到输入端子D的极性信号CMI2的输入状态，即低电平。在内部信号M2为高电平的期间中，由于输出极性信号CMI2的电位变化，因此如果极性信号CMI2从低电平变化成高电平，则输出CS2从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号M2的电位变化(高→低)，则闩锁这时的极性信号CMI2的输入状态，即高电平。然后，直到在第三帧中有内部信号M2的电位变化为止，保持高电平。
这样生成的CS信号CS2供给到第二行的CS总线15。另外，第三帧的输出成为使第二帧的输出波形的电位电平反转的波形，在第四帧以后，交替输出成为与第二帧以及第三帧相同的输出波形的信号。
接着，说明第三行的各种信号波形的变化。
在初始状态下，在D闩锁电路CSL3的端子CL上输入复位信号RESET。根据该复位信号RESET，从D闩锁电路CSL3的输出端子OUT输出的CS信号CS3的电位保持为低电平。
在第一帧中，如果从栅极线驱动电路30在第三行的栅极线12上供给栅极信号G3(与移位寄存器电路SR2的输出SRO2相对应)，则在移位寄存器电路SR3中生成的内部信号M3(信号CSR3)输入到D闩锁电路CSL3的时钟端子CK。如果输入内部信号M3的电位变化(低→高)，则传送这时的输入到输入端子D上的极性信号CMI1的输入状态，即低电平，直到接着有输入到时钟端子CK的内部信号M3的电位变化(高→低)(内部信号M3为高电平的期间)为止，输出极性信号CMI1的电位变化。在内部信号M3为高电平的期间中，如果极性信号CMI1从低电平变化成高电平，则输出CS3从低电平切换为高电平。接着，如果在时钟端子CK上输入内部信号M3的电位变化(高→低)，则闩锁这时的极性信号CMI1的输入状态，即高电平。然后，直到在第二帧中有内部信号M3的电位变化(低→高)为止，输出CS3保持低电平。
在第二帧中也相同，如果从栅极线驱动电路30在第三行的栅极线12上供给栅极信号G3，则在移位寄存器电路SR3中生成的内部信号M3(信号CSR3)输入到D闩锁电路CSL3的时钟端子CK。如果内部信号M3从低电平变化成高电平，则传送这时的输入到输入端子D的极性信号CMI1的输入状态，即高电平。在内部信号M3为高电平的期间中，由于输出极性信号CMI1的电位变化，因此如果极性信号CMI1从高电平变化成低电平，则输出CS3从高电平切换为低电平。接着，如果在时钟端子CK上输入内部信号M3的电位变化(高→低)，则闩锁这时的极性信号CMI1的输入状态，即低电平。然后，直到在第三帧中有内部信号M3的电位变化为止，CS3保持高电平。
这样生成的CS信号CS3供给到第三行的CS总线15。另外，在第三帧以后，交替输出成为与第一帧以及第二帧相同的输出波形的信号。
这样，在本实施例4中，在与各行相对应的闩锁电路41、42、43、……、4n中，通过按每2个水平扫描期间极性反转的同时，输入相互相位不同的极性信号CMI1、CMI2，在2H反转驱动中，能够起到防止发生第一帧中的横线，实现提高显示品位这样的效果。另外，与上述的1H反转驱动的液晶显示装置相同，在得到上述效果的基础上，与现有的液晶显示装置相比较，还不会导致电路面积增大。
在本实施方式的液晶显示装置中，不限于1H反转驱动或者2H反转驱动，也能够在nH反转驱动中适用。
这里，在上述实施例1～4中，表示了作为一体形成栅极线驱动电路30以及CS总线驱动电路40，设置在液晶显示面板10的一方一侧的结构，但不限于该结构，两者也可以分别设置。例如，也可以是在液晶显示面板10的一方一侧设置栅极线驱动电路30，在另一方一侧设置CS总线驱动电路40的结构。
另外，在上述实施例1～4中表示的栅极线驱动电路30以及CS总线驱动电路40中，表示了扫描方向是1个方向(例如图4所示的箭头方向)的结构，但不限于该结构，也可以是反方向的结构或者有切换扫描方向的功能的结构。
图19表示在图4表示的液晶显示装置中，具有切换扫描方向的功能的结构。在图19表示的液晶显示装置中，与各行相对应，设置可逆开关电路UDSW，在各可逆开关电路UDSW中，输入从控制电路50(参照图1)输出的UD信号以及UDB信号(UD信号的逻辑反转)。具体地讲，在第n行的可逆开关电路UDSW中，输入第(n-1)行的移位寄存器输出SRBOn-1以及第(n+1)行的移位寄存器输出SRBOn+1，根据从控制电路50输出的UD信号以及UDB信号，选择它们中的某一个。例如，当UD信号是高电平(UDB信号是低电平)时，通过选择第(n-1)行的移位寄存器输出SRBOn-1，将扫描方向决定为从上到下的方向(即，从第(n-1)行→第n行→第(n+1)行)，当UD信号是低电平(UDB信号是高电平)时，通过选择第(n+1)行的移位寄存器输出SRBOn+1，将扫描方向决定为从下到上的方向(即，第(n+1)行→第n行→第(n-1)行)。由此，能够实现双扫描方向(扫描)方式的显示驱动电路。
另外，本实施方式的CS总线驱动电路40的各级保持电路CSL也可以是图31表示的结构。如图31所示，保持电路CSL具备存储器电路41以及模拟开关电路42。存储器电路41包括作为开关元件的晶体管41a·41b、电容器41c·41d，模拟开关电路42包括晶体管42a·42b。各个晶体管由N沟道型MOS晶体管构成，保持电路CSL构成为单沟道(N沟道)的驱动电路。另外，也可以是各个晶体管由P沟道型MOS晶体管构成，保持电路CSL构成为P沟道的驱动电路。
保持电路CSL如图31所示，输入第n行的移位寄存器电路SRn的内部信号Mn以及极性信号CMI·CMIB，经由存储器电路41以及模拟开关电路42，输出CS信号CSOUTn。
这里，使用图31以及图32说明直到输出CS信号CSOUTn的保持电路CSL的动作。另外，以下主要说明在输出正极性的CS信号的情况，即输入了CMI的正极性时的动作。
首先，如果内部信号Mn输入到存储器电路41，则存储器电路41根据内部信号Mn的电位变化取入极性信号CMI。具体地讲，如果内部信号Mn的电位电平从低电平变化成高电平，则传送极性信号CMI，从存储器电路41作为信号LAn输出的同时，在电容器41c中存储(记忆)电荷。即，如图32所示，信号LAn在内部信号Mn是H电平(晶体管41a导通)的期间中，由于输出极性信号CMI，因此从H电平切换为L电平。接着，如果内部信号Mn的电位电平从H电平变化成L电平，则关断晶体管41a，不输出极性信号CMI。于是，根据存储了电荷的电容器41c，信号LAn保持晶体管41a关断的时刻的电位电平(L电平)。信号LAn直到接着内部信号Mn的电位电平从L电平变化成H电平为止，即在1个垂直扫描期间(1V)中，保持该状态(L电平)。
接着，在经过了1V以后，如果内部信号Mn的电位电平从L电平变化成H电平，则由于传送·输出极性信号CMI，因此信号LAn从L电平切换为H电平。而且在1个垂直扫描期间(1V)保持该状态(高电平)。以后，反复进行上述的处理。
根据上述的动作，从存储器电路41输出的信号LAn输入到模拟开关电路42的晶体管42a。在模拟开关电路42中输入正极性的共同电压VCSH和负极性的共同电压VCSL，晶体管42a由信号LAn控制导通/关断。由此，晶体管42a在信号LAn的上升沿的定时(H电平)中导通，在H电平的期间，作为CS信号CSOUTn，输出VCSH。
这里，在晶体管41a、41b导通的定时中，由于极性信号CMI和CMIB的极性相互相反，因此从存储器电路41输出的各个信号LAn·LABn的电位电平相互不同(H/L电平)。由此，如图32所示，在一方是H电平的情况下，另一方输出L电平。由此，能够按每个帧输出电位电平反转的CS信号。
另外，本发明的显示驱动电路也可以是以下的结构。
显示驱动电路在沿着行和列方向排列像素的同时，按每一个像素行，设置扫描信号线以及和该像素行的各像素电极形成电容的保持电容配线，而且，按每一个像素行电位极性反转这样的显示装置中使用，具备与各行相对应设置的多个移位寄存器电路，关于供给到与相邻的2个像素行的一方相对应的扫描信号线以及保持电容配线的每一个的扫描信号以及在高低电平之间电位切换的保持电容配线信号，当扫描信号在显示影像的最初垂直扫描期间从有效成为无效时，保持电容配线信号的电位为低电平，直到该扫描信号下次成为有效为止，该保持电容配线信号的电位切换为高电平，关于供给到与上述2个像素行的另一方相对应的扫描信号线以及保持电容配线的每一个的扫描信号以及在高低电平之间电位切换的保持电容配线信号，当扫描信号在上述显示影像的最初垂直扫期间从有效成为无效时，保持电容配线信号的电位是高电平，直到该扫描信号下次成为有效为止，该保持电容配线信号的电位切换为低电平，上述保持电容配线信号由保持电容配线驱动电路生成，该保持电容配线驱动电路具备与各行相对应设置的多个移位寄存器电路，该行的移位寄存器电路的内部信号或者该行的移位寄存器电路的输出信号输入到该行的闩锁电路。
另外，在上述显示驱动电路中，上述移位寄存器的1个级与设置在1个像素行中的扫描信号线以及保持电容配线相对应，供给到这些扫描信号线以及保持电容配线的每一个的扫描信号以及保持电容配线信号使用该1个级的内部信号或者输出信号生成。
另外，上述栅极线驱动电路、源极线驱动电路或者栅极线-CS总线驱动电路、显示部的像素电路可以形成为单片(同一个基板上)。
在上述显示驱动电路中，也能够采用按每n个水平扫描期间(n是整数)，使供给到数据信号线的信号电位的极性反转的同时，按每个相邻的n行，使从数据信号线写入到像素电极的信号电位的变化的朝向相互不同的结构。
由此，在n线反转驱动中，能够消除按每n个行中产生的横线。
在上述显示驱动电路中，也能够采用当供给到与本级相对应的像素上连接的扫描信号线的扫描信号从有效成为无效时，供给到和该像素形成电容的保持电容配线的保持电容配线信号的电位按每个相邻的n行中相互不同的结构。
在上述显示驱动电路中，也能够采用在供给到与本级相对应的像素上连接的扫描信号线的扫描信号刚刚从有效成为无效后，而且在下一级移位寄存器中生成的上述控制信号是有效的期间中，输入到与下一级相对应的保持电路的上述保持对象信号的电位发生变化的结构。
在上述显示驱动电路中，也能够采用与本级相对应的保持电路具备输入在本级移位寄存器中生成的上述控制信号的第一输入部、输入上述保持对象信号的第二输入部、在与前一级相对应的保持电容配线上输出上述保持电容配线信号的输出部，作为上述保持电容配线的第一电位，输出当输入到上述第一输入部的上述控制信号成为有效时的输入到上述第二输入部的上述保持对象信号的第一电位，在输入到上述第一输入部的上述控制信号是有效的期间，根据输入到上述第二输入部的上部保持对象信号的电位的变化，上述保持电容配线信号的电位发生变化，作为上述保持电容配线信号的第二电位，输出当输入到上述第一输入部的上述控制信号成为无效时的输入到上述第二输入部的上述保持对象信号的第二电位。
由此，能够起到根据简单的电路结构，防止发生第一垂直扫描期间中的横线，实现提高显示品位这样的效果。
在上述显示驱动电路中，也能够采用在本级移位寄存器中生成的控制信号在本级移位寄存器的内部，根据置位本级移位寄存器的前一级移位寄存器的输出信号和复位本级移位寄存器的本级移位寄存器的输出信号生成的结构。
由此，由于能够实现自复位型的移位寄存器，因此能够进一步简化电路结构。
在上述显示驱动电路中，也能够采用在本级移位寄存器中生成的控制信号在本级移位寄存器的内部，根据置位本级移位寄存器的前一级移位寄存器的输出信号和复位本级移位寄存器的后一级移位寄存器的输出信号生成的结构。
依据上述的结构，能够起到使用现有的一般移位寄存器，防止发生上述横线，实现提高显示品位这样的效果。
在上述显示驱动电路中，也能够采用本级移位寄存器的输出信号输入到后一级移位寄存器以及前一级移位寄存器中，在本级移位寄存器中生成的控制信号输入到与本级相对应的保持电路中的结构。
在上述显示驱动电路中，也能够采用在本级移位寄存器中生成的控制信号从开始本级移位寄存器的动作的前一级移位寄存器的输出信号输入到本级移位寄存器中以后，到结束本级移位寄存器的动作的复位信号输入到本级移位寄存器中的期间是有效的结构。
在上述显示驱动电路中，也能够采用本级移位寄存器的输出信号根据置位本级移位寄存器的前一级移位寄存器的输出信号和从外部输入的时钟生成的结构。
在上述显示驱动电路中，也能够采用在本级移位寄存器中生成的上述控制信号是本级移位寄存器的输出信号，本级移位寄存器的输出信号输入到后一级移位寄存器和本级保持电路的结构。
在上述显示驱动电路中，也能够采用本级移位寄存器的输出信号是使开始本级移位寄存器的动作的前一级移位寄存器的输出信号延迟了半个时钟的信号的结构。
依据上述结构，能够由闩锁电路构成上述扫描信号线驱动电路。由此，依据简单的电路结构就能够起到上述的防止发生第一垂直扫描期间中的横线，实现提高显示品位这样的效果。
在上述显示驱动电路中，也能够采用输入到多个保持电路的保持对象信号的相位与输入到其它的多个保持电路中的保持对象信号的相位相互不同的结构。
在上述显示驱动电路中，也能够采用针对在同一个水平扫描期间中进行保持动作的2个保持电路，在一方保持电路中输入第一保持对象信号，在另一方保持电路中输入相位与该第一保持对象信号不同的第二保持对象信号的结构。
依据上述结构，在n线反转驱动中，能够按每n个行使保持电容配线信号的电位不同。由此，能够消除每n个行的横线。
在上述显示驱动电路中，上述各闩锁电路也可以构成为D闩锁电路或者存储器电路。
本发明的显示装置的特征是具备上述任一种显示驱动电路和显示面板。
在上述结构中，根据由上述显示驱动电路产生的防止发生横线的效果，能够提供显示品位良好的显示装置。
另外，本发明的显示装置最好是液晶显示装置。
本发明不限于上述的实施方式，根据技术常识适当变更上述实施方式或者将它们组合起来得到的形态，例如COM驱动电路等也包含在本发明的实施方式中。
产业上的可利用性
本发明能够特别适宜地适用于有源矩阵型液晶显示装置的驱动。
符号的说明
1：液晶显示装置(显示装置)
10：液晶显示面板(显示面板)
11：源极总线(数据信号线)
12：栅极线(扫描信号线)
13：TFT(开关元件)
14：像素电极
15：CS总线(保持电容配线)
20：源极总线驱动电路(数据信号线驱动电路)
30：栅极线驱动电路(扫描信号线驱动电路)
40：CS总线驱动电路(保持电容配线驱动电路)
50：控制电路(控制电路)
CSL：闩锁电路(逻辑电路、D闩锁电路、保持电容配线驱动电路)
SR：移位寄存器电路
CMI：极性信号(保持对象信号)
M：内部信号(控制信号)
Q：内部信号(控制信号)

Claims (14)

1.一种显示驱动电路，其特征在于：
其使用在显示装置中，该显示装置通过将保持电容配线信号供给至和包含在像素中的像素电极形成电容的保持电容配线，使写入到该像素电极中的信号电位变为与该信号电位的极性相对应的朝向，
具备包含与多条扫描信号线中的各条扫描信号线相对应设置的多级的移位寄存器，
与所述移位寄存器的各级相对应各设置1个保持电路，并且将保持对象信号输入至各保持电路，在本级移位寄存器中生成的控制信号成为有效时，与本级相对应的保持电路取入并保持所述保持对象信号，
将本级移位寄存器的输出信号作为扫描信号供给到和与本级相对应的像素连接的扫描信号线，并且将与本级相对应的保持电路的输出作为所述保持电容配线信号供给到和与本级的前一级对应的像素的像素电极形成电容的保持电容配线，
所述本级移位寄存器中生成的控制信号是既不向其它移位寄存器输出、也不向与本级相对应的栅极线输出，且直接输入与本级相对应的保持电路的信号。
2.如权利要求1所述的显示驱动电路，其特征在于：
使供给到数据信号线的信号电位的极性按每n个水平扫描期间反转，并且使从数据信号线写入到像素电极的信号电位的变化的朝向按每相邻的n个行不同，其中n为整数。
3.如权利要求2所述的显示驱动电路，其特征在于：
当供给到和与本级相对应的像素连接的扫描信号线的扫描信号从有效成为无效时，供给到和该像素的像素电极形成电容的保持电容配线的保持电容配线信号的电位按每相邻的n个行相互不同。
4.如权利要求1至3中任一项所述的显示驱动电路，其特征在于：
在供给到和与本级相对应的像素连接的扫描信号线的扫描信号刚刚从有效成为无效后、且在下一级移位寄存器生成的所述控制信号为有效的期间中，输入到与下一级相对应的保持电路的所述保持对象信号的电位发生变化。
5.如权利要求1所述的显示驱动电路，其特征在于：
与本级相对应的保持电路具备：输入在本级移位寄存器生成的所述控制信号的第一输入部；输入所述保持对象信号的第二输入部；和将所述保持电容配线信号输出至与前一级相对应的保持电容配线的输出部，
将输入到所述第一输入部的所述控制信号成为有效时的输入到所述第二输入部的所述保持对象信号的第一电位，作为所述保持电容配线信号的第一电位输出，
在输入到所述第一输入部的所述控制信号为有效的期间，根据输入到所述第二输入部的所述保持对象信号的电位的变化，所述保持电容配线信号的电位发生变化，
将输入到所述第一输入部的所述控制信号成为无效时的输入到所述第二输入部的所述保持对象信号的第二电位，作为所述保持电容配线信号的第二电位输出。
6.如权利要求2、3、5中任一项所述的显示驱动电路，其特征在于：
在本级移位寄存器生成的控制信号，在本级移位寄存器的内部，根据对本级移位寄存器进行置位的前一级移位寄存器的输出信号，和对本级移位寄存器进行复位的本级移位寄存器的输出信号生成。
7.如权利要求2、3、5中任一项所述的显示驱动电路，其特征在于：
在本级移位寄存器生成的控制信号，在本级移位寄存器的内部，根据对本级移位寄存器进行置位的前一级移位寄存器的输出信号，和对本级移位寄存器进行复位的后一级移位寄存器的输出信号生成。
8.如权利要求7所述的显示驱动电路，其特征在于：
本级移位寄存器的输出信号输入到后一级移位寄存器和前一级移位寄存器中，在本级移位寄存器生成的控制信号输入到与本级对应的保持电路。
9.如权利要求8所述的显示驱动电路，其特征在于：
在本级移位寄存器生成的控制信号，从使本级移位寄存器的动作开始的前一级移位寄存器的输出信号输入到本级移位寄存器后，到使本级移位寄存器的动作结束的复位信号输入到本级移位寄存器为止的期间，是有效的。
10.如权利要求1、2、3、5中任一项所述的显示驱动电路，其特征在于：
本级移位寄存器的输出信号根据对本级移位寄存器进行置位的前一级移位寄存器的输出信号和从外部输入的时钟生成。
11.如权利要求1所述的显示驱动电路，其特征在于：
输入到多个保持电路的保持对象信号的相位与输入到其它的多个保持电路的保持对象信号的相位相互不同。
12.如权利要求1所述的显示驱动电路，其特征在于：
针对在同一个水平扫描期间进行保持动作的2个保持电路，在一个保持电路中输入第一保持对象信号，在另一个保持电路中输入相位与该第一保持对象信号不同的第二保持对象信号。
13.一种显示装置，其特征在于，具备：
权利要求1至12中任一项所述的显示驱动电路；和显示面板。
14.一种显示驱动方法，其特征在于：
用于驱动显示装置，该显示装置具备与多条扫描信号线的各条扫描信号线对应设置、并且包含与各扫描信号线对应设置的多级的移位寄存器，通过将保持电容配线信号供给至和包含在像素中的像素电极形成电容的保持电容配线，使写入到该像素电极的信号电位变为与该信号电位的极性相对应的朝向，
将保持对象信号输入至与所述移位寄存器的各级相对应设置的保持电路，在本级移位寄存器中生成的控制信号成为有效时，与本级相对应的保持电路取入并保持所述保持对象信号，
将本级移位寄存器的输出信号作为所述扫描信号供给到和与本级相对应的像素连接的扫描信号线，并且将与本级相对应的保持电路的输出作为所述保持电容配线信号供给到和与本级的前一级对应的像素的像素电极形成电容的保持电容配线，
所述本级移位寄存器中生成的控制信号是指，既不向其它移位寄存器输出、也不向与本级相对应的栅极线输出，且直接输入与本级相对应的保持电路的信号。
CN201080024456.1A 2009-06-17 2010-02-24 显示驱动电路、显示装置和显示驱动方法 Expired - Fee Related CN102804250B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-144750 2009-06-17
JP2009144750 2009-06-17
PCT/JP2010/001255 WO2010146742A1 (ja) 2009-06-17 2010-02-24 表示駆動回路、表示装置及び表示駆動方法

Publications (2)

Publication Number Publication Date
CN102804250A CN102804250A (zh) 2012-11-28
CN102804250B true CN102804250B (zh) 2015-08-19

Family

ID=43356079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080024456.1A Expired - Fee Related CN102804250B (zh) 2009-06-17 2010-02-24 显示驱动电路、显示装置和显示驱动方法

Country Status (7)

Country Link
US (1) US8890856B2 (zh)
EP (1) EP2444955A4 (zh)
JP (1) JP5442732B2 (zh)
CN (1) CN102804250B (zh)
BR (1) BRPI1013286A2 (zh)
RU (1) RU2491654C1 (zh)
WO (1) WO2010146742A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804253B (zh) * 2009-06-17 2015-11-25 夏普株式会社 移位寄存器
TWM395186U (en) * 2010-06-15 2010-12-21 Chunghwa Picture Tubes Ltd Display apparatus and display panel thereof
US9196205B2 (en) * 2011-09-27 2015-11-24 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device equipped with same
EP3176770B1 (en) * 2014-07-31 2019-03-27 LG Display Co., Ltd. Display device
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
CN107967874B (zh) * 2016-10-19 2020-04-28 元太科技工业股份有限公司 像素结构
KR102676663B1 (ko) * 2019-09-10 2024-06-21 삼성디스플레이 주식회사 주사 구동부
US11049469B2 (en) * 2019-11-19 2021-06-29 Sharp Kabushiki Kaisha Data signal line drive circuit and liquid crystal display device provided with same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662473A2 (en) * 2004-11-22 2006-05-31 Sanyo Electric Co., Ltd. Display
CN101197123A (zh) * 2006-11-20 2008-06-11 索尼株式会社 显示装置和电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2730286B2 (ja) * 1990-10-05 1998-03-25 松下電器産業株式会社 表示装置の駆動方法
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
JP4044961B2 (ja) * 1995-08-30 2008-02-06 セイコーエプソン株式会社 画像表示装置及びそれを用いた電子機器
EP0797182A1 (en) * 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JP3402277B2 (ja) 1999-09-09 2003-05-06 松下電器産業株式会社 液晶表示装置及び駆動方法
TWI279760B (en) * 2003-07-11 2007-04-21 Toshiba Matsushita Display Tec Liquid crystal display
JP2005049849A (ja) 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP4154598B2 (ja) * 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
TW200719310A (en) * 2005-08-05 2007-05-16 Sony Corp Display device
JP4654923B2 (ja) * 2006-01-26 2011-03-23 カシオ計算機株式会社 シフトレジスタ回路、及び表示駆動装置
EP2200011A4 (en) * 2007-10-16 2012-02-15 Sharp Kk DISPLAY CONTROL, DISPLAY AND DISPLAY DRIVING METHOD
WO2009084270A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 補助容量配線駆動回路および表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662473A2 (en) * 2004-11-22 2006-05-31 Sanyo Electric Co., Ltd. Display
CN101197123A (zh) * 2006-11-20 2008-06-11 索尼株式会社 显示装置和电子设备

Also Published As

Publication number Publication date
BRPI1013286A2 (pt) 2019-05-14
EP2444955A1 (en) 2012-04-25
US8890856B2 (en) 2014-11-18
JPWO2010146742A1 (ja) 2012-11-29
WO2010146742A1 (ja) 2010-12-23
RU2011152759A (ru) 2013-06-27
RU2491654C1 (ru) 2013-08-27
JP5442732B2 (ja) 2014-03-12
EP2444955A4 (en) 2012-12-12
CN102804250A (zh) 2012-11-28
US20120086686A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
CN102460553B (zh) 显示驱动电路、显示装置和显示驱动方法
CN102804250B (zh) 显示驱动电路、显示装置和显示驱动方法
JP4981928B2 (ja) 表示駆動回路及び表示装置
US8305369B2 (en) Display drive circuit, display device, and display driving method
KR20150093668A (ko) 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법
CN102576517B (zh) 显示驱动电路、显示装置和显示驱动方法
CN102460554B (zh) 显示驱动电路、显示装置及显示驱动方法
CN102576516B (zh) 显示驱动电路、显示装置和显示驱动方法
CN104081445A (zh) 显示装置及其驱动方法
CN102804254B (zh) 显示驱动电路、显示装置和显示驱动方法
CN105654919A (zh) 液晶显示电路及液晶显示驱动方法
CN104081446A (zh) 显示装置及其驱动方法
CN101939779B (zh) 液晶显示装置的驱动电路
JP2014077907A (ja) 液晶表示装置
KR20050065817A (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150819

Termination date: 20200224

CF01 Termination of patent right due to non-payment of annual fee