CN102801441B - 全数字扩频通信***中接收端的同步时钟提取方法 - Google Patents

全数字扩频通信***中接收端的同步时钟提取方法 Download PDF

Info

Publication number
CN102801441B
CN102801441B CN201210265228.4A CN201210265228A CN102801441B CN 102801441 B CN102801441 B CN 102801441B CN 201210265228 A CN201210265228 A CN 201210265228A CN 102801441 B CN102801441 B CN 102801441B
Authority
CN
China
Prior art keywords
clock
signal frame
clk0
spread spectrum
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210265228.4A
Other languages
English (en)
Other versions
CN102801441A (zh
Inventor
张民
焦璐
韩大海
罗鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Posts and Telecommunications
Original Assignee
Beijing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Posts and Telecommunications filed Critical Beijing University of Posts and Telecommunications
Priority to CN201210265228.4A priority Critical patent/CN102801441B/zh
Publication of CN102801441A publication Critical patent/CN102801441A/zh
Application granted granted Critical
Publication of CN102801441B publication Critical patent/CN102801441B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及全数字扩频领域，公开了一种全数字扩频通信***中接收端的同步时钟提取方法，接收端将接收到的数据分别与PN码或者PN码的反码做自相关运算，得到时钟信号frame_clk0的值在信道无噪声的情况下可以作为接收端接收到一个完整扩频码时的结束标志，一个完整扩频码表示一个原始bit时钟周期内接收的扩频后的数据。但在有噪声的信道中传输数据时，frame_clk0存在毛刺现象严重，则不能精确的作为接收端译码模块的同步时钟，通过FPGA的可编程性把含毛刺的粗时钟信号frame_clk0多次移位相加处理后得到精确时钟信号frame_clk作为扩频接收端的同步时钟，可消除时钟不同步问题导致的译码错误现象。

Description

全数字扩频通信***中接收端的同步时钟提取方法
技术领域
本发明涉及全数字扩频领域，特别是涉及一种全数字扩频通信***中接收端的同步时钟提取方法。
背景技术
现代通信技术发展极为迅速，通信的保密性能和抗噪声性能越来越受到人们的重视。因此，频谱扩展技术得到了发展。在民用通信和军用通信中，扩频通信应用较多，也是目前第三代移动通信标准中的核心技术。FPGA有丰富的逻辑单元、较高的集成度和灵活的配置等优点，在算法实现以及产品的原型验证中得以广泛的应用。扩频通信***需要完成快速复杂的信号处理，具有高速处理能力的FPGA使得扩频通信的高度集成化成为可能。
通信质量的高低由整个通信***的工作质量决定，而同步又是进行信息传输的关键前提，所有的通信***都需要先解决同步问题才可以正确发送信息，扩频也是如此。一个稳定、可靠、准确的同步信号对整个扩频***是至关重要的。因此我们在扩频通信***的接收端必须解决时钟同步问题，这样才可以正确的接收到扩频信号。
解决同步问题，可以在发射机和接收机中采用精确的频率源。但即使去掉大部分相位的不确定性，也有很多不确定因素导致时钟无法同步。我们不能只靠提供频率源的稳定度来获取同步时钟，而需要采取进一步提高同步速率和精度的方法。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何在接收端准确的恢复出扩频信号的同步时钟。
（二）技术方案
为了解决上述技术问题，本发明提供一种全数字扩频通信***中接收端的同步时钟提取方法，包括以下步骤：
S1、发送端将原始数据经过N倍扩频后发送，N为正整数；
S2、接收端接收扩频后的数据，并将接收到的数据分别与PN码以及PN码的反码做自相关运算，判断自相关运算结果中的最大值是否大于预设门限，若是，则在该最大值处设置时钟信号frame_clk0=1；若否，则在该最大值处设置时钟信号frame_clk0=0，所述时钟信号frame_clk0的值在信道无噪声情况下可以作为接收端接收到一个完整扩频码时的结束标志，一个完整扩频码表示在一个原始数据的时钟周期内接收的扩频后的数据。但在存在噪声的情况下，我们对frame_clk0做如下处理：
优选地，在步骤S2之后还包括步骤：
S3、将时钟信号frame_clk0延迟原始数据的时钟周期的整数倍，得到多个时钟信号，将得到的时钟信号frame_clk0的值以及所述多个时钟信号的和值相加得到新的信号frame_clk_add，在每个扩频时钟周期内寻找信号frame_clk_add的最大值，在frame_clk_add的最大值处设置时钟信号frame_clk，作为所提取的同步时钟，其中，所述原始数据的时钟周期为所述扩频时钟周期的N倍。
优选地，步骤S1中所述扩频的实现方法为：发送端把原始数据中的每一个比特经过FPGA进行编码，变为序列长度为N的所述PN码或序列长度为N的所述PN码的反码，PN码或PN码的反码分别代表原始数据中的“0”比特和“1”比特。
优选地，步骤S2中，接收端利用FPGA接收数据。
优选地，时钟信号frame_clk为1表示接收端接收到一个完整扩频码，时钟信号frame_clk为0表示接收端还未接收到一个完整扩频码。
（三）有益效果
上述技术方案具有如下优点：本发明利用PN序列的自相关性，检测出每个扩频码的结束位置，可以在接收端准确的恢复出扩频信号的同步时钟。通过FPGA的可编程性来对提取的粗时钟信号进行多次移位，可以消除信号因在信道传输中受噪声干扰引起的时钟信号毛刺现象。经过Matlab仿真结果可知，所提取同步时钟可以作为接收端恢复出扩频信号的同步时钟。
附图说明
图1是本发明的方法流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，本发明提供一种全数字扩频通信***中接收端的同步时钟提取方法，包括以下步骤：
S1、发送端将原始数据经过15倍扩频后发送；所述扩频的实现方法为：发送端把原始数据中的每一个比特经过FPGA进行编码，变为序列长度为N的所述PN码或序列长度为N的所述PN码的反码，PN码或PN码的反码分别代表原始数据中的“0”比特和“1”比特，N可以灵活变动扩频倍数。
S2、接收端利用FPGA接收扩频后的数据，并将接收到的数据分别与PN码以及PN码的反码做自相关运算，根据自相关函数R(t)的特点，当t=0时，R(t)取最大值，即在完全接收到一个N bit的扩频码后，自相关运算会达到一个最大值。判断自相关运算结果中的最大值是否大于预设门限，若是，则在该最大值处设置时钟信号frame_clk0=1；若否，则在该最大值处设置时钟信号frame_clk0=0，所述时钟信号frame_clk0的值在没有噪声的情况下可以作为接收端接收到一个完整扩频码时的结束标志，一个完整扩频码表示一个原始数据的时钟周期内接收的扩频后的数据。frame_clk0可以作为一个粗时钟信号来标志一个完整扩频码的接收结束，时钟信号frame_clk0为1表示接收端接收到一个完整扩频码，时钟信号frame_clk0为0表示接收端还未接收到一个完整扩频码。但由于信道中噪声的存在会导致粗时钟信号frame_clk0存在毛刺现象严重，需找到一个更精确的时钟信号来作为扩频信号的译码时钟。因此，优选地，在步骤S2之后还包括步骤：
S3、将时钟信号frame_clk0延迟原始数据的时钟周期的整数倍，相当于延迟扩频周期的N倍，2N倍，……mN倍(m为正整数)，得到时钟信号frame_clk1，frame_clk2，…，frame_clkm，将得到的frame_clk0，frame_clk1，frame_clk2，…，frame_clkm这（m+1）个时钟信号的值相加得到新的信号frame_clk_add，在每个扩频时钟周期，它的值代表（m+1）个信号的代数和，在每个扩频时钟周期内寻找信号frame_clk_add的最大值，在frame_clk_add的最大值处设置时钟信号，作为所提取的同步时钟。根据自相关函数的性质和Matlab仿真实验得知，寻找的这个frame_clk_add的最大值处的时钟即为一个扩频后N bit码字结束位置。此时给出一个高电平，作为扩频后码字结束标志，记为信号frame_clk_org。并依照此信号frame_clk_org做同步时钟，得到一个新的时钟信号frame_clk，该时钟信号frame_clk是以frame_clk_org的高电平为起点，以N个扩频时钟周期为周期的精确同步时钟信号。以此同步时钟信号为时钟锁存数据能保证每个锁存的数据都为一个完整的扩频码，锁存后可以发送给译码模块进行译码得到原始数据。所述原始数据的时钟周期为扩频时钟周期的N倍，也就是说，在一个原始数据的时钟周期内需要把扩频后的N bit信息都发送出去。
由以上实施例可以看出，利用PN序列的自相关性，检测出每个扩频码的结束位置，可以在接收端准确的恢复出扩频信号的同步时钟。通过FPGA的可编程性来对提取的粗时钟信号进行多次移位，可以消除信号因在信道传输中受噪声干扰引起的时钟信号毛刺现象。经过Matlab仿真结果可知，所提取同步时钟可以作为接收端恢复出扩频信号的同步时钟。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (2)

1.一种全数字扩频通信***中接收端的同步时钟提取方法，其特征在于，包括以下步骤：
S1、发送端将原始数据经过N倍扩频后发送，所述扩频的实现方法为：发送端把原始数据中的每一个比特经过FPGA进行编码，变为序列长度为N的PN码或序列长度为N的所述PN码的反码，PN码或PN码的反码分别代表原始数据中的“0”比特和“1”比特，N为正整数；
S2、接收端接收扩频后的数据，并将接收到的数据分别与PN码或者PN码的反码做自相关运算，判断自相关运算结果中的最大值是否大于预设门限，若是，则在该最大值处设置时钟信号frame_clk0＝1；若否，则在该最大值处设置时钟信号frame_clk0＝0，所述时钟信号frame_clk0的值作为接收端接收到一个完整扩频码时的结束标志，所述时钟信号frame_clk0为1表示接收端接收到一个完整扩频码，时钟信号frame_clk0为0表示接收端还未接收到一个完整扩频码，一个完整扩频码表示一个原始数据的时钟周期内接收的扩频后的数据；
S3、将时钟信号frame_clk0延迟原始数据的时钟周期的整数倍，得到多个时钟信号，将时钟信号frame_clk0的值以及得到的所述多个时钟信号的值相加得到新的信号frame_clk_add，在每个扩频时钟周期内寻找信号frame_clk_add的最大值，在frame_clk_add的最大值处设置时钟信号frame_clk，作为所提取的同步时钟，其中，所述原始数据的时钟周期为所述扩频时钟周期的N倍，N为正整数。
2.如权利要求1所述的方法，其特征在于，步骤S2中，接收端利用FPGA接收数据。
CN201210265228.4A 2012-07-27 2012-07-27 全数字扩频通信***中接收端的同步时钟提取方法 Expired - Fee Related CN102801441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210265228.4A CN102801441B (zh) 2012-07-27 2012-07-27 全数字扩频通信***中接收端的同步时钟提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210265228.4A CN102801441B (zh) 2012-07-27 2012-07-27 全数字扩频通信***中接收端的同步时钟提取方法

Publications (2)

Publication Number Publication Date
CN102801441A CN102801441A (zh) 2012-11-28
CN102801441B true CN102801441B (zh) 2014-08-27

Family

ID=47200425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210265228.4A Expired - Fee Related CN102801441B (zh) 2012-07-27 2012-07-27 全数字扩频通信***中接收端的同步时钟提取方法

Country Status (1)

Country Link
CN (1) CN102801441B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112073152B (zh) * 2020-09-15 2022-06-24 四川九洲空管科技有限责任公司 一种提高chsi接收数据可靠性的fpga抗干扰处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165294A (ja) * 1998-11-27 2000-06-16 Anritsu Corp Ｃｄｍａ復調装置におけるｐｎ同期検出装置
CN1622482A (zh) * 2003-11-27 2005-06-01 中国电子科技集团公司第三十研究所 一种具有判决门限自适应估计功能的pn码捕获方法
CN1635710A (zh) * 2003-12-26 2005-07-06 普天信息技术研究院 一种扩频通信***连续传输下的捕获方法
CN101436877A (zh) * 2008-12-16 2009-05-20 重庆大学 一种抗多径干扰的pn码自适应门限捕获方法
CN101605118A (zh) * 2009-07-08 2009-12-16 西安电子科技大学 一种hf-vhf通信帧同步***及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130333B2 (en) * 2001-11-27 2006-10-31 L-3 Communications Corporation Method and device for frame sync detection using channel combining and correlation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165294A (ja) * 1998-11-27 2000-06-16 Anritsu Corp Ｃｄｍａ復調装置におけるｐｎ同期検出装置
CN1622482A (zh) * 2003-11-27 2005-06-01 中国电子科技集团公司第三十研究所 一种具有判决门限自适应估计功能的pn码捕获方法
CN1635710A (zh) * 2003-12-26 2005-07-06 普天信息技术研究院 一种扩频通信***连续传输下的捕获方法
CN101436877A (zh) * 2008-12-16 2009-05-20 重庆大学 一种抗多径干扰的pn码自适应门限捕获方法
CN101605118A (zh) * 2009-07-08 2009-12-16 西安电子科技大学 一种hf-vhf通信帧同步***及方法

Also Published As

Publication number Publication date
CN102801441A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
CN108667484B (zh) 非相干扩频数字收发信机瞬时测频与解调方法
CN108347397B (zh) 接收调制信号的接收器和对其进行同步的方法
JP5738406B2 (ja) フレーム開始デリミタを検出する方法及び装置
CN106301652B (zh) 一种基于连续相位调制信号相位变化特征的码元同步方法
CN109936520B (zh) 一种猝发通信中低复杂度的gmsk解调定时同步方法
CN113746587B (zh) 一种时间戳信息传输方法、装置、设备和存储介质
CN109286592A (zh) 一种不依赖导频的ccsk信号捕获方法
EP1928119A1 (en) Method of acquiring initial synchronization in impulse wireless communication and receiver
CN108494493B (zh) 一种单光子通信信号提取装置及方法
US20060159055A1 (en) Transmission systems
CN102801441B (zh) 全数字扩频通信***中接收端的同步时钟提取方法
CN101938347B (zh) 定时误差提取装置及方法
JP4315886B2 (ja) スペクトラム拡散信号の同期捕捉方法と回路
CN104954995A (zh) 一种dmr/pdt***中无同步字语音帧的同步方法
CN108616323B (zh) 基于动态多峰组合的ccsk信号改进方法
CN102932109B (zh) 电力线通信的定时同步和扩频因子检测***及其方法
CN101771527A (zh) 一种异步通信的时钟提取装置和方法
WO2011138023A3 (en) Method and system for accurate synchronization of frequency, phase and symbol timing
KR20160102480A (ko) 송신된 신호 및 주파수 오프셋을 판정하기 위한 다중 상관기 사용
EP3387540B1 (en) Serial data multiplexing
CN204244256U (zh) 一种多路e1解帧***
EP2938003A2 (en) Method and device for reducing error rate in cdma communication system
CN101820339B (zh) 多用户环境下时域ocdma***全光比特时钟提取方法
RU2232474C2 (ru) Способ и устройство синхронизации и устранения фазовой неоднозначности сигналов систем связи
EP1078473A1 (en) Multistage pn code acquisition circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140827

Termination date: 20200727

CF01 Termination of patent right due to non-payment of annual fee