CN102800622B - 介质层的形成方法 - Google Patents

介质层的形成方法 Download PDF

Info

Publication number
CN102800622B
CN102800622B CN201110139456.2A CN201110139456A CN102800622B CN 102800622 B CN102800622 B CN 102800622B CN 201110139456 A CN201110139456 A CN 201110139456A CN 102800622 B CN102800622 B CN 102800622B
Authority
CN
China
Prior art keywords
dielectric layer
layer
ultra
low
far infrared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110139456.2A
Other languages
English (en)
Other versions
CN102800622A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110139456.2A priority Critical patent/CN102800622B/zh
Publication of CN102800622A publication Critical patent/CN102800622A/zh
Application granted granted Critical
Publication of CN102800622B publication Critical patent/CN102800622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种介质层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；对所述介质层进行刻蚀或平坦化工艺，经过上述工艺所述介质层内吸收水份；用远红外线对介质层表面进行处理。本发明避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

Description

介质层的形成方法
技术领域
本发明涉及半导体制造工艺，特别是一种介质层的形成方法。
背景技术
目前在半导体制造的后段工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。
在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到深亚微米以下工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介质层(所述超低k为介电常数小于等于2.5)。在美国专利申请US11/556306中公开了一种采用超低k介电材料作为介质层的技术方案。
在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图1至图4所示，参考图1，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成超低k介质层20；在超低k介质层20上形成抗反射层(BARC)30，用于光刻工艺中防止光进行下一膜层而影响膜层的性质；在抗反射层30上涂覆光刻胶层40；经过曝光显影工艺，在光刻胶层40上定义出开口的图案。
如图2所示，以光刻胶层40为掩膜，沿开口的图案刻蚀超低k介质层20至露出半导体衬底10，形成沟槽50。
如图3所示，去除光刻胶层和抗反射层；用溅镀工艺在超低k介质层20上形成铜金属层60，且所述铜金属层60填充满沟槽内。
如图4所示，采用化学机械研磨法(CMP)平坦化金属层至露出超低k介质层20，形成金属布线层60a。
现有技术在超低k介质层中形成金属布线或导电插塞时，超低k介质层的介电常数k值会发生漂移，从而导致超低k介质层电容值发生变化(如超低k介质层的电容比低k介质层电容高出40％)，使半导体器件的稳定性和可靠性产生严重问题。
发明内容
本发明解决的问题是提供一种介质层的形成方法，防止在制作金属布线层或导电插塞时，超低k介质层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。
为解决上述问题，本发明实施例提供一种介质层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；对所述介质层进行刻蚀或平坦化工艺，经过上述工艺所述介质层内吸收水份；用远红外线对介质层表面进行处理。
可选的，所述远红外线发生装置为远红外激光器。
可选的，所述远红外的波长范围为3μm～10μm。
可选的，所述远红外处理介质层表面的温度为5℃～10℃，处理时间为80s～150s。
可选的，所述远红外激光器处理介质层采用的功率为50～500w，压力为0.3毫托。
可选的，所述介质层为超低k介质层，介电常数为2.2～2.59。
可选的，所述超低k介质层的材料为SiOCH。
可选的，形成介质层的方法为化学气相沉积法。
可选的，刻蚀介质层采用的是干法刻蚀工艺。
可选的，平坦化所述超低k介质层的方法为化学机械研磨法。
与现有技术相比，本发明技术方案具有以下优点：用远红外线对经过刻蚀和研磨后的介质层表面进行处理，远红外线能吸收刻蚀或研磨过程中进入介质层中的水份，避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
进一步，所述远红外的波长范围采用3μm～10μm，且远红外处理介质层表面的温度为5℃～10℃，在此条件下远红外线能更有效的吸收刻蚀或研磨过程中进入介质层中的水份，避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
附图说明
图1至图4为现有技术形成包含超低k介质层的金属布线的示意图；
图5为本发明形成介质层的具体实施方式流程示意图；
图6至图11为本发明形成包含超低k介质层的半导体器件的第一实施例示意图；
图12至图18为在本发明形成包含超低k介质层的半导体器件的第二实施例示意图。
具体实施方式
在深亚微米以下的工艺，在后段工艺中制作金属布线层或导电插时，采用超低k介电材料作为介质层过程中，发明人发现由于超低k介质层是多孔材料(图1至图4所示)，因此在刻蚀形成通孔或沟槽，以及平坦化介质层的过程中，介质层内的孔曝露，以致水份会进入超低k介质层中。由于水份的进入，导致超低k介质层的介电常数k值发生偏移(通常刻蚀工艺后k值会由2.59偏移至2.91；研磨工艺后k值会由2.59偏移至2.88)，进而会导致超低k介质层电容发生变化(比低k介质层电容高出40％)，从而导致超低k介质层的绝缘效果变差，后续形成的半导体器件的稳定性和可靠性问题。
发明人针对上述技术问题，经过对原因的分析，不断研究发现在对介质层刻蚀和研磨后用远红外技术对经过的介质层表面进行处理，远红外线能吸收刻蚀或研磨过程中进入介质层多孔中的水份，避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
图5为本发明形成介质层的具体实施方式流程示意图，如图5所示，执行步骤S11，提供半导体衬底；执行步骤S12，在所述半导体衬底上形成介质层；执行步骤S13，对所述介质层进行刻蚀或平坦化工艺，经过上述工艺所述介质层内吸收水份；执行步骤S14，用远红外线对介质层表面进行处理。
下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
图6至图11为本发明形成包含超低k介电层的半导体器件的第一实施例示意图(以形成金属布线层为例)。如图6所示，提供半导体衬底100，所述半导体衬底100上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构；在半导体衬底100上形成沉积介质层200。
本实施例中，所述介质层200为超低k介质层，介电常数为2.2～2.59，超低k介质层为多孔材料；所述超低k介质层的材料为SiOCH，所述SiOCH的原子间间隔较为稀疏；形成超低k介质层的方法为化学气相沉积法。
如图7所示，在所述介质层200表面形成抗反射层300，用以后续曝光工艺中保护下面的膜层，避免下面膜层受到光的影响而改变性质；在抗反射层300上旋涂光刻胶层400；接着，对光刻胶层400进行曝光及显影处理，形成开口图形。
如图8所示，以光刻胶层400为掩膜，沿开口图形用干法刻蚀法刻蚀抗反射层300及介质层200至露出半导体衬底100，形成沟槽500，所述沟槽用以后续填充形成金属布线层。
如图9所示，首先，用灰化法去除光刻胶层，然后用湿法蚀刻去除残留的光刻胶层和抗反射层。
继续参考图9，接着，用远红外线600对介质层200表面进行处理，吸收介质层200内的水份。
本实施例中，所述远红外线600是通过远红外激光器发射的；所述远红外线的波长范围为3μm～10μm。在用远红外激光器发射的远红外线600处理介质层200表面时采用温度为5℃～10℃，处理时间为80s～150s，远红外激光器的功率为50～500w，压力为0.3毫托(1托＝133.32帕斯卡)。
在本实施例中，由于在刻蚀介质层200形成沟槽500过程中，介质层200中的多孔被曝露，吸收了刻蚀过程中带入的水份，由于水份的进入，导致介质层200的介电常数k值发生偏移，进而会导致介质层200电容发生变化，使介质层200的性能不符合要求。远红外线600能很好地吸收水份，因此避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
如图10所示，在所述介质层200上用溅射法形成金属层，且将所述金属层填充满沟槽；然后用化学机械抛光法(CMP)平坦化金属层至露出介质层200，形成金属布线层700。
本实施例中，所述金属布线层700的材料如为铜时，在形成金属布线层700之前，在沟槽底部还应用物理气相沉积法形成一层铜籽晶层，使金属布线层700围绕其生长。
如图11所示，用远红外线800对介质层200表面进行处理，吸收介质层200内的水份。
本实施例中，所述远红外线800是通过远红外激光器发射的；所述远红外线的波长范围为3μm～10μm。在用远红外激光器发射的远红外线800处理介质层200表面时采用温度为5℃～10℃，处理时间为80s～150s，远红外激光器的功率为50～500w，压力为0.3毫托(1托＝133.32帕斯卡)。
在本实施例中，由于用化学机械抛光法(CMP)平坦化金属层至露出介质层200过程中，CMP工艺对介质层200也会产生作用，而使介质层200中的多孔被曝露，吸收了刻蚀过程中带入的水份，由于水份的进入，导致介质层200的介电常数k值发生偏移，进而会导致介质层200电容发生变化，使介质层200的性能不符合要求。远红外线800能很好地吸收水份，因此避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
第二实施例
图12至图18为在本发明形成包含超低k介电层的半导体器件第二实施例示意图(以形成双镶嵌结构的导电插塞为例)。如图12所示，提供半导体衬底1000，所述半导体衬底1000上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构；在半导体衬底1000上形成沉积介质层2000。
本实施例中，所述介质层2000为超低k介质层，介电常数为2.2～2.59，超低k介质层为多孔材料；所述超低k介质层的材料为SiOCH，所述SiOCH的原子间间隔较为稀疏；形成超低k介质层的方法为化学气相沉积法。
如图13所示，在所述介质层2000表面形成第一抗反射层3000，用以后续曝光工艺中保护下面的膜层，避免下面膜层受到光的影响而改变性质；在第一抗反射层3000上旋涂第一光刻胶层4000；接着，对第一光刻胶层4000进行曝光及显影处理，形成通孔图形。
如图14所示，以第一光刻胶层4000为掩膜，沿通孔图形用干法刻蚀法刻蚀第一抗反射层3000及介质层2000至露出半导体衬底1000，形成通孔5000。
如图15所示，去除第一光刻胶层4000和第一抗反射层3000；在所述介质层2000和半导体衬底1000上形成第二抗反射层6000；在第二抗反射层6000上旋涂第二光刻胶层7000，对第二光刻胶层7000进行图形化，定义出沟槽图形；然后，以第二光刻胶层7000为掩膜，沿沟槽图形用干法刻蚀法刻蚀介质层2000，形成沟槽8000，所述沟槽8000与通孔5000连通，构成双镶嵌结构。
如图16所示，去除第二光刻胶层和第二抗反射层；用远红外线9000对介质层2000表面进行处理，吸收介质层2000内的水份。
本实施例中，所述远红外线9000是通过远红外激光器发射的；所述远红外线的波长范围为3μm～10μm。在用远红外激光器发射的远红外线9000处理介质层2000表面时采用温度为5℃～10℃，处理时间为80s～150s，远红外激光器的功率为50～500w，压力为0.3毫托(1托＝133.32帕斯卡)。
在本实施例中，由于在刻蚀介质层2000形成双镶嵌结构过程中，介质层2000中的多孔被曝露，吸收了刻蚀过程中带入的水份，由于水份的进入，导致介质层2000的介电常数k值发生偏移，进而会导致介质层2000电容发生变化，使介质层2000的性能不符合要求。远红外线9000能很好地吸收水份，因此避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
如图17所示，用化学气相沉积法在所述介质层2000上形成金属层，且所述金属层填充满双镶嵌结构；然后用化学机械抛光金属层至露出介质层2000，形成导电插塞9100。
本实施例中，所述金属层的材料为铝或铜或钨。在填充金属层之前，在通孔与沟槽的侧壁及底部形成扩散阻挡层，防止双镶嵌结构中的金属扩散至介质层2000中。
如图18所示，用远红外线9500对介质层2000表面进行处理，吸收介质层2000内的水份。
本实施例中，所述远红外线9500是通过远红外激光器发射的；所述远红外线9500的波长范围为3μm～10μm。在用远红外激光器发射的远红外线9500处理介质层2000表面时采用温度为5℃～10℃，处理时间为80s～150s，远红外激光器的功率为50～500w，压力为0.3毫托(1托＝133.32帕斯卡)。
在本实施例中，由于用化学机械抛光法(CMP)平坦化金属层至露出介质层20000过程中，CMP工艺对介质层2000也会产生作用，而使介质层2000中的多孔被曝露，吸收了刻蚀过程中带入的水份，由于水份的进入，导致介质层2000的介电常数k值发生偏移，进而会导致介质层2000电容发生变化，使介质层2000的性能不符合要求。远红外线9500能很好地吸收水份，因此避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种介质层的形成方法，其特征在于，包括步骤：
提供半导体衬底；
在所述半导体衬底上形成介质层；
对所述介质层进行刻蚀或平坦化工艺，经过上述工艺所述介质层内吸收水份；
用远红外线对介质层表面进行处理，所述远红外的波长范围为3μm～10μm，采用的功率为50～500w，压力为0.3毫托，所述远红外处理介质层表面的温度为5℃～10℃，处理时间为80s～150s。
2.根据权利要求1所述的形成方法，其特征在于：所述远红外线发生装置为远红外激光器。
3.根据权利要求1所述的形成方法，其特征在于：所述介质层为超低k介质层，介电常数为2.2～2.59。
4.根据权利要求3所述的形成方法，其特征在于：所述超低k介质层的材料为SiOCH。
5.根据权利要求1所述的形成方法，其特征在于：形成介质层的方法为化学气相沉积法。
6.根据权利要求1所述的形成方法，其特征在于：刻蚀介质层采用的是干法刻蚀工艺。
7.根据权利要求3所述的形成方法，其特征在于：平坦化所述超低k介质层的方法为化学机械研磨法。
CN201110139456.2A 2011-05-26 2011-05-26 介质层的形成方法 Active CN102800622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110139456.2A CN102800622B (zh) 2011-05-26 2011-05-26 介质层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110139456.2A CN102800622B (zh) 2011-05-26 2011-05-26 介质层的形成方法

Publications (2)

Publication Number Publication Date
CN102800622A CN102800622A (zh) 2012-11-28
CN102800622B true CN102800622B (zh) 2015-01-21

Family

ID=47199690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110139456.2A Active CN102800622B (zh) 2011-05-26 2011-05-26 介质层的形成方法

Country Status (1)

Country Link
CN (1) CN102800622B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183541B (zh) * 2013-05-22 2017-03-01 中芯国际集成电路制造(上海)有限公司 修复介质k值的方法
CN104752317B (zh) * 2013-12-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395288A (zh) * 2001-07-03 2003-02-05 联华电子股份有限公司 在去光阻制程中避免低介电常数介电层劣化的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187897B2 (en) * 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
US20100068897A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric treatment platform for dielectric film deposition and curing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395288A (zh) * 2001-07-03 2003-02-05 联华电子股份有限公司 在去光阻制程中避免低介电常数介电层劣化的方法

Also Published As

Publication number Publication date
CN102800622A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
US8900989B2 (en) Method of fabricating an air gap using a damascene process and structure of same
TWI423330B (zh) 損壞之多重堆疊雙層膜的選擇性移除方法
KR100506816B1 (ko) 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
CN105789111A (zh) 半导体结构的形成方法
US20080314520A1 (en) Method and apparatus for manufacturing semiconductor device, and storage medium
CN102800622B (zh) 介质层的形成方法
KR20160116663A (ko) 반도체 소자의 제조방법
US9640425B2 (en) System for making and cleaning semiconductor device
CN103066014A (zh) 一种铜/空气隙的制备方法
CN102903620B (zh) 介质层的形成方法
CN105720001A (zh) 半导体结构的形成方法
CN103107125B (zh) 半导体器件及其形成方法
CN104112702B (zh) 在半导体制造中降低超低k介电层损伤的方法
CN103165576B (zh) 半导体器件及其制造方法
JP2000332008A (ja) 半導体装置及びその製造方法
US10636670B2 (en) Method of planarizing semiconductor device
CN102479748B (zh) 一种半导体器件的形成方法
US20140091477A1 (en) System and method for chemical-mechanical planarization of a metal layer
CN105336676B (zh) 接触插塞的形成方法
CN102891080B (zh) 介质层的形成方法
CN104979272B (zh) 互连结构及其形成方法
CN103779267A (zh) 一种半导体结构的形成方法
KR100753534B1 (ko) 반도체 장치의 제조 방법
CN104900580A (zh) 半导体器件的形成方法
KR100759258B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant