CN102800579B - 片状凹形沟道栅电极及其形成方法 - Google Patents

片状凹形沟道栅电极及其形成方法 Download PDF

Info

Publication number
CN102800579B
CN102800579B CN201210158823.8A CN201210158823A CN102800579B CN 102800579 B CN102800579 B CN 102800579B CN 201210158823 A CN201210158823 A CN 201210158823A CN 102800579 B CN102800579 B CN 102800579B
Authority
CN
China
Prior art keywords
conductive layer
ditches
irrigation canals
recess channel
channel gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210158823.8A
Other languages
English (en)
Other versions
CN102800579A (zh
Inventor
吴铁将
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102800579A publication Critical patent/CN102800579A/zh
Application granted granted Critical
Publication of CN102800579B publication Critical patent/CN102800579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种片状凹形沟道栅电极，包括基材、栅极介电层、第一导电层与第二导电层。基材具有第一沟渠，栅极介电层位于第一沟渠的表面，而第一导电层嵌入第一沟渠中。第二导电层位于第一导电层上，并与第一导电层在主表面上对齐，其中第二导电层底部表面积实质上小于第二导电层的顶部表面积。本发明还提供了一个形成片状凹形沟道栅电极的方法。

Description

片状凹形沟道栅电极及其形成方法
技术领域
本发明有关一种片状凹形沟道栅电极及其形成方法。特别是关于具有斜边(tapered)的栅极导体的片状凹形沟道栅电极，及其形成方法。
背景技术
随着元件特征尺寸的持续缩小，导因于栅极沟道长度缩小所造成的短沟道效应(shortchanneleffect,SCE)已经阻碍了集成电路芯片的性能。为了解决这个问题，业界已经进行了许多努力，例如，减少栅极氧化层介质的厚度，或是增加源/漏极的掺杂浓度。然而，这些方法亦会产生影响数据传输速度与元件可靠性的副作用，因此并不切实际。
业界一种新开发的凹入式栅极金氧半导体(MOS)晶体管则成为目前最有前途的一种技术。在动态随机存取存储器(DRAM)中，凹入式栅极技术可以用于提高内存芯片的完整性。在通常的情况下，凹入式栅极金氧半导体晶体管具有形成位在经由刻蚀基材所得凹槽的侧壁和底部上面的栅极绝缘层，而不同于平面式栅极晶体管，其具有形成在基材平面上的栅电极。
然而，在建构凹入式栅极晶体管的过程中会遇到某些问题。例如，为了形成凹入式栅极晶体管，会先进行第一次光刻和蚀刻工艺，在半导体基材中刻蚀出栅极沟渠。以栅极材料层填入栅极沟渠后，又会再进行第二次光刻和刻蚀工艺来定义位于凹入式栅极上的栅极导体。如此，凹入式栅极金氧半导体晶体管的凹入式栅极和栅极导体之间容易发生对准误差，从而影响设备的产量。
发明内容
因此，本发明提供了一个片状凹形沟道栅电极及其形成方法，其中的凹入式栅极可以精确地与栅极导体对齐。
根据本发明，提供形成片状凹形沟道栅电极的方法，首先，提供具有阵列区域和周边区域的基材。在阵列区域中形成第一沟渠。然后，在基材上形成栅极介电层和第一导电层，栅极介电层至少填入第一沟渠中，第一导电层填满并完全覆盖第一沟渠。接下来，在第一沟渠上的第一导电层中形成第二沟渠，其中第二沟渠与第一沟渠对齐。随后，在第二沟渠的侧壁上形成间隙壁，所述间隙壁包括向内的一曲面，从而形成一个从底部向顶部缩小的倾斜结构。再来，在第二沟渠中形成第二导电层，所述第二导电层面对所述曲面。
根据本发明，其进一步提供了片状凹形沟道栅电极，包括基材、栅极介电层、第一导电层与第二导电层。基材具有第一沟渠。栅极介电层位于第一沟渠的表面，而第一导电层仅位在第一沟渠内并完全填满第一沟渠中。一间隙壁，位于所述第二导电层侧壁表面，所述间隙壁包括向内的一曲面，而具有一个从底部向顶部缩小的倾斜结构。第二导电层位于第一导电层上，并与第一导电层在主表面上对齐，其中第二导电层底部表面积实质上小于第二导电层的顶部表面积，所述第二导电层面对所述曲面。
本发明提出的第二导电层(栅极导体)和间隙壁，两者都包括倾斜的(tapered)结构，可以用来改善传统凹入式栅极中凹入式栅极(第一导电层)和栅极导体(第二导电层)之间严重对准误差的问题。
附图说明
图1至图9绘示出形成本发明片状凹形沟道栅电极的方法的示意图。
其中，附图标记说明如下：
300基材317弯曲表面
301主要表面318阻障层
302浅沟渠隔离结构320金属层
304阵列区域321顶面
306周边区域322第二导电层
308第一沟渠323底面
310栅极绝缘层324栅极顶氧化层
312第一导电层326掩膜层
313顶表面区域330片状凹形沟道栅电极
314第二沟渠332周边栅极
316间隙壁
具体实施方式
请参考图1至图9，其绘示出本发明形成片状凹形沟道栅电极方法的示意图。正如图1所示，提供基材300。基材300可以是一个硅基材，硅外延基材或硅覆绝缘体基材(SOI)。在一个实施例中，基材300具有一个主要表面301，其上界定有阵列区域304和周边区域306。在随后的步骤中，片状凹形沟道栅电极将形成在阵列区域304中，而周边栅极则形成在周边区域306中。
如图2所示，多个浅沟渠隔离结构(STI)302形成在基材300的阵列区域304中。下一步，至少第一沟渠308形成在基材300的阵列区域304中。例如，将光刻胶层(图未示)形成在基材300上，并进行光刻工艺，而在光刻胶层(图未示)中形成了相应的开口(图未示)。然后使用具有相应开口的光刻胶层(图未示)作为掩膜来进行刻蚀工艺，在阵列区域304中形成第一沟渠308。同时，在周边区域306中，基材300则被光刻胶层(图未示)所覆盖和掩蔽，所以在周边区域306中并没有形成相应的结构。
如图3所示，将栅极介电层310形成在基材300上，而至少覆盖第一沟渠310的表面。在一个实施例中，栅极介电层310可以经由沉积工艺所形成，例如化学气相沉积法(CVD)、物理气相沉积(PVD)、或如原位水气生成法(ISSG)的氧化过程。接下来，将第一导电层312形成在栅极介电层310上，又完全填入了第一沟渠308中。在一个优选实施例中，第一导电层312包括多晶硅。
如图4所示，至少一个第二沟渠314形成在阵列区域304的第一导电层312中。每个第二沟渠314都对齐第一沟渠308而暴露出在第一沟渠308中第一导电层312的顶表面区域313。在一优选实施例中，第二沟渠314的底部表面是等于或略大于在第一沟渠308中第一导电层312的顶表面区域313。同样地，在形成第二沟渠314时，在周边区域306中的基材300会被掩蔽，所以在周边区域306的第一导电层312中并没有形成相应的结构。
下一步，如图5所示，有着弯曲表面317的间隙壁316形成在第二沟渠314的侧壁上。例如，氮化硅层(图未示)沉积在基材300上。进行一刻蚀工艺，以各向异性的干刻蚀法为优选，来形成间隙壁316。值得注意的是，间隙壁316上的弯曲表面317向内面对第二沟渠314的中心，从而形成从底部向顶部缩小的一个倾斜结构。正如图5所示，第一导电层312的顶表面区域313的一部分被间隙壁316所覆盖，而顶表面区域313的另一部分(中央部分)则是暴露出来。
如图6所示，形成第二导电层322填入第二沟渠314中。在一个实施例中，第二导电层322包括阻障层318和金属层320。阻障层318是共形地顺应形成在间隙壁316的曲面317上，并直接接触第一导电层312的顶表面区域313。阻障层318可以是氮化钛(TiN)层，氮化钽(TaN)层或者其组合。接下来，金属层320形成在基材300上，而完全填满第二沟渠314。金属层320是一种低电阻层，其中可包括，例如，金、银、铜、铝、钨、钼、钛、钽、或其氮化物，或其氧化物，或其合金。在一优选实施例中，金属层320包括提供良好导电性的钨。如图7所示，进行回蚀工艺来移除第二沟渠314以外的第二导电层322。在一优选实施例中，第二沟渠314中的第二导电层322顶部会被进一步移除。接下来，栅极顶氧化层324，如SiO2层，形成在基材300上而填入第二沟渠314中。然后掩膜层326，如氮化硅层，形成在栅极顶氧化层324上。在周边区域306中，因为那里是没有形成在基材300中的第一沟渠308和第二沟渠314，所以掩膜层326、栅极顶氧化层324、金属层320、阻障层318、第二导电层312与栅极介电层310现在依序位在基材300上，并准备在随后的步骤中成为周边栅极。
如图8所示，掩膜层326、栅极顶氧化层324、金属层320与阻障层318被图案化。在周边区域306中，根据周边栅极的布局图案来图案化这些层结构。在阵列区域304中，除了在第二沟渠314内的部分以外，这些层都被移除掉。也就是说，第二沟渠314中填满了第二导电材料322和栅极顶氧化层324。栅极顶氧化层324成为位于第二导电层322上的帽盖层。
下一步，如图9所示，进行刻蚀工艺移除在基材300上的第一导电层312。在阵列区域304中，第一沟渠308以外的第一导电层312被移除了。同时，在周边区域的306中，第一导电层312的一部分则是使用掩膜层326来加以移除。片状凹形沟道栅电极330现在形成在阵列区域304中，而周边栅极332现在形成在周边区域306中。正如图9所示，在阵列区域304中，在第一沟渠308中的第一导电层312现在成为片状凹形沟道栅电极330的凹入式栅极，第二导电层322成为片状凹形沟道栅电极330的栅极导体(RC)。在周边区域306中，第一导电层312和第二导电层322共同形成了一个周边栅极332。相关的半导体步骤，如掺杂步骤形成的源/漏区，可后续进行。这些工艺是众所周知的，故不加以详细描述。
如图9所示，在阵列区域304中的片状凹形沟道栅电极330包括基材300，栅极绝缘层310，第一导电层312，第二导电层322和间隙壁316。第一沟渠308(未示于图9中)位在基材300中。栅极介电层310位在第一沟渠308的表面上，而第一导电层312嵌在第一沟渠308中。第二导电层324位在基材300的主要表面301上，并与第一导电层312对齐。间隙壁316位在第二导电层322的侧壁表面上，并包括第二导电层322，形成了一个“内部间隙壁结构”。内部间隙壁316包括向内面对第二导电层322的曲面317，从而形成一个从底部向顶部缩小的倾斜结构。第二导电层322有一个相对间隙壁316的对应倾斜结构，也就是说，第二导电层322是从顶面321向底部缩小。第二导电层322的底面323的面积小于第二导电层322的顶面321的面积。
由于第二导电层322相应地形成在间隙壁316的曲面317上，第二导电层322可以精确地通过控制间隙壁316的厚度，例如通过调整沉积步骤及/或形成间隙壁316刻蚀步骤的参数，而调整与第一导电层312对齐。正如图9所示，因为第二导电层322的底面面积323比第一导电层312的顶面面积313来的小，间隙壁316可以确保第二导电层322直接接触第一导电层312，使得第一导电层312与第二导电层322之间的对齐较为容易。再者，由于第二导电层322的底面323表面积较小并远离角落A，其在基材300中有较高的电场，本发明的片状凹形沟道栅电极330可以减低角落A的较高电场经常产生的栅致漏极泄漏电流(GIDL)。还有，第二导电层322最好是金属制成的，所以即使在第二导电层322的底面323面积比较小，导电性不会受到严重影响。
综上所述，本发明提供了一种片状凹形沟道栅电极及其形成方法。本发明提出了第二导电层(栅极导体)和间隙壁，两者都包含倾斜结构，来改善传统凹入式栅极中凹入式栅极(第一导电层)和栅极导体(第二导电层)之间严重的对准误差的问题。再者，当在阵列区域中形成片状凹形沟道栅电极时，还可以同时在周边区域中形成周边栅极，从而简化了制备方法。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种形成片状凹形沟道栅电极的方法，其特征在于，包含：
提供具有一阵列区域和一周边区域的基材；
在所述阵列区域中形成一第一沟渠；
在所述基材上形成一栅极介电层和一第一导电层，所述栅极介电层至少填入所述第一沟渠中，所述第一导电层填满并完全覆盖该第一沟渠；
在所述第一沟渠上的所述第一导电层中形成一第二沟渠，其中所述第二沟渠与所述第一沟渠对齐；
在所述第二沟渠的一侧壁上形成一间隙壁，所述间隙壁包括向内的一曲面，从而形成一个从底部向顶部缩小的倾斜结构；以及
在所述第二沟渠中形成一第二导电层，所述第二导电层面对所述曲面。
2.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，在形成所述第二导电层后，所述第二导电层底部表面积实质上小于所述第二导电层的顶部表面积。
3.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，在形成所述第二导电层后，所述第二导电层底部表面积实质上小于所述第一导电层的顶部表面积。
4.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，形成所述间隙壁的步骤包括一干式刻蚀步骤。
5.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，进一步包括：
移除所述第二沟渠中所述第二导电层的一顶部；以及
形成一帽盖层，以至少填入所述第二沟渠中。
6.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，进一步包括移除在所述阵列区域中所述第一沟渠外的所述第一导电层。
7.根据权利要求6所述的形成片状凹形沟道栅电极的方法，其特征在于，在移除所述阵列区域中的所述第一导电层时，同时图案化在所述周边区域的所述第一导电层。
8.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，形成所述第一沟渠和所述第二沟渠时，所述周边区域被掩蔽。
9.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，所述第一导电层包括多晶硅。
10.根据权利要求1所述的形成片状凹形沟道栅电极的方法，其特征在于，形成所述第二导电层的步骤包括：
顺应地在所述第二沟渠中形成一阻障层；以及
形成位于所述阻障层上的一金属层，以至少填入所述第二沟渠中。
11.根据权利要求10所述的形成片状凹形沟道栅电极的方法，其特征在于，所述阻障层包括氮化钛或氮化钽。
12.根据权利要求10所述的形成片状凹形沟道栅电极的方法，其特征在于，所述金属层包括钨。
13.一种片状凹形沟道栅电极，其特征在于，包括：
具有一个主要表面的基材，其具有一第一沟渠；
栅极介电层，位于所述第一沟渠的一表面；
第一导电层，仅位在所述第一沟渠内并完全填满所述第一沟渠中；
一间隙壁，位于第二导电层侧壁表面，所述间隙壁包括向内的一曲面，而具有一个从底部向顶部缩小的倾斜结构；以及
第二导电层，位于所述第一导电层上，并与所述第一导电层对齐，其中所述第二导电层底部表面积实质上小于所述第二导电层的顶部表面积，所述第二导电层面对所述曲面。
14.根据权利要求13所述的片状凹形沟道栅电极，其特征在于，所述第二导电层底部表面积实质上小于所述第一导电层的顶面表面积。
15.根据权利要求13所述的片状凹形沟道栅电极，其特征在于，进一步包括位于所述第二导电层上的一帽盖层。
16.根据权利要求13所述的片状凹形沟道栅电极，其特征在于，所述第一导电层包括多晶硅。
17.根据权利要求13所述的片状凹形沟道栅电极，其特征在于，所述第二导电层包括一阻障层和一金属层。
18.根据权利要求17所述的片状凹形沟道栅电极，其特征在于，所述阻障层具有一个U形结构。
19.根据权利要求17所述的片状凹形沟道栅电极，其特征在于，所述阻障层包括氮化钛或氮化钽，而金属层包括钨。
CN201210158823.8A 2011-05-27 2012-05-21 片状凹形沟道栅电极及其形成方法 Active CN102800579B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/117,162 US8530306B2 (en) 2011-05-27 2011-05-27 Method of forming a slit recess channel gate
US13/117162 2011-05-27
US13/117,162 2011-05-27

Publications (2)

Publication Number Publication Date
CN102800579A CN102800579A (zh) 2012-11-28
CN102800579B true CN102800579B (zh) 2016-01-06

Family

ID=47199650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210158823.8A Active CN102800579B (zh) 2011-05-27 2012-05-21 片状凹形沟道栅电极及其形成方法

Country Status (3)

Country Link
US (2) US8530306B2 (zh)
CN (1) CN102800579B (zh)
TW (1) TWI466295B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530306B2 (en) * 2011-05-27 2013-09-10 Nanya Technology Corp. Method of forming a slit recess channel gate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577802A (zh) * 2003-07-14 2005-02-09 三星电子株式会社 具有凹入的栅极电极的半导体器件的集成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255689B1 (en) * 1999-12-20 2001-07-03 United Microelectronics Corp. Flash memory structure and method of manufacture
US6504210B1 (en) * 2000-06-23 2003-01-07 International Business Machines Corporation Fully encapsulated damascene gates for Gigabit DRAMs
US6358800B1 (en) * 2000-09-18 2002-03-19 Vanguard International Semiconductor Corporation Method of forming a MOSFET with a recessed-gate having a channel length beyond photolithography limit
US7479684B2 (en) * 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
TWI320207B (en) * 2006-05-05 2010-02-01 Method of fabricating metal oxide semiconductor
JP2008004738A (ja) * 2006-06-22 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
TWI331394B (en) * 2007-04-27 2010-10-01 Nanya Technology Corp Memory structure and fabricating method thereof
TWI340431B (en) * 2007-06-11 2011-04-11 Nanya Technology Corp Memory structure and method of making the same
US7777266B2 (en) * 2007-11-29 2010-08-17 Qimonda Ag Conductive line comprising a capping layer
KR101374323B1 (ko) * 2008-01-07 2014-03-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US8859367B2 (en) * 2010-07-09 2014-10-14 Micron Technology, Inc. Gate constructions of recessed access devices and methods of forming gate constructions of recessed access devices
US8530306B2 (en) * 2011-05-27 2013-09-10 Nanya Technology Corp. Method of forming a slit recess channel gate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577802A (zh) * 2003-07-14 2005-02-09 三星电子株式会社 具有凹入的栅极电极的半导体器件的集成方法

Also Published As

Publication number Publication date
US20120299185A1 (en) 2012-11-29
US8530306B2 (en) 2013-09-10
US20130307067A1 (en) 2013-11-21
TWI466295B (zh) 2014-12-21
US8698235B2 (en) 2014-04-15
CN102800579A (zh) 2012-11-28
TW201251025A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
US7459358B2 (en) Method for fabricating a semiconductor device
US10497704B2 (en) Buried word line structure and method of making the same
CN108257919B (zh) 随机动态处理存储器元件的形成方法
KR101139987B1 (ko) 반도체 소자 및 그 제조 방법
KR20120050310A (ko) 반도체 소자 및 그 제조 방법
KR101935007B1 (ko) 반도체 소자 및 그 제조 방법
CN112349720B (zh) 半导体存储装置
US7514330B2 (en) Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
JP4972918B2 (ja) 半導体装置及びその製造方法
KR100609193B1 (ko) 반도체장치 및 그 제조방법
KR100702302B1 (ko) 반도체 소자의 제조 방법
US20110263089A1 (en) Method for fabricating semiconductor device
US8658491B2 (en) Manufacturing method of transistor structure having a recessed channel
KR101150601B1 (ko) 반도체 소자 및 그 제조 방법
US20070224756A1 (en) Method for fabricating recessed gate mos transistor device
CN102800579B (zh) 片状凹形沟道栅电极及其形成方法
CN213093202U (zh) 半导体存储装置
US20140021537A1 (en) Semiconductor device and method for manufacturing the same
US7563673B2 (en) Method of forming gate structure of semiconductor device
US7732849B2 (en) Dynamic random access memory
KR20120067128A (ko) 반도체 소자의 제조 방법
KR101043409B1 (ko) 반도체 장치의 제조 방법
CN116133380A (zh) 半导体结构及其形成方法
KR20120042575A (ko) 반도체 소자의 제조 방법
JP4031777B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant