CN102800576B - 图形化膜层的方法、形成栅极、mos晶体管的方法 - Google Patents
图形化膜层的方法、形成栅极、mos晶体管的方法 Download PDFInfo
- Publication number
- CN102800576B CN102800576B CN201110139487.8A CN201110139487A CN102800576B CN 102800576 B CN102800576 B CN 102800576B CN 201110139487 A CN201110139487 A CN 201110139487A CN 102800576 B CN102800576 B CN 102800576B
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- rete
- grid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种图形化膜层的方法、形成栅极、MOS晶体管的方法,所述图形化膜层的方法包括:提供基底;在所述基底上形成图形化的牺牲层;在所述基底上形成需要图形化的膜层,所述膜层的上表面与所述图形化的牺牲层的上表面相平;在所述膜层上形成图形层,所述图形层和图形化的牺牲层共同定义出膜层图形化的图形;以所述图形层为掩膜刻蚀所述膜层,形成图形化的膜层;去除所述图形层、图形化的牺牲层。本技术方案以图形层为掩膜刻蚀膜层时即完成了对膜层的图形化,节省了刻蚀膜层的步骤。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及图形化膜层的方法、形成栅极的方法。
背景技术
传统工艺中形成栅极的方法为:提供基底,所述基底顶层为栅介质层;在所述栅介质层上形成多晶硅层;在所述多晶硅层上形成光刻胶层,并对光刻胶层进行曝光、显影形成图形化的光刻胶层;以图形化的光刻胶层为掩膜刻蚀所述多晶硅层形成栅极。
然而,随着半导体器件关键尺寸的越来越小,在半导体工艺的工艺结点(二分之一孔距)小于32nm时,在193nm(纳米)水沉浸式光刻条件下利用一个掩膜版作为掩膜形成图形化工艺遇到了物理限制,相邻的图形孔距过小,由于光学邻近效应,会出现相邻图形粘连的现象。因此,半导体器件关键尺寸的越来越小,在半导体工艺的工艺结点(二分之一孔距)小于32nm时,利用传统的图形化多晶硅层的工艺形成栅极会出现相邻图形粘连的现象。
为了解决以上的技术问题,现有技术中提出了双重图形化的技术,将需要转移到光刻胶层上的图形分成第一图形和第二图形,也就是将图形化的光刻胶层分成第一图形化的光刻胶层和第二图形化的光刻胶层,分两次对多晶硅层进行图形化。具体为:提供基底,所述基底顶层为栅介质层;在所述栅介质层上形成多晶硅层;在所述多晶硅层上形成第一图形化的光刻胶层;以图形化的第一光刻胶层为掩膜刻蚀所述多晶硅层;之后,在刻蚀后的多晶硅层上形成第二图形化的光刻胶层,以第二图形化的光刻胶层为掩膜继续刻蚀所述多晶硅层,形成栅极。
现有技术中也公开了许多图形化的方法,例如2008年5月30日申请的申请号为200810113985.3的中国专利申请中公开的图形化基底的方法。
发明内容
本发明要解决的问题是现有技术的双重图形化的方法步骤复杂。
为解决上述问题,本发明提供一种图形化膜层的方法,包括:
提供基底;
在所述基底上形成图形化的牺牲层;
在所述基底上形成膜层,所述膜层的上表面与所述图形化的牺牲层的上表面相平;
在所述膜层上形成图形层,所述图形层和图形化的牺牲层共同定义出膜层图形化的图形;
以所述图形层为掩膜刻蚀所述膜层,形成图形化的膜层;
去除所述图形层、图形化的牺牲层。
可选的,所述膜层为多晶硅层;
所述基底的顶层为栅介质层,所述多晶硅层、图形化的牺牲层形成在所述基底的栅介质层上;
所述图形化的膜层为栅极。
可选的,所述膜层为硬掩膜层;
所述基底的顶层依次为栅介质层和伪栅层,所述伪栅层形成在所述栅介质层上,所述硬掩膜层形成在所述伪栅层上。
可选的,所述伪栅层的材料为多晶硅。
可选的,所述牺牲层的材料为氮化硅、金属、无定型碳、掺碳硅、或者聚合物。
可选的,在所述基底上形成图形化的牺牲层包括:
在所述基底上形成牺牲层;
在所述牺牲层上形成光刻胶层;
利用光刻或者压印所述光刻胶层形成图形化的光刻胶层,之后以图形化的光刻胶层为掩膜刻蚀牺牲层,形成图形化的牺牲层;
去除图形化的光刻胶层。
可选的,利用湿法刻蚀去除所述图形化的牺牲层。
可选的,所述图形层为图形化的光刻胶层;
在所述膜层上形成图形层包括:在所述膜层上形成光刻胶层,利用曝光、显影工艺图形化所述光刻胶层形成图形化的光刻胶层。
可选的,利用灰化去除所述图形层。
可选的,所述形成膜层的方法包括:
利用气相沉积形成膜层,覆盖所述基底和所述图形化的牺牲层;
对所述膜层进行平坦化至暴露出所述图形化的牺牲层的上表面,使膜层的上表面与图形化的牺牲层的上表面相平。
可选的,所述栅介质层的材料为氧化硅。
可选的,所述硬掩膜层的材料为氮化硅。
本发明还提供一种形成栅极的方法,包括:
用以上所述的方法形成图形化的硬掩膜层;
以所述图形化的硬掩膜层为掩膜依次刻蚀所述伪栅层、栅介质层,刻蚀后的伪栅层形成伪栅极;
形成层间介质层,覆盖所述基底,所述层间介质层的上表面与所述伪栅极的上表面相平;
去除所述伪栅极形成伪栅极沟槽;
在所述伪栅极沟槽内填充导电材料形成栅极。
可选的,所述导电材料为金属。
可选的,所述硬掩膜层的材料为氮化硅。
可选的,所述层间介质层的材料为低k材料或超低k材料。
可选的,所述低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。
可选的,所述超低k材料为黑钻石。
本发明实施例还提供一种形成MOS晶体管的方法,包括用以上所述的方法形成栅极。
与现有技术相比,本发明技术方案具有以下优点:
本技术方案通过图形化的牺牲层和图形层共同定义出膜层图形化的图形,而且形成图形化的牺牲层的步骤在形成膜层的步骤之前,与现有的在膜层形成之后再分别定义两个图形化的光刻胶层不同。并且,以图形层为掩膜刻蚀膜层时即完成了对膜层的图形化,节省了刻蚀膜层的步骤,简化了图形化膜层的方法。
在本发明一具体实施例中,膜层为多晶硅层,基底的顶层为栅介质层,图形化多晶硅层形成了栅极。
在本发明另一具体实施例中,膜层为硬掩膜层,基底的顶层为栅介质层和多晶硅层,图形化膜层形成了伪栅极。
附图说明
图1是本发明具体实施例的图形化膜层的方法的流程示意图;
图2a、图2b~图7a、图7b是本发明第一具体实施例的图形化膜层的方法的剖面结构示意图和俯视平面示意图;
图8a、图8b为本发明第二具体实施的图形化膜层的方法形成的结构的剖面结构示意图和俯视平面示意图。
具体实施方式
本技术方案通过图形化的牺牲层和图形层共同定义出膜层图形化的图形,而且形成图形化的牺牲层的步骤在形成膜层的步骤之前,与现有的在膜层形成之后再分别定义两个图形化的光刻胶层不同。并且,以图形层为掩膜刻蚀膜层时即完成了对膜层的图形化,节省了刻蚀膜层的步骤。
为了使本领域的技术人员可以更好的理解本发明,下面结合附图详细说明本发明的具体实施方式。
图1是本发明具体实施例的图形化膜层的方法的流程图,参考图1,本发明具体实施例的图形化膜层的方法包括:
步骤S11,提供基底;
步骤S12,在所述基底上形成图形化的牺牲层;
步骤S13,在所述基底上形成膜层,所述膜层的上表面与所述图形化的牺牲层的上表面相平;
步骤S14,在所述膜层上形成图形层,所述图形层和图形化的牺牲层共同定义出膜层图形化的图形;
步骤S15,以所述图形层为掩膜刻蚀所述膜层,形成图形化的膜层;
步骤S16,去除所述图形层、图形化的牺牲层。
图2a、图2b~图7a、图7b是本发明第一具体实施例的图形化膜层的方法的剖面结构示意图和俯视平面示意图,为了使本领域的技术人员可以更好的理解本发明的具体实施方式,下面结合具体实施例以及图1、图2a、图2b~图7a、图7b详细说明本发明的具体实施方式的图形化膜层的方法。
本发明第一具体实施例中,利用本发明图形化膜层的方法形成栅极。下面详细说明本发明的第一具体实施例。
结合参考图1和图2a、图2b,图2a为图2b沿a-a方向的剖面结构示意图,图2b为图2a的俯视平面示意图,执行步骤S11,提供基底20。在本发明第一具体实施例中,基底20的顶层为栅介质层21。基底20的材料为单晶的硅或硅锗;也可以是绝缘体上硅(SOI);或者还可以包括其它的材料,例如砷化镓等III-V族化合物。在所述基底20中形成有源区、漏区以及隔离结构等(未示出)。所述栅介质层21的材料为氧化硅,也可以为本领域技术人员公知的其他材料。
结合参考图1和图3a、图3b,图3a为图3b沿a-a方向的剖面结构示意图,图3b为图3a的俯视平面示意图,执行步骤S12,在所述基底20上形成图形化的牺牲层22。由于本发明第一实施例中,基底20的顶层为栅介质层21,因此在所述基底20上形成图形化的牺牲层22也就是在栅介质层21上形成图形化的牺牲层22。在所述基底20上形成图形化的牺牲层22的方法为:在所述基底20上形成牺牲层22,该具体实施例中,也就是在基底20顶层的栅介质层21上形成牺牲层22;在所述牺牲层22上形成光刻胶层(未示出);利用光刻或者压印所述光刻胶层形成图形化的光刻胶层,之后以图形化的光刻胶层为掩膜刻蚀牺牲层,形成图形化的牺牲层22;去除图形化的光刻胶层。牺牲层22的材料为氮化硅、金属、无定型碳、掺碳硅、或者聚合物。在具体实施中,需要根据牺牲层22的材料具体选择是用光刻工艺还是压印工艺图形化牺牲层。
结合参考图1和图4a、图4b,图4a为图4b沿a-a方向的剖面结构示意图,图4b为图4a的俯视平面示意图,执行步骤S13,在所述基底20上形成膜层23,所述膜层23的上表面与所述图形化的牺牲层22的上表面相平,也就是说,膜层23形成在未被图形化的牺牲层22覆盖的基底20上。形成膜层23的方法包括:利用气相沉积形成膜层23,覆盖所述基底20和所述图形化的牺牲层22;对所述膜层23进行平坦化至暴露出所述图形化的牺牲层22的上表面,使膜层23的上表面与图形化的牺牲层22的上表面相平。在该具体实施例中,膜层23为多晶硅层。
结合参考图1和图5a、图5b,图5a为图5b沿a-a方向的剖面结构示意图,图5b为图5a的俯视平面示意图,执行步骤S14,在所述膜层23上形成图形层24,所述图形层24和图形化的牺牲层22共同定义出膜层23图形化的图形。在该具体实施例中,图形层24为图形化的光刻胶层。在所述膜层23上形成上光刻胶层,利用曝光、显影工艺图形化所述光刻胶层形成图形化的光刻胶层。图形化的光刻胶层和图形化的牺牲层22两者组成的图形共同定义出了膜层23图形化之后的图形。
结合参考图1和图6a、图6b,图6a为图6b沿a-a方向的剖面结构示意图,图6b为图6a的俯视平面示意图,执行步骤S15,以所述图形层24为掩膜刻蚀所述膜层23,形成图形化的膜层25。在该具体实施例中,膜层25为多晶硅层,图形化的多晶硅层为栅极。
结合参考图1和图7a、图7b,执行步骤S16,去除所述图形层、图形化的牺牲层。本发明具体实施例中,图形层24为图形化的光刻胶层,利用利用灰化去除图形化的光刻胶层。在其他实施例中,如果图形层24的材料为其他材料,则需要根据图形层24的材料更换相应的去除图形层的方法。去除图形层24之后,利用湿法刻蚀去除所述图形化的牺牲层22,也就是利用选择性清洗的方法去除图形化的牺牲层22,确保清洗去除图形化的牺牲层22的过程中,基本不损伤基底20。
以上第一实施例的图形化膜层中,膜层25为多晶硅层,图形化多晶硅层形成了栅极,因此该第一实施例的图形化膜层的方法也可以是形成栅极的方法。
在本发明中,膜层25不限于多晶硅层,也可以为半导体领域中需要图形化的其他材料的膜层,例如,可以是后栅工艺中形成伪栅极过程中的硬掩膜层。图8a、图8b为本发明第二具体实施的图形化膜层的方法形成的结构的剖面结构示意图和俯视平面示意图,其中,图8a为图8b沿a-a方向的剖面结构示意图,图8b为图8a的俯视平面示意图,该第二具体实施例以形成后栅工艺中的伪栅极为例说明本发明。
第二具体实施例中,基底30的顶层依次为栅介质层31和伪栅层32,所述伪栅层32形成在所述栅介质层31上,膜层为硬掩膜层,该硬掩膜层形成在所述伪栅层32上。该第二实施例中伪栅层32的材料为多晶硅,但是伪栅层32的材料不限于多晶硅,也可以为本领域技术人员公知的其他材料。该第二实施例的图形化硬掩膜层的方法与第一实施例的图形化多晶硅层的方法基本相同,在此不做赘述。通过本发明的方法图形化硬掩膜层形成图形化的硬掩膜层33,该图形化的硬掩膜层33定义出了需要形成的伪栅极的图形。在利用后栅工艺形成栅极的过程中,利用图形化的硬掩膜层33为掩膜刻蚀伪栅层32可以形成伪栅极。在该第二实施例中,硬掩膜层33的材料为氮化硅,也可以为本领域技术人员公知的其他材料。
根据第二实施例,图形化硬掩膜层定义出伪栅极的图形,本发明提供一种形成栅极的方法,用第二实施例中的方法形成图形化的硬掩膜层33;以所述图形化的硬掩膜层33为掩膜依次刻蚀所述伪栅层32和栅介质层31,刻蚀后的伪栅层32形成伪栅极;去除图形化的硬掩膜层33,形成层间介质层,覆盖基底,所述层间介质层的上表面与所述伪栅极的上表面相平;去除所述伪栅极形成伪栅极沟槽;在所述伪栅极沟槽内填充导电材料形成栅极。
在该具体实施例中,伪栅层32的材料为多晶硅层,但是伪栅层32的材料不限于多晶硅层,也可以为本领域技术人员公知的其他材料。栅介质层31的材料为氧化硅,但不限于氧化硅。以图形化的硬掩膜层33为掩膜利用干法刻蚀依次刻蚀多晶硅层和栅介质层31。
刻蚀多晶硅层和栅介质层31后,去除图形化的硬掩膜层33,然后利用气相沉积方法形成层间介质层,该层间介质层覆盖刻蚀后的多晶硅层、栅介质层31和基底20,之后,利用平坦化工艺(可以为化学机械平坦化,CMP)平坦化层间介质层,去除多晶硅层上层间介质层,使层间介质层的上表面与多晶硅层的上表面相平。层间介质层的材料为低k材料或超低k材料,其中低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。超低k材料为黑钻石。
形成层间介质层后,利用湿法刻蚀或干法刻蚀,或两者的组合去除伪栅极,形成伪栅极沟槽。利用物理气相沉积或者电镀的方法在伪栅极沟槽内填充导电材料形成栅极。该导电材料可以为金属,也可以为其他导电材料。
基于以上所述的形成栅极的方法,本发明还提供一种形成MOS晶体管的方法,包括用第一实施例的图形化多晶硅层的方法形成栅极,或者用以上所述的形成栅极的方法形成栅极。两种形成MOS晶体管的方法中,第一实施例图形化多晶硅层的方法形成栅极工艺中,在形成栅极之前已经在基底内形成了源极、漏极;用后栅工艺形成栅极的方法中,形成栅极之后,需要用离子注入在栅极两侧的基底内形成源极和漏极。
需要说明的是,本发明中提到“相平”一词,并不代表两种物质的表面完全相平,允许它们之间的高度差在一定的误差范围内。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (19)
1.一种图形化膜层的方法,其特征在于,包括:
提供基底;
在所述基底上形成图形化的牺牲层;
在所述基底上形成膜层,所述膜层的上表面与所述图形化的牺牲层的上表面相平;
在所述膜层上形成图形层,所述图形层和图形化的牺牲层共同定义出膜层图形化的图形;
以所述图形层和图形化的牺牲层为掩膜刻蚀所述膜层,形成图形化的膜层;
去除所述图形层、图形化的牺牲层。
2.如权利要求1所述的图形化膜层的方法,其特征在于,所述膜层为多晶硅层;
所述基底的顶层为栅介质层,所述多晶硅层、图形化的牺牲层形成在所述基底的栅介质层上;
所述图形化的膜层为栅极。
3.如权利要求1所述的图形化膜层的方法,其特征在于,所述膜层为硬掩膜层;
所述基底的顶层依次为栅介质层和伪栅层,所述伪栅层形成在所述栅介质层上,所述硬掩膜层形成在所述伪栅层上。
4.如权利要求3所述的图形化膜层的方法,其特征在于,所述伪栅层的材料为多晶硅。
5.如权利要求1~4任一项所述的图形化膜层的方法,其特征在于,所述牺牲层的材料为氮化硅、金属、无定型碳、掺碳硅、或者聚合物。
6.如权利要求5所述的图形化膜层的方法,其特征在于,在所述基底上形成图形化的牺牲层包括:
在所述基底上形成牺牲层;
在所述牺牲层上形成光刻胶层;
利用光刻或者压印所述光刻胶层形成图形化的光刻胶层,之后以图形化的光刻胶层为掩膜刻蚀牺牲层,形成图形化的牺牲层;
去除图形化的光刻胶层。
7.如权利要求6所述的图形化膜层的方法,其特征在于,利用湿法刻蚀去除所述图形化的牺牲层。
8.如权利要求1~4任一项所述的图形化膜层的方法,其特征在于,所述图形层为图形化的光刻胶层;
在所述膜层上形成图形层包括:在所述膜层上形成光刻胶层,利用曝光、显影工艺图形化所述光刻胶层形成图形化的光刻胶层。
9.如权利要求8所述的图形化膜层的方法,其特征在于,利用灰化去除所述图形层。
10.如权利要求1~4任一项所述的图形化膜层的方法,其特征在于,所述形成膜层的方法包括:
利用气相沉积形成膜层,覆盖所述基底和所述图形化的牺牲层;
对所述膜层进行平坦化至暴露出所述图形化的牺牲层的上表面,使膜层的上表面与图形化的牺牲层的上表面相平。
11.如权利要求2或3所述的图形化膜层的方法,其特征在于,所述栅介质层的材料为氧化硅。
12.如权利要求3所述的图形化膜层的方法,其特征在于,所述硬掩膜层的材料为氮化硅。
13.一种形成栅极的方法,其特征在于,包括:
用权利要求3或4所述的方法形成图形化的硬掩膜层;
以所述图形化的硬掩膜层为掩膜依次刻蚀所述伪栅层、栅介质层,刻蚀后的伪栅层形成伪栅极;
形成层间介质层,覆盖所述基底,所述层间介质层的上表面与所述伪栅极的上表面相平;
去除所述伪栅极形成伪栅极沟槽;
在所述伪栅极沟槽内填充导电材料形成栅极。
14.如权利要求13所述的形成栅极的方法,其特征在于,所述导电材料为金属。
15.如权利要求14所述的形成栅极的方法,其特征在于,所述硬掩膜层的材料为氮化硅。
16.如权利要求13所述的形成栅极的方法,其特征在于,所述层间介质层的材料为低k材料或超低k材料。
17.如权利要求16所述的形成栅极的方法,其特征在于,所述低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。
18.如权利要求16所述的形成栅极的方法,其特征在于,所述超低k材料为黑钻石。
19.一种形成MOS晶体管的方法,其特征在于,包括用权利要求2、13~18任一项所述的方法形成栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110139487.8A CN102800576B (zh) | 2011-05-26 | 2011-05-26 | 图形化膜层的方法、形成栅极、mos晶体管的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110139487.8A CN102800576B (zh) | 2011-05-26 | 2011-05-26 | 图形化膜层的方法、形成栅极、mos晶体管的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102800576A CN102800576A (zh) | 2012-11-28 |
CN102800576B true CN102800576B (zh) | 2015-09-02 |
Family
ID=47199647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110139487.8A Active CN102800576B (zh) | 2011-05-26 | 2011-05-26 | 图形化膜层的方法、形成栅极、mos晶体管的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102800576B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103021817B (zh) * | 2012-12-27 | 2017-12-08 | 上海集成电路研发中心有限公司 | 湿法刻蚀后的清洗方法 |
CN105448688A (zh) * | 2014-07-09 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法及半导体器件 |
CN106158758B (zh) * | 2015-04-08 | 2018-12-28 | 北大方正集团有限公司 | 掩膜版组件、集成电路板的制备方法和集成电路板 |
CN109239815A (zh) * | 2017-07-10 | 2019-01-18 | 上海箩箕技术有限公司 | 盖板及其形成方法、盖板母板、电子设备 |
CN107910299B (zh) * | 2017-11-20 | 2020-05-12 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027761A (zh) * | 2004-07-28 | 2007-08-29 | 英特尔公司 | 使半导体结构平坦化以形成替代金属栅 |
CN101140421A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 形成光刻胶图案的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030049166A (ko) * | 2001-12-14 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
KR100478502B1 (ko) * | 2003-05-12 | 2005-03-29 | 동부아남반도체 주식회사 | 플래쉬 메모리의 플로팅게이트 형성 방법 |
-
2011
- 2011-05-26 CN CN201110139487.8A patent/CN102800576B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027761A (zh) * | 2004-07-28 | 2007-08-29 | 英特尔公司 | 使半导体结构平坦化以形成替代金属栅 |
CN101140421A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 形成光刻胶图案的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102800576A (zh) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8110466B2 (en) | Cross OD FinFET patterning | |
CN109786458B (zh) | 半导体器件及其形成方法 | |
KR101170284B1 (ko) | 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물 | |
US9620380B1 (en) | Methods for fabricating integrated circuits using self-aligned quadruple patterning | |
US9842914B1 (en) | Nanosheet FET with wrap-around inner spacer | |
US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
US9318334B2 (en) | Method for fabricating semiconductor device | |
US7504287B2 (en) | Methods for fabricating an integrated circuit | |
CN103579007B (zh) | 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 | |
CN104733291A (zh) | 用于集成电路图案化的方法 | |
EP2095402A1 (en) | Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions | |
CN104956482A (zh) | 用于光子及电子结构的半导体衬底及制造方法 | |
KR20100049621A (ko) | 상이한 높이들을 갖는 인접하는 실리콘 핀들을 제조하는 방법 | |
CN102800576B (zh) | 图形化膜层的方法、形成栅极、mos晶体管的方法 | |
CN102468217B (zh) | 接触孔的形成方法 | |
CN101221899A (zh) | 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构 | |
US10181420B2 (en) | Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias | |
TWI651764B (zh) | 用以形成交叉耦接接觸之裝置及方法 | |
CN101339902B (zh) | 高压半导体器件及其制造方法 | |
CN105914178A (zh) | 浅沟槽隔离结构的制作方法 | |
CN103367224A (zh) | 在基板中形成沟槽的方法 | |
CN103996604A (zh) | 一种采用双侧墙工艺形成超低尺寸图形的方法 | |
CN110556338B (zh) | 半导体器件及其形成方法 | |
CN103165461B (zh) | 制作半导体器件的方法 | |
KR100886004B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |