CN102779194A - 一种基于soi的fpga结构的码流生成方法和装置 - Google Patents
一种基于soi的fpga结构的码流生成方法和装置 Download PDFInfo
- Publication number
- CN102779194A CN102779194A CN2011101190902A CN201110119090A CN102779194A CN 102779194 A CN102779194 A CN 102779194A CN 2011101190902 A CN2011101190902 A CN 2011101190902A CN 201110119090 A CN201110119090 A CN 201110119090A CN 102779194 A CN102779194 A CN 102779194A
- Authority
- CN
- China
- Prior art keywords
- code stream
- information
- file
- layout
- ascii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于SOI的FPGA结构的码流生成方法,其特征在于包含如下步骤:读取FPGA芯片结构信息,存储于第一数据结构中;读取用户定义的网表文件,按照网表文件类别分别存储于第二及第三数据结构中;读取布局、布线结果信息,分别存储于第四及第五数据结构中;判断各数据结构中的数据是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。相对于现有技术,本发明的码流生成方法不仅可以产生一个全芯片的码流文件,并且可以实现任何用户定义的码流结构。
Description
技术领域
本发明属于微电子技术领域,特别涉及一种基于SOI的FPGA结构的码流生成方法和装置。
背景技术
FPGA是目前市场上使用非常广泛的一种可编程器件,FPGA的出现使得专用集成电路(Application Specific Integrated Circuits,简称ASIC)产品的上市周期大大缩短,并且节省了大量的开发成本。
此外,不同的FPGA内部芯片存在较大差异,而目前的FPGA码流生成工具均是基于某种固定FPGA结构的, 例如,商用的Xilinx,Altera和Lattice公司的FPGA码流工具外,还有DAGGER,PARBIT等。但由于芯片存在差异,上述码流生成工具均无法应用于基于SOI(Silicon On Insulator)FPGA芯片结构。
发明内容
本发明为了解决现有技术中存在的问题,特别提出一种基于SOI的FPGA结构的码流生成方法和装置,用以实现基于SOI的FPGA的码流生成。
本发明详细技术方案如下:
一种基于SOI的FPGA结构的码流生成方法,包含如下步骤:
读取FPGA芯片结构信息,存储于第一数据结构中;
读取用户定义的网表文件,按照所述网表文件的类别,将所述网表文件的信息分别存储于第二及第三数据结构中;
读取布局、布线结果信息,分别存储于第四及第五数据结构中;
判断各数据结构中的数据是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。
其中,所述芯片结构信息包括芯片的逻辑单元信息、单元分布信息及布线资源信息。
其中,所述网表文件的类别为电路逻辑单元信息和所述电路逻辑单元的连接方式。
其中,所述如匹配,则生成码流文件之后还包括CRC校验,判断码流文件是否正确,判断结果错误则不产生码流文件。
其中,所述判断各数据结构中的数据是否匹配,具体包括:
判断所述网表文件是否全部被布局、布线;
判断所述布局、布线结果信息的位置和所述芯片结构信息是否吻合。
其中,所述方法基于C语言实现。
一种基于SOI的FPGA结构的码流生成装置,包含:
读取模块,用于分别读取FPGA结构信息、用于定义的网表文件和布局、布线结果信息;
第一存储器,用于存储FPGA结构信息;
第二存储器和第三存储器,用于分别按照所述网表文件的类别存储信息;
第四存储器和第五存储器,用于分别存储布局、布线信息;
判断模块,用于根据各存储器的数据判断是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。
其中,所述判断模块包括第一判断子模块及第二判断子模块;
所述第一判断子模块,用于判断所述网表文件是否全部被布局、布线;
所述第二判断子模块,判断所述布局、布线结果信息的位置和结构,与所述芯片结构信息是否吻合。
从上述技术方案可以看出,相对于现有技术,本发明的码流生成方法不仅可以产生一个全芯片的码流文件,并且可以实现任何用户定义的结构。
附图说明
图1为本发明实施例的码流生成流程图。
图2为本发明实施例的装置结构示意图。
具体实施方式
为使本发明的目的、具体方案和优点更加清晰,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
参照图1,一种基于SOI的FPGA结构的码流生成方法,包含如下步骤:
读取FPGA芯片结构信息,存储于第一数据结构中;其中,所述芯片结构信息包括芯片的逻辑单元信息、单元分布信息及布线资源信息。
读取用户定义的网表文件,按照所述网表文件的类别,分别将所述网表文件的信息存储于第二及第三数据结构中;其中,所述网表文件类别为电路逻辑单元信息和所述电路逻辑单元的连接方式,即将所述电路逻辑单元信息和所述电路逻辑单元的连接方式分别存储于第二及第三数据结构中;
读取布局、布线结果信息,分别存储于第四及第五数据结构中;
判断各数据结构中的数据是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。
上述判断各数据结构中的数据是否匹配,具体讲,对比所述网表文件的逻辑单元及其连接方式,和布局布线结果信息,判断是否全部被布局、布线;对比布局布线结果信息和所述芯片结构信息,判断布局布线结果信息中的位置和结构是否都是芯片的内的。
其中,上述方法是基于C语言实现的。
较佳地,所述如匹配,则生成码流文件之后还包括CRC校验,判断码流文件是否正确,判断结果错误则不产生码流文件。
参照图2,一种基于SOI的FPGA结构的码流生成装置,其包含:
读取模块,用于分别读取FPGA结构信息、用于定义的网表文件和布局、布线结果信息;
第一存储器,用于存储FPGA结构信息;
第二存储器和第三存储器,用于分别按照所述网表文件的类别存储信息;
第四存储器和第五存储器,用于分别存储布局、布线信息;
判断模块,用于根据各存储器的数据判断是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。
较佳地,所述判断模块包括第一判断子模块及第二判断子模块;
所述第一判断子模块,用于判断所述网表文件是否全部被布局、布线;
所述第二判断子模块,判断所述布局、布线结果信息的位置和结构,与所述芯片结构信息是否吻合。
本发明的码流生成方法和装置不仅可以产生一个全芯片的码流文件,并且可以实现任何用户定义的结构。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种基于SOI的FPGA结构的码流生成方法,其特征在于包含如下步骤:
读取FPGA芯片结构信息,存储于第一数据结构中;
读取用户定义的网表文件,按照所述网表文件的类别,将所述网表文件的信息分别存储于第二及第三数据结构中;
读取布局、布线结果信息,分别存储于第四及第五数据结构中;
判断各数据结构中的数据是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。
2.根据权利要求1所述的码流生成方法,其特征在于,所述芯片结构信息包括芯片的逻辑单元信息、单元分布信息及布线资源信息。
3.根据权利要求1所述的码流生成方法,其特征在于,所述网表文件的类别为电路逻辑单元信息和所述电路逻辑单元的连接方式。
4.根据权利要求1所述的码流生成方法,其特征在于,所述如匹配,则生成码流文件之后还包括CRC校验,判断码流文件是否正确,判断结果错误则不产生码流文件。
5.根据权利要求1至4任一所述的码流生成方法,其特征在于,所述判断各数据结构中的数据是否匹配,具体包括:
判断所述网表文件是否全部被布局、布线;
判断所述布局、布线结果信息的位置和所述芯片结构信息是否吻合。
6.根据权利要求1至4任一所述的码流生成方法,其特征在于,所述方法基于C语言实现。
7.一种基于SOI的FPGA结构的码流生成装置,其特征在于包含:
读取模块,用于分别读取FPGA结构信息、用于定义的网表文件和布局、布线结果信息;
第一存储器,用于存储FPGA结构信息;
第二存储器和第三存储器,用于分别按照所述网表文件的类别存储信息;
第四存储器和第五存储器,用于分别存储布局、布线信息;
判断模块,用于根据各存储器的数据判断是否匹配,如匹配,则生成码流文件;如不匹配,则程序终止,不产生码流文件。
8.根据权利要求7所述的码流生成装置,其特征在于,所述判断模块包括第一判断子模块及第二判断子模块;
所述第一判断子模块,用于判断所述网表文件是否全部被布局、布线;
所述第二判断子模块,判断所述布局、布线结果信息的位置和结构,与所述芯片结构信息是否吻合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101190902A CN102779194A (zh) | 2011-05-10 | 2011-05-10 | 一种基于soi的fpga结构的码流生成方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101190902A CN102779194A (zh) | 2011-05-10 | 2011-05-10 | 一种基于soi的fpga结构的码流生成方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102779194A true CN102779194A (zh) | 2012-11-14 |
Family
ID=47124106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101190902A Pending CN102779194A (zh) | 2011-05-10 | 2011-05-10 | 一种基于soi的fpga结构的码流生成方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102779194A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103164228A (zh) * | 2013-03-29 | 2013-06-19 | 北京经纬恒润科技有限公司 | 一种现场可编程门阵列程序的生成方法及装置 |
CN106202121A (zh) * | 2015-05-07 | 2016-12-07 | 阿里巴巴集团控股有限公司 | 数据存储及导出的方法和设备 |
CN111427731A (zh) * | 2020-03-02 | 2020-07-17 | 中科亿海微电子科技(苏州)有限公司 | 一种自动化拆分码流及验证码流的测试方法和*** |
CN112630632A (zh) * | 2020-12-28 | 2021-04-09 | 中国科学院空天信息创新研究院 | 基于信号自动拉取的在线逻辑分析仪的实施方法 |
CN114297969A (zh) * | 2021-12-10 | 2022-04-08 | 广东高云半导体科技股份有限公司 | 基于fpga的在线逻辑分析仪的布局布线方法以及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1434953A (zh) * | 1999-12-14 | 2003-08-06 | 爱特梅尔股份有限公司 | 实现动态可重构逻辑电路结构设计的方法 |
WO2006079073A2 (en) * | 2005-01-24 | 2006-07-27 | Altera Corporation | Method for incorporating pattern dependent effects in circuit simulations |
US20080244471A1 (en) * | 1999-02-05 | 2008-10-02 | Killian Earl A | System and method of customizing an existing processor design having an existing processor instruction set architecture with instruction extensions |
CN101568030A (zh) * | 2009-06-05 | 2009-10-28 | 湖南工程学院 | 一种自适应多标准可重构视频解码方法及*** |
CN101963943A (zh) * | 2010-06-30 | 2011-02-02 | 上海华岭集成电路技术有限责任公司 | 寻找fpga配置文件与clb块配置资源的映射方法 |
-
2011
- 2011-05-10 CN CN2011101190902A patent/CN102779194A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080244471A1 (en) * | 1999-02-05 | 2008-10-02 | Killian Earl A | System and method of customizing an existing processor design having an existing processor instruction set architecture with instruction extensions |
CN1434953A (zh) * | 1999-12-14 | 2003-08-06 | 爱特梅尔股份有限公司 | 实现动态可重构逻辑电路结构设计的方法 |
WO2006079073A2 (en) * | 2005-01-24 | 2006-07-27 | Altera Corporation | Method for incorporating pattern dependent effects in circuit simulations |
CN101568030A (zh) * | 2009-06-05 | 2009-10-28 | 湖南工程学院 | 一种自适应多标准可重构视频解码方法及*** |
CN101963943A (zh) * | 2010-06-30 | 2011-02-02 | 上海华岭集成电路技术有限责任公司 | 寻找fpga配置文件与clb块配置资源的映射方法 |
Non-Patent Citations (2)
Title |
---|
ZHANG QIANLI,,ET AL: "Architecture-Specific Mapping Tool for SOI-Based FPGA", 《INTERNATIONAL CONFERENCE ON MICRO NANO DEVICES,STRUCTURE AND COMPUTING SYSTEMS》 * |
赵刚: "FPGA结构和布局布线算法研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103164228A (zh) * | 2013-03-29 | 2013-06-19 | 北京经纬恒润科技有限公司 | 一种现场可编程门阵列程序的生成方法及装置 |
CN103164228B (zh) * | 2013-03-29 | 2015-12-23 | 北京经纬恒润科技有限公司 | 一种现场可编程门阵列程序的生成方法及装置 |
CN106202121A (zh) * | 2015-05-07 | 2016-12-07 | 阿里巴巴集团控股有限公司 | 数据存储及导出的方法和设备 |
CN106202121B (zh) * | 2015-05-07 | 2019-06-28 | 阿里巴巴集团控股有限公司 | 数据存储及导出的方法和设备 |
CN111427731A (zh) * | 2020-03-02 | 2020-07-17 | 中科亿海微电子科技(苏州)有限公司 | 一种自动化拆分码流及验证码流的测试方法和*** |
CN111427731B (zh) * | 2020-03-02 | 2023-08-15 | 中科亿海微电子科技(苏州)有限公司 | 一种自动化拆分码流及验证码流的测试方法和*** |
CN112630632A (zh) * | 2020-12-28 | 2021-04-09 | 中国科学院空天信息创新研究院 | 基于信号自动拉取的在线逻辑分析仪的实施方法 |
CN114297969A (zh) * | 2021-12-10 | 2022-04-08 | 广东高云半导体科技股份有限公司 | 基于fpga的在线逻辑分析仪的布局布线方法以及装置 |
CN114297969B (zh) * | 2021-12-10 | 2024-05-14 | 广东高云半导体科技股份有限公司 | 基于fpga的在线逻辑分析仪的布局布线方法以及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102779194A (zh) | 一种基于soi的fpga结构的码流生成方法和装置 | |
CN102768692B (zh) | 应用于fpga测试的导航布局布线方法 | |
CN103914580B (zh) | 一种用于fpga电路位流仿真的方法 | |
US8788993B2 (en) | Computer system for generating an integrated and unified view of IP-cores for hierarchical analysis of a system on chip (SoC) design | |
CN104657245A (zh) | 基于amba总线的模块级uvm验证平台的自动生成装置 | |
CN103631738B (zh) | 一种片外配置和回读fpga装置 | |
CN103019690B (zh) | 一种可视化的基于jet技术的组件模块开发方法 | |
CN105185414A (zh) | 一种测试方法和装置 | |
CN105302573A (zh) | 一种用于功能验证平台的功能点匹配设置自动化平台的搭建方法 | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
CN109977558A (zh) | 一种芯片寄存器代码结构的生成方法、装置及存储介质 | |
CN102147829A (zh) | 一种ic功能验证方法 | |
CN103870617A (zh) | 低频芯片自动布局布线方法 | |
CN202815170U (zh) | 芯片测试*** | |
JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
CN110268404A (zh) | 用于功能对等检测中的仿真方法 | |
CN104615837A (zh) | 一种fpga的物理实现方法及装置 | |
CN104424379A (zh) | 验证部分良好的电压岛结构 | |
CN203849370U (zh) | 一种边界扫描测试装置 | |
Guo et al. | A SPI interface module verification method based on UVM | |
CN105512072A (zh) | 一种基于apb总线和opb总线的转换装置 | |
CN107729601A (zh) | 仿真过程中配置ram的方法、装置及计算机存储介质 | |
CN106897504A (zh) | 对ip模块进行开发形成参数化单元的方法 | |
CN103530479B (zh) | 基于Perl的EDIF网表级电路的部分可测性设计***及部分可测性设计方法 | |
CN103412993A (zh) | 一种可制造性设计***及可制造性设计***的工作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121114 |