CN102770851A - 恢复不稳定总线的稳定性 - Google Patents

恢复不稳定总线的稳定性 Download PDF

Info

Publication number
CN102770851A
CN102770851A CN2010800647628A CN201080064762A CN102770851A CN 102770851 A CN102770851 A CN 102770851A CN 2010800647628 A CN2010800647628 A CN 2010800647628A CN 201080064762 A CN201080064762 A CN 201080064762A CN 102770851 A CN102770851 A CN 102770851A
Authority
CN
China
Prior art keywords
bus
slave unit
logic
bit
clock line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800647628A
Other languages
English (en)
Other versions
CN102770851B (zh
Inventor
M.埃里克森
D.马乔罗夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102770851A publication Critical patent/CN102770851A/zh
Application granted granted Critical
Publication of CN102770851B publication Critical patent/CN102770851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种用于恢复不稳定总线的稳定性的方法，包括：将该总线的时钟循环多次；传输停止比特；将该总线的时钟线循环至少一次；以及在总线主设备已经接收到肯定应答比特之后立即传输停止比特。

Description

恢复不稳定总线的稳定性
背景技术
当设计高可用性计算***时，鼓励提供可在最小停机时间下快速重获全***性能的故障恢复机制。出于成本原因，应当将被具体需要以执行故障恢复任务的附加硬件和软件降至最小限度。
附图说明
图1是示出了根据本发明的实施例的通过介于其间的集成电路间（I2C）总线而耦合的总线主设备和各个从设备的***级框图。
图2示出了根据本发明的实施例的时钟周期与正由总线传输的数据字之间的相对定时。
图3a和3b示出了在发起和终止沿图1所示的总线的数据传输的开始和停止序列期间时钟和数据线上的作为时间的函数的信号电平。
图4是根据本发明的实施例的恢复不稳定总线的稳定性的方法的流程图。
图5是根据本发明的实施例的用于恢复不稳定总线的稳定性的逻辑模块的表示。
具体实施方式
可以在许多计算环境中使用用于恢复不稳定计算机数据总线的稳定性的方法和逻辑模块，以使用最少的硬件和软件资源来快速重获对数据总线的控制。本发明的实施例可以尤其有益于高可用性计算***，其中，任何停机时间可以显著影响依赖于高可用性计算***的输出的其他计算资源的处理功能。
图1是示出了根据本发明的实施例的通过介于其间的集成电路间（I2C）总线（20）而耦合的总线主设备和各个从设备的***级框图。在图1中，总线主设备10通过总线20与从设备30、40和100进行通信。尽管在图中仅示出了三个从设备（30、40和100），但是本发明的实施例可以包括少至一个从设备或者可能也许包括10个或更多个从设备。本发明的其他实施例还可以包括置于集成电路间总线20与从设备的附加集合（由可能10个或更多个从设备构成）之间的复用器，这些从设备通过该复用器来与总线20进行通信。这意味着：总线主设备10可以与可能多至50至100（或更多个）从设备进行通信，这些从设备或者直接与集成电路间总线20对接或者通过介于其间的复用器间接与总线20对接。
图1的示例的总线架构包括上拉电阻器R1和R2，上拉电阻器R1和R2与3.3伏DC源对接。为了引起时钟周期，总线主设备暂时给集成电路间总线20的时钟线22提供信号接地。根据集成电路间总线规范，总线主设备20以100 kHz或可能400 kHz的速率给时钟线22提供信号接地。为了引起从总线主设备10至与总线20对接的从设备中的一个或多个的数据传输，总线主设备给数据线24提供信号接地。总线20上存在的电压中的这些调制由每个从设备感测并使从设备将这些调制解释为二进制1或二进制0。
图2示出了根据本发明的实施例的时钟周期与正由总线传输的数据字之间的相对定时。在图2中可见，在数据线24上存在八个数据比特，之后是时段9处的肯定应答（ACK）比特。还可见，数据线24上存在的每个数据比特与时钟线22的时钟周期锁步地（in lockstep with）出现。在图2中，数据比特置于数据线上，以最高有效位开始，每个八比特数据字的传输在时钟线22被拉低时开始。
图3a和3b示出了在发起和终止沿图1的总线20的数据传输的开始和停止序列（或比特）期间时钟线（22）和数据线（24）上的作为时间的函数的信号电平。相比于图2的数据和肯定应答比特1-9与时钟线22的周期的对准，当数据线24改变状态而时钟线22被拉高时，开始序列200和停止序列210出现。因此，在图3a中，在时钟线22为高时，将数据线24从高状态转移至低状态指示了开始序列200。在图3b中，当数据线24被从低拉高而时钟线22处于高状态时，发起停止序列210。在这里描述的本发明的实施例中，当总线主设备试图开始或停止与同集成电路间总线20对接的每一个从设备的数据传输时，由图1的总线主设备10发起这些开始和停止序列（或开始和停止比特）。
现在返回至图2，给定了时钟线22的周期与置于数据线24上的数据比特之间的对准，那么可见，数据线24与时钟线22之间的定时的发散可以使集成电路间总线（20）变得不同步。在这些情形下，总线主设备10不再可以与从设备30、40和100中的任一个进行通信。在一个示例中，总线主设备10可以传输8比特字加肯定应答比特；然而，由于时钟线22与数据线24之间的定时未对准，预期的接收方（即，从设备30、40和100之一）并未将第九个比特正确识别为肯定应答比特。这进而可以使总线主设备10在以下错误假设下继续至其下一任务：从设备已经接收到该数据字并且现在正在根据在接收到的字中编码的数据进行操作。
校正时钟线22与数据线24之间的未对准的先前尝试已经涉及：在来自总线主设备10的离散输出的控制下，使用从设备30、40和100中的一个或多个上的边带重置管脚。不幸的是，出于成本和复杂度的原因，许多从设备不包括这种重置管脚，并且许多总线主设备也不包括可能用于驱动重置管脚的离散输出。相应地，对边带重置管脚的使用一般不视为可行的选项。
先前尝试校正时钟线22与数据线24之间的未对准的另一个选项是：对从设备30、40和100中的一个或多个进行重新启动（power cycle）。然而，在其中任何***停机时间至关重要的高可用性***中，重新启动与集成电路间总线20对接的元件以校正时钟和数据线之间的未对准的概念也不被视为可行的选项。
图4是根据本发明的实施例的恢复不稳定总线的稳定性的方法的流程图。图4的方法可以由图1和5的总线主设备10执行，不过可以使用硬件和软件的其他组合来执行该方法。图4的实施例开始于步骤300，在步骤300处，总线主设备检测到数据总线上的通信差错。这些差错可以是通过分析时钟和数据线之间的定时来检测到，或者可以是通过分析数据总线上存在的实际数据字来检测的。
在步骤310处，将总线主设备置于修复模式。在该步骤中，暂时中止总线主设备的正常操作，使得可以将不稳定总线恢复至正常操作。此时，不知道数据总线是正操作于“读取”模式还是“写入”模式。相应地，总线主设备首先在以下假设下继续：数据总线正操作于读取模式，在读取模式中，数据正传输自从设备以由总线主设备读入。根据总线正操作于读取模式的假设，执行步骤320，在步骤320处，总线主设备将时钟线（例如，图1的时钟线22）接连循环（cycle）九次。如本文之前所讨论的，将时钟线循环九次向从设备发信号通知正沿数据总线传输数据的完整字节。这确保了在字节传送期间的某个点处，处于读取模式的从设备将未驱动的数据线解释为“未肯定应答的”信号，并且然后，从设备停止提供数据并等待停止条件。然后，该方法继续至步骤330，在步骤330处，总线主设备传输停止比特。
此时，如果该一个或多个从设备确实已经在读取模式中操作，则至少在其中数据总线20依照集成电路间总线进行操作的实施例中，将时钟线循环9次之后跟有停止比特应当使从设备终止传输数据并返回至空闲状态。
在执行了步骤330之后，该方法在以下假设下继续至步骤340：曾在数据总线正操作于写入模式时，发生了数据总线的不稳定性，在该写入模式中，正将数据从总线主设备传送至一个或多个从设备。为了恢复总线的稳定性，执行步骤340，在步骤340处，暂时将时钟线驱动为低，然后释放时钟线。在步骤350处，总线主设备等待确定是否已经自从设备接收到肯定应答比特。如果在步骤350处未接收到肯定应答比特，则该方法返回至步骤340，在步骤340处，再次将时钟线驱动为低，然后释放时钟线。
执行步骤340和步骤350高达九次，只要尚未从在数据总线上进行传输的一个或多个从设备接收到肯定应答比特。当接收到肯定应答比特时，执行步骤360，在步骤360处，总线主设备立即将停止比特传输至该一个或多个从设备。此时，执行步骤370，在步骤370处，将总线操作返回至正常。
本发明的一些实施例可能并不要求图4中标识的所有步骤。例如，在一些实施例中，用于恢复不稳定总线的稳定性的方法可以包括以下步骤：将总线的时钟线循环多次（步骤320）；传输停止比特（步骤330）；将总线的时钟线循环至少一次（步骤340）；以及在总线主设备已经接收到肯定应答比特之后立即传输停止比特（步骤350）。
图5是根据本发明的实施例的用于恢复不稳定总线的稳定性的逻辑模块。图5的逻辑模块被示作可能为总线主设备10的组成部分，但也可以通过现场可编程门阵列（FPGA）、状态机或者与总线主设备10分离且不同的其他设备来实现。图5的逻辑模块包括：用于检测通信差错的逻辑（410）；用于使操作于读取模式的从设备稳定的逻辑（420）；以及用于使操作于写入模式的从设备稳定的逻辑（430）。
在本发明的实施例中，用于检测在总线上已出现通信差错的逻辑包括使用集成电路间总线。用于使操作于读取模式的从设备稳定的逻辑（420）包括用于传输之后跟着停止比特的九个时钟周期的逻辑。用于使操作于写入模式的从设备稳定的逻辑模块（430）包括用于暂时将时钟线驱动为低、然后释放时钟线直到已接收到肯定应答比特为止的逻辑。如果尚未接收到肯定应答比特，则以重复的方式，将时钟线驱动为低并释放时钟线，直到已经从该一个或多个从设备接收到肯定应答比特为止。在已经从该一个或多个从设备接收到肯定应答比特的这种时间，将数据总线返回至其正常操作状态。
综上所述，尽管具体参照各个实施例示出并描述了本发明，但是本领域技术人员将理解，在不脱离如以下权利要求中限定的本发明的精神和范围的前提下，可以对本发明作出许多变型。本发明的该描述应当被理解为包括这里描述的元素的新颖且非显而易见的组合，并且，可以在本申请或后续申请中要求保护这些元素的任何新颖且非显而易见的组合。以上实施例是示意性的，以及没有单个特征或元素对可在本申请或后续申请中要求保护的所有可能组合来说是必要的。在权利要求记载了“一”或“第一”元素或其等同物的情况下，这种权利要求应当被理解为包括一个或多个这种元素的合并，既不需要也不排除两个或更多个这种元素。

Claims (15)

1.一种用于恢复不稳定总线的稳定性的方法，包括：
将该总线的时钟线循环多次；
传输停止比特；
将该总线的时钟线循环至少一次；以及
在总线主设备已经接收到肯定应答比特之后立即传输停止比特。
2.根据权利要求1所述的方法，其中，将所述时钟线接连循环多次，而不暂停来确定是否已经从与该总线对接的从设备接收到一个或多个数据比特。
3.根据权利要求1所述的方法，其中，第一循环步骤包括将该总线的时钟线循环九次。
4.根据权利要求1所述的方法，其中，所述肯定应答比特是从向所述总线主设备传输的从设备接收到的。
5.根据权利要求1所述的方法，其中，在所述总线主设备未接收到肯定应答的情况下，至少再次重复将总线的时钟线循环。
6.根据权利要求5所述的方法，其中，在所述总线主设备未接收到肯定应答的情况下，高达最多九次地重复将总线的时钟线循环。
7.根据权利要求1所述的方法，还包括：在所述第一循环步骤之前，将所述总线主设备置于修复模式。
8.根据权利要求7所述的方法，还包括：在将所述总线主设备置于修复模式的步骤之前，检测总线上的通信差错。
9.一种用于恢复不稳定总线的稳定性的逻辑模块，包括：
用于检测已经在该总线上出现通信差错的逻辑；
用于使操作于读取模式的从设备稳定的逻辑；以及
用于使操作于写入模式的该从设备稳定的逻辑，其中
使操作于写入模式的该从设备稳定是在使操作于读取模式的该从设备稳定之后进行的。
10.根据权利要求9所述的逻辑模块，其中，总线是集成电路间（I2C）总线。
11.根据权利要求10所述的逻辑模块，其中，用于使操作于读取模式的从设备稳定的逻辑包括：用于传输之后跟着停止比特的九个时钟周期的逻辑。
12.根据权利要求10所述的逻辑模块，其中，用于使操作于写入模式的从设备稳定的逻辑还包括：用于暂时将时钟线驱动为低并等待自所述从设备接收肯定应答比特的逻辑。
13.根据权利要求12所述的逻辑模块，其中，所述逻辑模块还包括：用于在尚未自所述从设备接收到肯定应答比特的情况下，再次暂时将时钟线驱动为低并等待自所述从设备接收肯定应答比特的逻辑。
14.根据权利要求12所述的逻辑模块，其中，所述逻辑模块还包括：用于在已经自所述从设备接收到肯定应答比特的情况下，将停止比特传输至所述从设备的逻辑。
15.根据权利要求10所述的逻辑模块，其中，所述逻辑模块还包括：用于确定已经自该一个或多个从设备接收到肯定应答比特从而将所述总线返回至正常操作状态的逻辑。
CN201080064762.8A 2010-02-26 2010-02-26 恢复不稳定总线的稳定性 Active CN102770851B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/025602 WO2011106016A1 (en) 2010-02-26 2010-02-26 Restoring stability to an unstable bus

Publications (2)

Publication Number Publication Date
CN102770851A true CN102770851A (zh) 2012-11-07
CN102770851B CN102770851B (zh) 2016-01-20

Family

ID=44507129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080064762.8A Active CN102770851B (zh) 2010-02-26 2010-02-26 恢复不稳定总线的稳定性

Country Status (5)

Country Link
US (1) US8799545B2 (zh)
CN (1) CN102770851B (zh)
DE (1) DE112010003368T5 (zh)
GB (1) GB2485095A (zh)
WO (1) WO2011106016A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257436A (zh) * 2015-06-16 2016-12-28 Arm 有限公司 发送器、接收器、数据传输***和数据传送方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2485095A (en) * 2010-02-26 2012-05-02 Hewlett Packard Development Co Restoring stability to an unstable bus
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US20150248373A1 (en) * 2014-02-28 2015-09-03 Qualcomm Incorporated Bit allocation over a shared bus to facilitate an error detection optimization
KR102454973B1 (ko) * 2016-01-28 2022-10-17 삼성디스플레이 주식회사 데이터 통신의 오류 복구 방법, 이를 수행하는 데이터 통신 시스템 및 이 데이터 통신 시스템을 포함하는 표시 장치
JP6792314B2 (ja) * 2016-04-22 2020-11-25 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071407A (zh) * 2007-06-22 2007-11-14 中兴通讯股份有限公司 主备***及主备***间实现外部部件互连设备切换的方法
US20090249122A1 (en) * 2006-08-14 2009-10-01 Kouhei Nadehara Debugger and debugging method
US20090292840A1 (en) * 2008-05-23 2009-11-26 George Vincent Konnail Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous i2c bus

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617574A (en) * 1989-05-04 1997-04-01 Texas Instruments Incorporated Devices, systems and methods for conditional instructions
US5680151A (en) * 1990-06-12 1997-10-21 Radius Inc. Method and apparatus for transmitting video, data over a computer bus using block transfers
US5341480A (en) * 1992-04-09 1994-08-23 Apple Computer, Inc. Method and apparatus for providing a two conductor serial bus
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5608883A (en) * 1993-02-01 1997-03-04 Digital Equipment Corporation Adapter for interconnecting single-ended and differential SCSI buses to prevent `busy` or `wired-or` glitches from being passed from one bus to the other
AU3313795A (en) * 1994-10-14 1996-04-26 Compaq Computer Corporation Circuit for placing a cache memory into low power mode in response to special bus cycles
GB2341468B (en) * 1994-11-09 2000-04-26 Adaptec Inc Serial port for a host adapter integrated circuit using a single terminal
US6014752A (en) * 1995-01-27 2000-01-11 Sun Mircosystems, Inc. Method and apparatus for fully controllable integrated circuit internal clock
US5941949A (en) * 1997-05-14 1999-08-24 Citrix Systems, Inc. System and method for transmitting data from a server application to more than one client node
KR100270263B1 (ko) * 1997-10-11 2000-10-16 윤종용 시스템 오류 발생시에도 동작가능한 에러 로깅 회로
TW432286B (en) * 1999-03-18 2001-05-01 Via Tech Inc Bus retry read method
US6256693B1 (en) * 1999-07-15 2001-07-03 3Com Corporation Master/slave data bus employing undirectional address and data lines and request/acknowledge signaling
JP2001290759A (ja) * 2000-04-10 2001-10-19 Fujitsu Ltd バスブリッジ及びバスブリッジシステム
US7171542B1 (en) * 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
US6772254B2 (en) * 2000-06-21 2004-08-03 International Business Machines Corporation Multi-master computer system with overlapped read and write operations and scalable address pipelining
GB2364867B (en) * 2000-07-17 2003-12-10 Advanced Risc Mach Ltd A data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units
US6820179B2 (en) * 2000-12-04 2004-11-16 Hitachi Hokkai Semiconductor, Ltd. Semiconductor device and data processing system
JP4120978B2 (ja) * 2001-02-27 2008-07-16 ヤマハ株式会社 電子楽器用バスシステム
US7149838B2 (en) * 2001-05-29 2006-12-12 Sun Microsystems, Inc. Method and apparatus for configuring multiple segment wired-AND bus systems
US6957284B2 (en) * 2002-01-16 2005-10-18 Microsoft Corporation System and method for pendant bud for serially chaining multiple portable pendant peripherals
US20040230866A1 (en) * 2003-04-30 2004-11-18 Hewlett-Packard Development Company, L.P. Test system for testing components of an open architecture modular computing system
US20050268142A1 (en) * 2004-04-12 2005-12-01 Ramesh Saripalli Pipelined clock stretching circuitry and method for I2C logic system
WO2005106687A1 (en) * 2004-04-28 2005-11-10 Koninklijke Philips Electronics N.V. Circuit with asynchronous/synchronous interface
US7146551B2 (en) * 2005-01-20 2006-12-05 Hewlett-Packard Development Company, L.P. Method and system of modifying data in functional latches of a logic unit during scan chain testing thereof
US7478286B2 (en) * 2005-04-08 2009-01-13 Linear Technology Corporation Circuit and method of detecting and resolving stuck I2C buses
JP2008539645A (ja) * 2005-04-29 2008-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 状態マシンを用いたｉ２ｃスレーブ／マスタインタフェース機能強化
KR100726081B1 (ko) * 2005-07-06 2007-06-08 주식회사 현대오토넷 집적회로 상호 통신을 이용한 차량의 네트워크 시스템 및그 제어방법
KR100778114B1 (ko) * 2006-09-18 2007-11-21 삼성전자주식회사 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치
US7882282B2 (en) * 2008-05-21 2011-02-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
US8489786B2 (en) * 2009-11-09 2013-07-16 Stmicroelectronics International N.V. Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications
DE102010005104B3 (de) * 2010-01-20 2011-07-21 Texas Instruments Deutschland GmbH, 85356 Elektronische Vorrichtung und Verfahren für einen größeren Adressbereich auf einem IIC oder einem IIC-kompatiblen Bus
GB2485095A (en) * 2010-02-26 2012-05-02 Hewlett Packard Development Co Restoring stability to an unstable bus
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090249122A1 (en) * 2006-08-14 2009-10-01 Kouhei Nadehara Debugger and debugging method
CN101071407A (zh) * 2007-06-22 2007-11-14 中兴通讯股份有限公司 主备***及主备***间实现外部部件互连设备切换的方法
US20090292840A1 (en) * 2008-05-23 2009-11-26 George Vincent Konnail Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous i2c bus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PHILIPS SEMICONDUCTORS CO.LTD: "PCF8584 I2C-BUS CONTROLLER DATA SHEET", 《HTTP://WWW.NXP.COM/PRODUCT/INTERFACE_AND_CONNECTIVITY/I2C/I2C_BUS_CONTROLLER_AND_BRIDGE_ICS/SERIES/PCF8584.HTML》, 21 October 1997 (1997-10-21) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257436A (zh) * 2015-06-16 2016-12-28 Arm 有限公司 发送器、接收器、数据传输***和数据传送方法

Also Published As

Publication number Publication date
WO2011106016A1 (en) 2011-09-01
US8799545B2 (en) 2014-08-05
CN102770851B (zh) 2016-01-20
GB201202059D0 (en) 2012-03-21
GB2485095A (en) 2012-05-02
DE112010003368T5 (de) 2012-06-14
US20120331196A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
CN102576339B (zh) 多协议存储设备桥
WO2019136595A1 (zh) 处理i2c总线死锁的方法、电子设备和通信***
US7529862B2 (en) System for providing access of multiple data buffers to a data retaining and processing device
CN102770851A (zh) 恢复不稳定总线的稳定性
JP5160100B2 (ja) データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
CN110908841B (zh) 一种i2c通信异常恢复方法及装置
US20080086578A1 (en) Integrated circuit device having send/receive macro for serial transfer bus
JP2011070282A (ja) 通信システム、マスタ装置、および、スレーブ装置
CN103744753B (zh) 一种双机***的数据交互方法与装置
CN109074294B (zh) 通信装置和通信***
US20130054851A1 (en) Method and device for disabling a higher version of a computer bus and interconnection protocol for interoperability with a device compliant to a lower version of the computer bus and interconnection protocol
KR102243771B1 (ko) 직렬 측파대 시그널링 링크
US20140244874A1 (en) Restoring stability to an unstable bus
US10740172B2 (en) Communication apparatus, communication method, program, and communication system
WO2012046634A1 (ja) 電子装置およびシリアルデータ通信方法
US10929321B2 (en) Communication apparatus, communication method, program, and communication system with avoidance of false detection of signal level changes
CN103150224A (zh) 用于提高启动可靠性的电子设备及方法
CN109074343B (zh) 通信设备、通信方法、程序、以及通信***
EP3459189B1 (en) Communication apparatus, communication method, program, and communication system
CN109075902B (zh) 通信装置、通信方法、程序和通信***
US10824582B2 (en) Communication apparatus, communication method, program, and communication system
KR102290796B1 (ko) Lin 통신 오류 발생에 따른 ecu 자동 재시작 방법
JP4915113B2 (ja) バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法
EP3991050B1 (en) Microcontroller system with gpios
CN116680224A (zh) 不对称PCIe总线设计方法、装置、总线装置及***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170204

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett-Packard Development Company, L.P.