CN102769447A - 全差分高速低功耗比较器 - Google Patents

Abstract

本发明公开了一种全差分高速低功耗比较器，包括由两个开关管M4、M5构成的差分放大级,由八个开关管M13、M6、M10、M7、M14、M9、M11、M8构成的自适应电流镜负载极，由两个开关管M1、M2构成的电流传输级，其中，还包括一支路电流开关，所述支路电流开关与输出级通过至少一个推挽反相器相连。本发明所设计的全差分高速低功耗比较器解决了传统的OTA比较器静态功耗大的技术问题，并且大大提高比较器的输出摆率，提高了比较器的增益和速度。

Description

全差分高速低功耗比较器

技术领域

本发明涉及一种全差分高速低功耗比较器，尤其是一种通过控制静态电流以达到低功耗的高速比较器。

背景技术

比较器是DC-DC开关电源***中重要的子模块之一，其性能尤其是速度、功耗、噪声、失调对整个DC-DC***的性能产生重要影响。为了提高基于交叉耦合对管线性OTA比较器的响应速度，在差分对输入管的负载端引入线性-非线性自适应电流镜结构，并且通过与交叉耦合对管结构的相互配合，使电流镜在不增大宽长比的前提下产生更大的镜像电流，但这种结构作为比较器产生的静态功耗很大。传统的比较器具有高速、高精度、抗电源噪声干扰能力强的特点，但是由于传统比较器在比较状态结束后仍有很大的静态电流，导致传统比较器静态功耗大，这也是传统比较器结构在低功耗应用中受到严重制约的重要原因。

发明内容

本发明所要解决的技术问题是提供一种能够能够有效的降低静态功耗，提高响应速度和精度，提出一种新型全差分高速低功耗比较器。

本发明为解决上述技术问题采用以下技术方案：本发明所设的一种全差分高速低功耗比较器，包括由两个开关管M4、M5构成的差分放大级,由八个开关管M13、M6、M10、M7、M14、M9、M11、M8构成的自适应电流镜负载极，由两个开关管M1、M2构成的电流传输级，其特征在于：还包括一个支路电流开关，所述电流开关与输出级通过至少一个推挽反相器相连。

作为本发明的一种优化结构：所述支路电流开关高电平导通时，与输出级通过奇数个推挽反相器相连，所述支路电流开关低电平导通时，与输出级通过偶数个推挽反相器相连。

作为本发明的一种优化结构：所述支路电流开关为NMOS管时，与输出级通过奇数个推挽反相器相连，所述支路电流开关为PMOS管时，与输出级通过偶数个推挽反相器相连。

作为本发明的一种优化结构：所述支路电流开关为N型开关管M12时，与输出级通过一个推挽反相器相连；所述支路电流开关为PMOS管时，与输出级通过两个推挽反相器相连。

作为本发明的一种优化结构：所述开关管M10的漏极与N型开关管M12的源极相连，开关管M1的漏极与N型开关管M12的漏极相连，所述推挽反相器的输出端与N型开关管M12的栅极相连。

作为本发明的一种优化结构：所述比较器的输出端与至少一个推挽反相器连接,该推挽反相器的输出端连接后续负载。

作为本发明的一种优化结构：所述开关管M20的漏极与输出端相连，所述推挽反相器的输出级与N型开关管M12的源极相连。

作为本发明的一种优化结构：所述推挽反相器由PMOS管和NMOS管构成。

本发明采用以上技术方案与现有技术相比，解决了传统的OTA比较器静态功耗大的技术问题，并且大大提高比较器的输出摆率，提高比较器的增益和速度。

附图说明

图1为传统OTA比较器；

图2为本发明全差分高速低功耗比较器的结构；

图3为本发明中的线性-非线性电流镜；

图4为方波输入信号的输出延迟；

图5为在N型开关管M12作用下流过开关管M1的电流；

图6为本发明交流小信号的增益。

具体实施方式

下面结合附图对本发明的技术方案做进一步的详细说明：

图1是传统OTA比较器电路，包括线性电流镜负载和差分放大级。在动态小信号时，交叉耦合对NMOS管M7、M8构成正反馈，增大其增益，而在动态大信号的情况下，该电路的线性电流镜并不能提供足够大的瞬态电流，而改良OTA比较器的瞬态特性。另外，静态时，该电路静态电流由固定尾电流组成，故在同样的增益、瞬态特性下，其静态功耗很大。

如图2所示：本发明设计的全差分高速低功耗比较器包括开关管M1、开关管M2、开关管M4至N型开关管M12，其中开关管M1的栅极与开关管M2的栅极相连，且开关管M1的栅极与自身的漏极相连，使M1的电阻减小。开关管M2的漏极与开关管M11的漏极、反相器F1的输入级相连。开关管M6至M11的源极相连并接地，开关管M4的源极与开关管M5的源极相连,输入信号Vin1和Vin2分别与开关管M4的栅极和开关管M5的栅极相连，开关管M4的漏极与开关管M10的栅极、开关管M6的栅极，开关管M8的栅极相连，开关管M5的漏极与开关管M9的栅极、开关管M11的栅极、开关管M7的栅极相连。N型开关管M12与反相器F1的输出端相连。开关管M13的栅极和开关管M14的栅极分别连接固定电位Vbn，开关管M13的漏极与开关管M4的漏极相连，开关管M14的漏极与开关管M5的漏极相连，开关管M14的源极与开关管M8的漏极、开关管M9的漏极相连，开关管M4的源极与开关管M15的漏极相连，开关管M5的源极与开关管M16的漏极相连，尾电流恒流偏值Vbp分别连接开关管M15的栅极和开关管M16的栅极，以提供恒定的尾电流。

如图3所示，本发明设计原理中所用到的线性-非线性自适应电流镜结构是在传统的电流镜基础上引入了一个开关管M13，其栅极电位Vbn为恒定偏置。在正常工作时开关管M10工作在饱和区，开关管M6的工作状态受开关管M13的控制。

电流I1恒定时，开关管M13的宽长比不变，若Vbn足够大，则开关管M13的漏极电位足够高，开关管M6工作在饱和区；若Vbn足够小，则开关管M13的漏极电位足够低，开关管M6工作在线性或深线性电阻区。此外，电流I1恒定时，保持Vbn不变，通过调节M13管的宽长比也可以控制M6管的工作状态。将M13管的宽长比调到足够大，开关管M13的过驱动电压就会相应减小，其漏极电位也就足够高，开关管M6就会工作在饱和区；将开关管M13的宽长比调到足够小，开关管M13的过驱动电压就会相应增大，其漏极电位也就足够低，开关管M6就会工作在线性电阻区。

对下面的公式中用到的部分参数做说明：μ_n为n沟道器件的表面迁移率，C_ox为单位面积栅氧化物电容，W为有效沟道宽度，L为有效沟道长度，I₁为流经开关管M1的电流，其它以此类推。V_GS为栅源电压，V_TN为N管的阈值电压。正常工作时开关管M6工作在线性区或深线性电阻区，开关管M13、开关管M10工作在饱和区。流过开关管M6的电流I1为：

$I_1={\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_1[(V_{\mathrm{GS}}-V_{\mathrm{TN}})V_{\mathrm{DS}}-\frac{1}{2}{V}_{\mathrm{DS}}^2]---\left(1\right)$

开关管M6在深线性区时，V_DS<<(V_GS-V_TN)/2，I1约等于：

$I_1\&ap;{\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_1(V_{\mathrm{GS}}-V_{\mathrm{TN}})V_{\mathrm{DS}}---\left(2\right)$

若不考虑沟道长度调制效应，流过开关管M10的电流为：

$I_2=\frac{1}{2}{\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_2{(V_{\mathrm{GS}}-V_{\mathrm{TN}})}^2---\left(3\right)$

由(2)，(3)式可得线性-非线性电流镜的镜像电流和基准电流之间的关系为：

$\frac{I_2}{I_1}=\frac{1}{2}\frac{{(W/L)}_2}{{(W/L)}_1}\frac{(V_{\mathrm{GS}}-V_{\mathrm{TN}})}{V_{\mathrm{DS}}}>>\frac{{(W/L)}_2}{{(W/L)}_1}---\left(4\right)$

由(4)可知，在宽长比不变的条件下，线性-非线性电流镜比传统电流镜产生更大的镜像电流，这将大大提高比较器的输出摆率。

该全差分高速低功耗比较器中Vbn为固定偏置，使开关管M13和开关管M14正常工作时处于饱和态。Vbp为PMOS尾电流的恒流偏置，确保流过开关管M15、开关管M16的电流不随电源电压变化，实现该比较器在电源电压变化的条件可以正常工作。电路结构中引入了线性-非线性电流镜结构，其中开关管M10、开关管M11、开关管M13、开关管M14工作在饱和区，开关管M6、开关管M7、开关管M8、开关管M9工作在线性电阻区。利用线性/非线性自适应电流镜带来的电流传输系数的倍增，提高电路跨导和比较器输出摆率，从而提高比较器的增益和速度。

当Vin1=Vin2时，流经开关管M4和开关管M5的电流大小相等。开关管M4和开关管M5管的漏极电位也相等，流过开关管M6、开关管M7、开关管M8、开关管M9管的电流分别为：

$I_6\&ap;{\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_6(V_2-V_{\mathrm{TN}})V_{\mathrm{DS}6}---\left(5\right)$

$I_7\&ap;{\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_6(V_3-V_{\mathrm{TN}})V_{\mathrm{DS}6}---\left(6\right)$

$I_8\&ap;{\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_8(V_2-V_{\mathrm{TN}})V_{\mathrm{DS}7}---\left(7\right)$

$I_9\&ap;{\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_9(V_3-V_{\mathrm{TN}})V_{\mathrm{DS}7}---\left(8\right)$

若Vin1变小，则流经开关管M4的电流变大、开关管M5的电流变小，V2随之升高，V3降低,VD6降低，VD7升高。对于开关管M7，此时其漏源电压降低，且栅源电压降低，故流经开关管M7的电流I₇减少，同理，流经开关管M6的电流I₆增多。但由于此时VD6降低，致使V2升高，I₁₃继续增大，进一步引起VD6下降。由I₁₃增大，导致I₁₄减小，V₃下降，进而引起VD7、V2上升。使I₈增大，但由于I₁₄降低，导致I₉减小的更多，进而引起V₃进一步降低。V3、VD6下降，引起I₇进一步减小，则I₆进一步增大，V2进一步升高。经过一系列正反馈过程，使开关管M7和开关管M9管进入亚阈值区域。在亚阈值区域里流过开关管M7和开关管M9的电流I₇、I₉分别为：

$I_7=I_{D0}\exp \left(\frac{V_3-V_{\mathrm{TN}}}{{\mathrm{nV}}_T}\right)(1+{\mathrm{\&lambda;V}}_{\mathrm{DS}6})---\left(9\right)$

$I_9=I_{D0}\exp \left(\frac{V_3-V_{\mathrm{TN}}}{{\mathrm{nV}}_T}\right)(1+{\mathrm{\&lambda;V}}_{\mathrm{DS}7})---\left(10\right)$

VD6继续降低，VD7继续升高，V₃继续降低，V2继续升高，直到锁存过程结束，V₃被锁存于低电位，V2锁存在高电位。经过线性-非线性电流镜作用，流过开关管M10的电流很大，流过开关管M11的电流几乎为0，致使开关管M1、开关管M2的栅极电位比较低，并使V1电位为高。比较行为结束后流过开关管M10的大电流保持不变，这就使比较器的静态功耗比较大，Vin变小的情况亦是如此。

为降低比较器的静态功耗，在电路中添加一个N型N型开关管M12。利用电路输出电位V1控制N型开关管M12的状态，以控制左边路里电流的通过与否。在Vin1<Vin2时，在比较器比较结束后，V1为高，使N型开关管M12断开，这就大大降低了比较器的静态功耗。Vin1>Vin2时，开关管M1中无静态电流，N型开关管M12控制状态不受限制。同样，N型开关管M12也可以为P型，通过将比较器的输出端与偶数个反相器串联，譬如两个，即可控制M12的导通和断开。

为提高比较器输出端驱动大容性负载的能力，在比较器输出端增加了一个推挽反相器。以增大电路充放电流的能力，也可以增加一组推挽反相器，以驱动更大的容性负载。

为避免当V1为高时，电位不够高，导致反相器F1有静态功耗，故增加开关管M20。当V1=1，Vout=0时，M20有效，维持V1=1，当没有M20管时，此时V1为高阻态，要求倒相器尺寸大，提供大电容维持V1高电平，因此增加M20管的另外的好处是反相器尺寸可降低，因此M20管宽长比不能大。

仿真结果

在0.18μm CMOS工艺条件下，利用cadence对本发明比较器进行仿真，电源电压为3.3V，尾电流单个支路为8.85μA，比较器工作频率为10MHz。电路器件参数设计如表1所示。

表1电路结构中各个器件的参数

仿真结果表明：在tt工艺角下，比较器的延迟时间为9.69ns，功耗为58.4μW，仿真结果如图4所示，图4为方波输入信号的上升沿及下降沿的延迟。由图5可以看出，若输入信号Vin1<Vin2，在其比较过程中M1有电流通过，一旦比较结束，镜像电流就被截断，此支路静态功耗几乎为0,符合预期效果。图6为交流小信号的增益。

性能参数对比

在相同工艺条件下，对传统OTA比较器和本发明的全差分高速低功耗比较器进行仿真。在元件参数均一样，电源电压为3.3V的情况下，输入占空比为50%，周期为100ns的方波信号，上升时间、下降时间均为1ns，负载电容为1pf，其性能对比如表2：

表2性能参数对比

由上表可知，在同等的仿真条件下，本发明的全差分高速低功耗比较器在延时和功耗方面均优于传统OTA比较器，在差分信号为0.3V下，功耗延迟积能够降低77%。

虽然上述结实内容展示本发明的说明性实施例，但应注意在不脱离由所附的权利要求书所界定的本发明的范围的情形下本文中可进行各种改变及修改，如NMOS和PMOS的互换等。虽然可能以单数形式描述或主张本发明的元件，但除非明确陈述对于单数的限制，否则也可预期复数形式。

Claims (8)

1.一种全差分高速低功耗比较器，包括由两个开关管M4、M5构成的差分放大级,由八个开关管M13、M6、M10、M7、M14、M9、M11、M8构成的自适应电流镜负载极，由两个开关管M1、M2构成的电流传输级，其特征在于：还包括一个支路电流开关，所述电流开关与输出级通过至少一个推挽反相器相连。

2.根据权利要求1所述的全差分高速低功耗比较器，其特征在于：所述支路电流开关高电平导通时，与输出级通过奇数个推挽反相器相连，所述支路电流开关低电平导通时，与输出级通过偶数个推挽反相器相连。

3.根据权利要求1所述的全差分高速低功耗比较器，其特征在于：所述支路电流开关为NMOS管时，与输出级通过奇数个推挽反相器相连，所述支路电流开关为PMOS管时，与输出级通过偶数个推挽反相器相连。

4.根据权利要求1所述的全差分高速低功耗比较器，其特征在于：所述支路电流开关为N型开关管M12时，与输出级通过一个推挽反相器相连；所述支路电流开关为PMOS管时，与输出级通过两个推挽反相器相连。

5.根据权利要求4所述的全差分高速低功耗比较器，其特征在于：所述开关管M10的漏极与N型开关管M12的源极相连，开关管M1的漏极与N型开关管M12的漏极相连，所述推挽反相器的输出端与N型开关管M12的栅极相连。

6.根据权利要求1所述的全差分高速低功耗比较器，其特征在于：所述比较器的输出端与至少一个推挽反相器连接,该推挽反相器的输出端连接后续负载。

7.根据权利要求1所述的全差分高速低功耗比较器，其特征在于：所述开关管M20的漏极与输出端相连，所述推挽反相器的输出级与N型开关管M12的源极相连。

8.根据权利要求1所述的全差分高速低功耗比较器，其特征在于：所述推挽反相器由PMOS管和NMOS管构成。

Images