CN102761273A - 一种原边反馈ac-dc开关电源的空载控制*** - Google Patents

Abstract

本发明公开了一种原边反馈AC-DC开关电源的空载控制***，包括控制芯片、变压器、NMOS管，控制芯片设置PWM控制及线补偿单元；PWM控制及线补偿单元一输入端与输出电压侦测采样单元连接，另两个输入端分别与反馈信号引入脚FB和原边电流侦测信号引入脚CS相连接；PWM控制及线补偿单元输出端、逐周期限流单元分别通过或门逻辑与RS触发器连接。本发明PWM控制及线补偿单元产生中轻载时的PWM控制模式，使得每个周期的原边峰值电流随负载的降低而降低，利于降低中轻载时的***噪声，其还对最低的原边峰值进行线补偿，使***在宽的输入电压范围内均具有极低的待机功耗，或门逻辑可以实现PWM与PFM控制模式的平滑转换。

Description

一种原边反馈AC-DC开关电源的空载控制***

技术领域

本发明涉及开关电源技术，尤其涉及的是一种原边反馈AC-DC开关电源的空载控制***。

背景技术

原边反馈方式的AC—DC控制技术是最近10年间发展起来的新型AC—DC控制技术，与传统的副边反馈开关电源机构结构相比，其最大的优势在于省去了隔离芯片以及与隔离芯片配合工作的一组元器件，这样就节省了电路板上的空间，降低了成本并且提高了***的可靠性。原边反馈直流电源在手机充电器等成本压力较大的应用领域，以及LED驱动电源等对体积要求很高的应用领域有较大的市场份额。

附图1给出了现有技术的一种原边反馈AC-DC电源控制芯片及其应用的结构框图，如附图1所示，所述原边反馈AC-DC驱动电源包括控制芯片、变压器、NMOS管，所述变压器包括原边绕组Np、辅助绕组Na以及次级绕组Ns，所述控制芯片包括副边导通时间检测单元、恒流频率控制单元、恒压控制单元、与门逻辑、RS触发器、PFM单元、驱动单元、逐周期限流单元以及内建电源模块。

在采用这种控制芯片构成的原边反馈AC-DC电源中，电阻R1和电阻R2构成取样电路，所述FB引脚为辅助绕组Na电压反馈引入脚，并从电阻R1和电阻R2构成取样电路中取得信号。在控制芯片内部，FB引脚连接到输出电压侦测单元和副边导通时间检测单元的输入端，所述导通时间检测单元的输出连接到恒流频率控制单元，所述输出电压侦测单元的输出端连接到恒压频率控制单元，所述CS引脚为原边绕组Np电流检测信号引入脚，从NMOS管源极电阻R3上取得信号。在控制芯片内部，CS引脚连接到逐周期限流单元的输入端，恒流频率控制单元和恒压频率控制单元的输出信号分别连接与门的两个输入端，与门逻辑的输出端(即开启信号)和逐周期限流单元的输出端(即关断信号)分别连接到RS触发器的S端和R端，所述RS触发器的输出端即Q端连接到PFM单元的输入端，PFM单元连接到驱动单元，所述驱动单元的输出端与控制芯片的OUT引脚连接，OUT引脚输出接至NMOS管的栅极，用于驱动外部的功率NMOS管。VCC引脚为控制芯片的电源引脚，用于为整个控制芯片接入外部电源；FB引脚同时作为恒流频率控制信号和恒压频率控制信号，其恒流频率控制用于侦测辅助绕组Na的导通时间，以便恒流频率控制单元按比例调节工作周期，使得次级绕组Ns输出电流稳定在设定的值，即实现LED驱动电源的恒流功能；其恒压频率控制用于侦测副边导通时辅助绕组的电压，间接反映输出绕组的电压，进而间接反映输出电压的大小，并根据所侦测到的电压大小来调节开关频率，使得输出电压稳定在设定值。CS为原边绕组Np电流侦测引脚，用于侦测原边绕组Np导通时的峰值电流，以实现各周期过程中的逐周期限流，进而使得每个周期传输的能量均相同；GND为芯片的接地引脚。当***正常工作时，由于变压器原边绕组Np的极性相对辅助绕组Na和次级绕组Ns同名端相反，因此在原边绕组Np导通时，FB引脚为负电压；当处于次级绕组Ns导通阶段时，由于辅助绕组Na与次级绕组Ns同名端极性相同，因此FB电压为正电压，此时变压器副边绕组电压为Vs=Vo+Vz，辅助绕组电压Va=Vs×(NA/NS)=VFB×R2/(R1+R2) ,因此Vo=VFB×R2×NS/[(R1+R2)*NA]-Vz，也就是输出电压是反馈电压VFB的函数，芯片通过恒压频率控制单元来调节VFB到设定值，即可使得输出电压Vo稳定在设定值，此时***工作在恒压模式；当***工作在恒流模式时，副边导通时间检测单元可通过侦测FB引脚为正电压的时间来确定次级绕组Ns的导通时间Tons，并以此为依据来确定***的工作周期T=K×Tons，其中K为比例系数。由于***工作于断续模式，每个周期均要使原边绕组Np储存的能量全部在次级绕组Ns释放，这样次级绕组Ns的平均输出电流Iout=Ips×Tons/T=Ipp×(NS /NP) ×(1/K)， Ips为次级绕组Ns导通时的峰值电流，Ipp为原边绕组Np导通时的峰值电流，Ns为次级绕组Ns的圈数，Np为原边绕组Np的圈数。这样只要设定好Ipp和K及变压器参数，那么次级绕组Ns的输出电流就是一个恒定值。

当***工作在轻载或者空载时，由于每个周期原边导通峰值电流固定不变，因此每个周期传输给副边的能量固定不变，这样在输出完全空载时，由于不停地有能量向副边传输，副边输出电压会不断被抬高，且高于设定值，为了解决该问题，通常需要给副边输出端加入一个假负载RL，用于消耗掉每个周期传输过来的能量，使得输出电压维持在设定值。加入假负载RL带来的是待机功耗的增加，为了降低待机功耗，必须降低控制芯片的最低工作频率Fmin，使其在相同时间内导通次数减少，从而减少传输的能量，这样就能增大RL阻值来降低待机功耗。但是Fmin又会对***的动态特性产生极大影响，当负载突然从零跳变到满载时受Fmin的限制，芯片不能立即使原边导通来补充能量，而是必须等待最大关断时间Tmax(Tmax=1/F_min)过了才能使原边导通，这样，在Tmax这段时间内由于输出端负载很大，而能量有没有传输，因此输出电压会迅速下降，其下降值完全取决于Tmax，Tmax越大，即Fmin越低则待机功耗越小，但是动态特性越差，反之则待机功耗越大，而动态特性较好。因此***的待机功耗和动态特性难以同时做好，必须折中或者牺牲一个来改善另一个。

因此，现有技术存在缺陷，需要改进。

 

发明内容

本发明所要解决的技术问题是：提供一种动态特性好且待机功耗低的原边反馈AC-DC开关电源的空载控制***。

本发明的技术方案如下：一种原边反馈AC-DC开关电源的空载控制***，包括控制芯片、变压器、NMOS管，所述控制芯片包括副边导通时间侦测单元、恒流频率控制单元、输出电压侦测采样单元、恒压频率控制单元、内建电源单元、与门逻辑、RS触发器、PFM单元、驱动单元和逐周期限流单元；并且，所述控制芯片还设置一PWM控制及线补偿单元；所述PWM控制及线补偿单元设置三输入端，其中，一输入端与所述输出电压侦测采样单元的输出端连接，另两个输入端分别与反馈信号引入脚FB和原边电流侦测信号引入脚CS相连接；并且，所述PWM控制及线补偿单元输出端、以及所述逐周期限流单元分别通过一或门逻辑与所示RS触发器连接。

应用于上述技术方案，所述的空载控制***中，所述输出电压侦测采样单元设置采样保持模块、运放和补偿与钳位单元；所述采样保持模块与所述变压器连接，其输出端与所述运放的反相输入端连接，所述运放的同相输入端连接内部基准电压，其输出端连接所述补偿与钳位单元的一个输入端，所述补偿与钳位单的另一输入端连接所述内部基准电压，其输出端分别与所述恒压频率控制单元和所述PWM控制及线补偿单元连接。

应用于各个上述技术方案，所述的空载控制***中，所述PWM控制及线补偿单元由运放、第一PMOS管、第二PMOS管、第一电阻、第二电阻和比较器组成；所述运放的同相输入端接零电位，其反相输入端接所述第一电阻的一端和所述第一PMOS管的漏极，所述第一电阻的另一端接所述变压器，所述运放的输出端连接所述第一PMOS管和所述第二PMOS管的栅极，所述第一PMOS管和所述第二PMOS管的栅极的源极接内部电源，所述第二PMOS管的漏极连接所述第二电阻的一端并连接所述比较器的反相输入端，所述第二电阻的另一端连接所述变压器，所述比较器同相输入端连接所述补偿与钳位单元输出端，比较器输出端所述或门逻辑的一输入端。

采用上述方案，本发明通过控制芯片中增加了PWM控制及线补偿单元和或门逻辑。PWM控制及线补偿单元用于产生中轻载时的PWM控制模式，使得每个周期的原边峰值电流随负载的降低而降低，这样有利于降低中轻载时的***噪声；此外该单元还对最低的原边峰值进行线补偿，使其不随线电压的变化而变化，从而使***在宽的输入电压范围(85VAC-264VAC)内均具有极低的待机功耗。或门逻辑用于实现PWM与PFM的结合，实现PWM与PFM控制模式的平滑转换。

附图说明

图1为现有技术的结构示意图。

图2为是本发明的结构示意图。

图3为输出电压侦测采样单元的电路结构示意图。

图4为PWM控制及线补偿单元的电路结构示意图。 

具体实施方式

以下结合附图和具体实施例，对本发明进行详细说明。

如图2所示，本实施例提供了一种原边反馈AC-DC开关电源的空载控制***，所述空载控制***通过在控制芯片中增加PWM控制及线补偿单元和或门逻辑，通过所述PWM控制及线补偿单元从而使空载控制***在宽的输入电压范围内，如在85VAC-264VAC的电压范围内，均具有极低的待机功耗，并且，通过所述或门逻辑实现PWM与PFM控制模式的平滑转换。

其中，所述空载控制***包括控制芯片1、变压器3、NMOS管2，所述控制芯片1包括副边导通时间侦测单元101、恒流频率控制单元102、输出电压侦测采样单元103、恒压频率控制单元105、内建电源单元104、与门逻辑106、RS触发器107、PFM单元108、驱动单元109和逐周期限流单元110。

并且，所述控制芯片1还设置一PWM控制及线补偿单元111；所述PWM控制及线补偿单元一端与所述输出电压侦测采样单元的输出端连接，另一端与所述变压器的原边绕组Np连接，通过所述变压器的原边绕组Np输入电流检测信号，并输入所述输出电压侦测采样单元的输出电压；PWM控制及线补偿单元111用于产生中轻载时的PWM控制模式，使得每个周期的原边峰值电流随负载的降低而降低，这样有利于降低中轻载时的***噪声；此外PWM控制及线补偿单元111还对最低的原边峰值进行线补偿，使其不随线电压的变化而变化，从而使空载控制***在宽的输入电压范围，例如，85VAC-264VAC，内均具有极低的待机功耗。

并且，所述PWM控制及线补偿单元111与所述逐周期限流单元110分别通过一或门逻辑112与所示RS触发器107连接。

其中，或门逻辑112用于实现PWM与PFM的结合，当***工作于恒流模式时，所述输出电压侦测采样单元的输出电压很高，逐周期限流阈值OCP低于PWM的阈值，因此每个周期都由逐周期限流阈值OCP来关断开关管，当***工作于中轻载，即恒压模式时，逐周期限流阈值的电压随负载的降低而降低，逐周期限流阈值OCP高于PWM的阈值，因此每个周期都由PWM来关断开关管，即由PWM控制及线补偿单元111来关断开关管，所述；因此每个周期的关断信号取决于逐周期限流阈值的OCP阈值和PWM控制及线补偿单元111的PWM阈值中比较低的那个信号，从而实现PWM与PFM控制模式的平滑转换。

并且，如图3所示，图3是输出电压侦测采样单元103的内部电路示意图。输出电压侦测采样单元103由采样保持模块1031、运放1032和补偿与钳位单元1033组成。采样保持模块1031通过所述控制芯片1的引入脚FB输入信号，其输出端FBs连接运放1032的反相输入端，运放1032的同相输入端连接内部基准电压Vref，运放1032的输出端EAout连接补偿与钳位单元1033的一个输入端，补偿与钳位单元1033的另一输入端连接内部基准电压VL，补偿与钳位单元1033的输出端用于控制后级的恒压频率控制单元105与PWM控制及线补偿单元111。其中采样单元1031用于在每个周期副边导通时的某个固定时刻对引入脚FB的信号电压进行采样并保持，从而间接地对输出电压Vo进行采样保持，其输出即为采样保持信号FBs；运放1032用于放大采样输出信号与内部基准电压Vref之间的差值，运放1032用用于控制恒压模式的工作频率和中轻载时原边峰值电流的大小，从而精确控制输出电压的值；补偿与钳位单元1033用于对运放1032进行频率补偿，已确保环路的稳定性，同时对运放的输出进行下钳位，当***处于轻载或空载时，引入脚FB的信号电压略高于基准电压Vref，此时运放1032的输出为低电平(最低位0V)，而补偿与钳位单元1033一但侦测到运放的输出电压EAout<VL，就把输出钳位在VL，即补偿与钳位单元11033的输出信号的电压comp最低位VL，当EAout≥VL时，comp=EAout；当EAout<VL时comp=VL，这样由VL控制恒压频率控制单元105，产生最低工作频率Fmin，且VL通过控制PWM控制及线补偿单元1111，决定原边最低峰值电流。

并且，如图4所示，图4是PWM控制及线补偿单元111的内部电路示意图，它由运放1111、第一PMOS管1112和第二PMOS管1113、第一电阻1114、第二电阻1115、以及比较器1116组成。其中，运放1111的同相输入端接零电位，运放1111的反相输入端接第一电阻1114的一端和第一PMOS管1112的漏极，第一电阻1114的另一端通过引入脚FB与外部所述变压器连接，通过引入脚FB输入信号，运放1114的输出端连接PMOS管1112和1113的栅极，第一PMOS管1112和第二PMOS管1113的源极接内部电源，第二PMOS管1113的漏极连接第二电阻1115的一端并连接比较器1116的反相输入端，第二电阻1115的另一端连接控制芯片的引入脚CS，并输入信号，比较器1116同相输入端连接补偿与钳位单元的输出端，输入信号，比较器1116输出端输出PWM信号，比较器1116输出端连接或门逻辑112的一输入端。

如此，当原边导通时引入脚FB端电压由线电压和变压器原边与辅助绕组的匝比(Np/Na)决定，且极性相反，即VFB= – Vline*（Na/Np）*R2/(R1+R2)，因此第一PMOS管1112的漏端电流IFB=(0–VFB)/Rc=Vline*Na*R2/[NP*Rc*(R1+R2)]，而第二PMOS管1113和第一PMOS管1112是电流镜的关系，且比例为1：n，因此第二PMOS管1113的漏端电流Iline=n*IFB= n*Vline*Na*R2/[NP*Rc*(R1+R2)]。当***处于空载阶段时，补偿与钳位单元11033的输出信号的电压comp电压最低，为VL，此时原边峰值电流最低，

VCS=VL-Iline*RB=VL-RB* n*Vline*Na*R2/[NP*Rc*(R1+R2)]

而芯片关断延时Δt 所带来的电流为Vline*Δt/Lp时，只要设计适当的参数使得RB* n*Vline*Na*R2/[NP*Rc*(R1+R2)]=R3* Vline*Δt/Lp，

即RB* n* Na*R2/[NP*Rc*(R1+R2)]= R3e*Δt/Lp 即可消除Δt所带来的影响，使得***的原边最小峰值电流固定等于VL/R3，不随线电压的变化而变化，这样在宽的输入电压范围内，***空载时每个周期传送到副边的能量都相同，因此在宽的电压范围，如85V-264V，内都可以使用相同的、阻值较大的假负载RL，以获得极低的待机功耗。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (3)

1.一种原边反馈AC-DC开关电源的空载控制***，包括控制芯片、变压器、NMOS管，所述控制芯片包括副边导通时间侦测单元、恒流频率控制单元、输出电压侦测采样单元、恒压频率控制单元、内建电源单元、与门逻辑、RS触发器、PFM单元、驱动单元和逐周期限流单元，其特征在于；

并且，所述控制芯片还设置一PWM控制及线补偿单元；

所述PWM控制及线补偿单元设置三输入端，其中，一输入端与所述输出电压侦测采样单元的输出端连接，另两个输入端分别与反馈信号引入脚FB和原边电流侦测信号引入脚CS相连接；

并且，所述PWM控制及线补偿单元输出端、以及所述逐周期限流单元分别通过一或门逻辑与所述RS触发器连接。

2.根据权利要求1所述的空载控制***，其特征在于，所述输出电压侦测采样单元设置采样保持模块、运放和补偿与钳位单元；所述采样保持模块与所述变压器连接，其输出端与所述运放的反相输入端连接，所述运放的同相输入端连接内部基准电压，其输出端连接所述补偿与钳位单元的一个输入端，所述补偿与钳位单的另一输入端连接所述内部基准电压，其输出端分别与所述恒压频率控制单元和所述PWM控制及线补偿单元连接。

3.根据权利要求2所述的空载控制***，其特征在于，所述PWM控制及线补偿单元由运放、第一PMOS管、第二PMOS管、第一电阻、第二电阻和比较器组成；所述运放的同相输入端接零电位，其反相输入端接所述第一电阻的一端和所述第一PMOS管的漏极，所述第一电阻的另一端接所述变压器，所述运放的输出端连接所述第一PMOS管和所述第二PMOS管的栅极，所述第一PMOS管和所述第二PMOS管的栅极的源极接内部电源，所述第二PMOS管的漏极连接所述第二电阻的一端并连接所述比较器的反相输入端，所述第二电阻的另一端连接所述变压器，所述比较器同相输入端连接所述补偿与钳位单元输出端，比较器输出端所述或门逻辑的一输入端。

Images