CN102760109A - 数据的通信方法、装置及*** - Google Patents
数据的通信方法、装置及*** Download PDFInfo
- Publication number
- CN102760109A CN102760109A CN2012101993972A CN201210199397A CN102760109A CN 102760109 A CN102760109 A CN 102760109A CN 2012101993972 A CN2012101993972 A CN 2012101993972A CN 201210199397 A CN201210199397 A CN 201210199397A CN 102760109 A CN102760109 A CN 102760109A
- Authority
- CN
- China
- Prior art keywords
- chip
- address
- frame
- indication
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明实施例公开了一种数据的通信方法、装置及***,涉及通信技术领域,解决了现有技术中由于主芯片对从芯片的各个寄存器需要进行分别配置,在配置过程中若发生中断,配置过程将出现错误的问题。所述方法包括:将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间;获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧;将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。本发明适用于多芯片间的数据通信。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种数据的通信方法、装置及***。
背景技术
当前,在一个数据通信***中可能存在多个芯片,多个芯片间存在着控制信号、配置信息、业务数据等的交换,例如多个芯片中存在一个主芯片和多个从芯片,若所述主芯片需要与从芯片进行控制信号、配置信息、业务数据等的交换,则所述主芯片需要对所述从芯片的地址空间进行读取或写入的操作。
现有技术中有一种主芯片对从芯片的地址空间进行读取或写入的操作方法,其中主芯片使用本地总线(Local Bus)接口控制器,从芯片使用硬件平台接口(Hardware Platform Interface,简称HPI)接口控制器,所述HPI接口控制器中包括控制寄存器、地址寄存器、数据寄存器及状态寄存器。所述主芯片在需要对从芯片的地址空间进行读取或写入的操作时,首先主芯片通过所述Local Bus接口控制器直接访问所述HPI接口控制器中的控制寄存器、地址寄存器、数据寄存器、状态寄存器,并对各寄存器进行分别配置,例如在写入操作时,将写入的命令先存储于控制寄存器,再将需要写入的从芯片的地址空间的地址存储于地址寄存器、再将要写入的数据存储于数据寄存器、最后检查所述状态寄存器以获知所述从芯片是否可以接收所述要写入的数据,在获知所述从芯片当前可以接收所述要写入的数据后,将所述要写入的数据发送给所述从芯片,以将所述要写入的数据写入到所述从芯片的相应的地址空间中。
在实现本发明实施例的过程中,发明人发现现有技术中至少存在如下问题:
在主芯片对从芯片的各个寄存器进行分别配置时,进行了多个配置动作,若在配置了其中的一个或多个寄存器后,如果被其他程序干扰而造成中断,则整个配置过程会出现错误,造成所述主芯片对从芯片的地址空间进行读取或写入的操作无法完成的问题。
发明内容
本发明的实施例提供一种数据的通信方法、装置及***,能够解决现有技术中由于主芯片对从芯片的各个寄存器需要进行分别配置,在配置过程中若发生中断,则配置过程将出现错误,造成所述主芯片对从芯片的地址空间进行读取或写入的操作无法完成的问题。
为达到上述目的,本发明采用如下技术方案:
一种数据的通信方法,包括:
将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间;
获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧;
将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。
一种数据的通信装置,包括:
重映射空间设置单元,用于将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间;
获取单元,用于获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧;
操作单元,用于将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。
一种数据的通信***,包括数据的通信装置及从芯片,其中,
所述数据的通信装置,用于将所述从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成所述主芯片与所述从芯片的重映射空间,获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧,并将所述第一数据帧发送给所述从芯片,根据所述第一数据帧中的总线操作信息对所述从芯片进行操作;
所述从芯片,用于接收所述数据的通信装置发送的所述第一数据帧。
本发明实施例提供的数据的通信方法、装置及***,由于通过将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间并根据所述重映射空间将所述总线操作信息打包为第一数据帧,从而将所述第一数据帧直接发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。与现有技术相比,本发明实施例仅向所述从芯片发送了一次信息,而无需进行多次配置,则避免了多次配置中若产生中断,而造成整个配置过程出错,所述主芯片对从芯片的地址空间进行读取或写入的操作失败的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的数据的通信方法的流程图;
图2为本发明又一实施例提供的数据的通信方法的流程图;
图3为本发明实施例提供的数据的通信装置的结构示意图一;
图4为本发明实施例提供的数据的通信装置的结构示意图二;
图5为本发明实施例提供的数据的通信***的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明技术方案的优点更加清楚,下面结合附图和实施例对本发明作详细说明。
如图1所示,本发明实施例提供的数据的通信方法,包括:
步骤101、将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间。
其中,由于在多芯片情况下存在多个从芯片,因此所述从芯片的身份标识用于指示所述主芯片将要访问的从芯片,例如在预先设置的主芯片的地址空间上可以设置一对接器件片选指示域,将所述从芯片的身份标识存储于该对接器件片选指示域中;由于所述主芯片将要访问的并非整个从芯片,而是所述从芯片上的一段地址空间,则所述从芯片的地址空间的地址用于指示所述主芯片将要访问的地址空间的地址,例如在预先设置的主芯片的地址空间上可以设置一对接器件基地址指示域,将所述从芯片的地址空间的地址存储于该对接器件基地址指示域中。
步骤102、获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧。
其中,所述总线操作信息可以包括操作属性指示(包括读取指示或者写入指示)、操作地址指示(包括读取地址指示或者写入地址指示)、传输类型(包括固定FIX地址模式或者叠加INCR地址模式)、以及操作长度及单位(包括读取长度及单位或者写入长度及单位),若所述操作属性指示为写入指示,则所述总线操作信息还包括待写入的数据内容。所述操作属性指示用于指示所述主芯片将要进行的操作动作是读取或者写入,所述操作地址指示用于指示所述主芯片将要对所述从芯片的某一地址空间的地址进行操作,所述传输类型用于指示所述主芯片将要进行的操作是在固定地址空间的地址上的或者是在地址空间的几个连续的地址上的,所述操作长度及单位用于指示所述主芯片将要进行的读取或者写入操作的数据的大小,其中所述操作单位可以是字节、半字、字或双字。
为了令所述从芯片获知到所述总线操作信息,同时又避免多次发送而在意外中断后造成错误(即为令所述发送过程具有原子性),可以将所述总线操作信息打包为一个第一数据帧,具体可以将所述第一数据帧划分为三部分:控制域、地址域及数据域,将所述操作属性指示、传输类型、操作长度及单位转换为帧结构形式,并存储于所述控制域中,将所述操作地址指示转换为帧结构形式,并存储于所述地址域中,若存在写入数据内容,则将所述写入数据内容转换为帧结构形式,并存储于所述数据域中,所述帧结构形式可以是数字信号,例如所述第一数据帧的位宽中的其中一位作为所述操作属性指示,例如以“0”表示所述操作属性为读取,以“1”表示所述操作属性为写入,此外所述总线操作信息中的操作地址指示、传输类型、操作长度及单位、待写入的数据内容均可采用相应的数字信号表示,此处不再赘述。
步骤103、将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。
具体的,所述主芯片与所述从芯片间设置有扩展串行设备接口(ExpandedSerial Peripheral Interface,简称ESPI),通过所述ESPI接口将所述第一数据帧一次发送给所述从芯片。
其中,所述ESPI可以包括多个管脚,其中存在一个或多个片选管脚(一般每个从芯片对应一个片选管脚)、一个随路时钟管脚、一个读数据有效指示管脚及一个或多个双向数据管脚,则所述通过所述ESPI接口将所述第一数据帧一次发送给所述从芯片可以是,主芯片通过所述对接器件片选指示域产生片选信号,并通过所述片选管脚将所述片选信号发送到所述从芯片,通过所述随路时钟管脚发送时钟信号,采用根据所述时钟信号每个周期发送一定比特值来通过所述双向数据管脚将所述第一数据帧发送到所述从芯片上,所述读数据有效指示管脚用于在所述主芯片的操作属性指示为读取指示时,在从芯片的地址空间上的数据可读时,向所述主芯片返回一个可读指示,使得所述主芯片开始读取所述从芯片的地址空间上的数据。
本发明实施例提供的数据的通信方法,由于通过将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间并根据所述重映射空间将所述总线操作信息打包为第一数据帧,从而将所述第一数据帧直接发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。与现有技术相比,本发明实施例仅向所述从芯片发送了一次信息,而无需进行多次配置,则避免了多次配置中若产生中断,而造成整个配置过程出错,所述主芯片对从芯片的地址空间进行读取或写入的操作失败的问题。
如图2所示,本发明又一实施例提供的数据的通信方法,包括:
步骤201、检测所述预先设置的主芯片的地址空间的有效指示域,以确定所述主芯片的地址空间能够作为所述主芯片与所述从芯片的重映射空间。
具体的,由于所述主芯片的地址空间可能已经作为某一从芯片的重映射空间,因此需要检测所述主芯片的地址空间是否能够作为所述主芯片与所述从芯片的重映射空间,具体可以在所述预先设置的主芯片的地址空间上设置一有效指示域,用于指示所述主芯片的地址空间是否可用。
进一步的,为了满足所述主芯片同时对多个从芯片的地址空间或者同一从芯片的多个地址空间进行访问,还可以在所述主芯片上预先设置多个地址空间以在需要是作为所述主芯片与从芯片的重映射空间,但不仅局限于此。
步骤202、将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间。
其中,由于在多芯片情况下存在多个从芯片,因此所述从芯片的身份标识用于指示所述主芯片将要访问的从芯片,例如在预先设置的主芯片的地址空间上可以设置一对接器件片选指示域,将所述从芯片的身份标识存储于该对接器件片选指示域中;由于所述主芯片将要访问的并非整个从芯片,而是所述从芯片上的一段地址空间,则所述从芯片的地址空间的地址用于指示所述主芯片将要访问的地址空间的地址,例如在预先设置的主芯片的地址空间上可以设置一对接器件基地址指示域,将所述从芯片的地址空间的地址存储于该对接器件基地址指示域中。
步骤203、获取所述主芯片的总线操作信息。若所述总线操作信息包括读取指示、读取地址指示、传输类型、读取长度及单位,则执行步骤204;若所述总线操作信息包括写入指示、写入地址指示、传输类型、写入长度及单位、待写入的数据内容,则执行步骤208。
步骤204、将所述读取地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中。
其中,所述读取地址用于指示所述主芯片将要对所述从芯片的某一地址空间的地址进行读取操作。
步骤205、将所述读取指示、传输类型、读取长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中。
其中,所述读取指示用于指示所述主芯片将要进行的操作动作是读取,所述传输类型用于指示所述主芯片将要进行的读取操作是在固定地址空间的地址上的或者是在地址空间的几个连续的地址上的,所述读取长度及单位用于指示所述主芯片将要进行的读取操作的数据的大小,其中所述操作单位可以是字节、半字、字或双字等,但不仅局限于此。
步骤206、将所述第一数据帧中的控制域及地址域中的数据发送给所述从芯片,使得所述从芯片在获取到所述读取指示后,根据所述读取长度及单位将所述读取地址指示的地址上的相应数据返回给所述主芯片。
步骤207、读取所述从芯片返回的所述读取地址指示的地址上的相应数据。
步骤208、将所述写入地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中。
其中,所述写入地址用于指示所述主芯片将要对所述从芯片的某一地址空间的地址进行写入操作。
步骤209、将所述写入指示、传输类型、写入长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中。
其中,所述写入指示用于指示所述主芯片将要进行的操作动作是写入,所述传输类型用于指示所述主芯片将要进行的写入操作是在固定地址空间的地址上的或者是在地址空间的几个连续的地址上的,所述写入长度及单位用于指示所述主芯片将要进行的写入操作的数据的大小。
步骤210、将所述待写入的数据内容转换为帧结构形式,并存储于所述第一数据帧中的数据域中。
步骤211、将所述第一数据帧中的数据域中的待写入的数据内容发送给所述从芯片,并根据所述控制域中的写入长度及单位将所述待写入的数据内容写入到所述写入地址指示的地址上。
具体的,所述主芯片与所述从芯片间设置有扩展串行设备接口(ExpandedSerial Peripheral Interface,简称ESPI),步骤206与步骤211的发送过程是通过所述ESPI接口将所述第一数据帧一次发送给所述从芯片。
其中,所述ESPI可以包括多个管脚,其中存在一个或多个片选管脚(一般每个从芯片对应一个片选管脚)、一个随路时钟管脚、一个读数据有效指示管脚及一个或多个双向数据管脚,则所述通过所述ESPI接口将所述第一数据帧一次发送给所述从芯片可以是,主芯片通过所述对接器件片选指示域产生片选信号,并通过所述片选管脚将所述片选信号发送到所述从芯片,通过所述随路时钟管脚发送时钟信号,采用根据所述时钟信号每个周期发送一定比特值来通过所述双向数据管脚将所述第一数据帧发送到所述从芯片上,所述读数据有效指示管脚用于在所述主芯片的操作属性指示为读取指示时,在从芯片的地址空间上的数据可读时,向所述主芯片返回一个可读指示,使得所述主芯片开始读取所述从芯片的地址空间上的数据。
进一步的,所述通过所述ESPI将所述第一数据帧一次发送给所述从芯片的传输速率与所述双向数据管脚的数量有关,所述双向数据管脚的数量越大,所述传输速率越高。
值得说明的是,本发明实施例提供的数据的通信方法的执行主体是一种数据的通信装置,可以是所述主芯片本身,也可以是设置在所述主芯片内的一主ESPI,相应的所述从芯片中要预先设置有从ESPI以配合所述主ESPI完成工作,但不仅局限于此。
本发明又一实施例提供的数据的通信方法,由于通过将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间并根据所述重映射空间将所述总线操作信息打包为第一数据帧,从而将所述第一数据帧直接发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。与现有技术相比,本发明实施例仅向所述从芯片发送了一次信息,而无需进行多次配置,则避免了多次配置中若产生中断,而造成整个配置过程出错,所述主芯片对从芯片的地址空间进行读取或写入的操作失败的问题。
如图3所示,本发明实施例提供的数据的通信装置,包括:
重映射空间设置单元31,用于将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间。其具体实现方式参见图1中步骤101所示,此处不再赘述。
获取单元32,用于获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧。其具体实现方式参见图1中步骤102所示,此处不再赘述。
操作单元33,用于将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。其具体实现方式参见图1中步骤103所示,此处不再赘述。
进一步的,如图4所示,所述装置还包括:
检测单元34,用于检测所述预先设置的主芯片的地址空间的有效指示域,以确定所述主芯片的地址空间能够作为所述主芯片与所述从芯片的重映射空间。其具体实现方式参见图2中步骤201所示,此处不再赘述。
进一步的,如图4所示,所述总线操作信息包括:读取指示、读取地址指示、传输类型、读取长度及单位,所述获取单元32,包括:
第一存储模块321,用于将所述读取地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中。其具体实现方式参见图2中步骤204所示,此处不再赘述。
第二存储模块322,用于将所述读取指示、传输类型、读取长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中。其具体实现方式参见图2中步骤205所示,此处不再赘述。
进一步的,如图4所示,所述操作单元33,包括:
发送模块331,用于将所述第一数据帧中的控制域及地址域中的数据发送给所述从芯片,使得所述从芯片在获取到所述读取指示后,根据所述读取长度及单位将所述读取地址指示的地址上的相应数据返回给所述主芯片。其具体实现方式参见图2中步骤206所示,此处不再赘述。
读取模块332,用于读取所述从芯片返回的所述读取地址指示的地址上的相应数据。其具体实现方式参见图2中步骤207所示,此处不再赘述。
进一步的,如图4所示,所述总线操作信息包括:写入指示、写入地址指示、传输类型、写入长度及单位、待写入的数据内容,所述获取单元32,还包括:
第三存储模块323,用于将所述写入地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中。其具体实现方式参见图2中步骤208所示,此处不再赘述。
第四存储模块324,用于将所述写入指示、传输类型、写入长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中。其具体实现方式参见图2中步骤209所示,此处不再赘述。
第五存储模块325,用于将所述待写入的数据内容转换为帧结构形式,并存储于所述第一数据帧中的数据域中。其具体实现方式参见图2中步骤210所示,此处不再赘述。
进一步的,如图4所示,所述操作单元33,还包括:
写入模块333,用于将所述第一数据帧中的数据域中的待写入的数据内容发送给所述从芯片,并根据所述控制域中的写入长度及单位将所述待写入的数据内容写入到所述写入地址指示的地址上。其具体实现方式参见图2中步骤211所示,此处不再赘述。
本发明实施例提供的数据的通信装置,由于通过重映射空间设置单元将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间,获取单元根据所述重映射空间将所述总线操作信息打包为第一数据帧,从而操作单元将所述第一数据帧直接发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。与现有技术相比,本发明实施例仅向所述从芯片发送了一次信息,而无需进行多次配置,则避免了多次配置中若产生中断,而造成整个配置过程出错,所述主芯片对从芯片的地址空间进行读取或写入的操作失败的问题。
如图5所示,本发明实施例提供的数据的通信***,包括数据的通信装置51及从芯片52,其中,
所述数据的通信装置51,用于将所述从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成所述主芯片与所述从芯片的重映射空间,获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧,并将所述第一数据帧发送给所述从芯片,根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。
所述从芯片52,用于接收所述数据的通信装置发送的所述第一数据帧。
值得说明的是,所述数据的通信装置可以是所述主芯片本身,也可以是设置在所述主芯片内的一主ESPI,但不仅局限于此。
其中,所述主芯片与所述从芯片可以集成在同一个节点上,也可以在不同的节点上。
其具体实现方式参见上述数据的通信装置的实施例,此处不再赘述。
本发明实施例提供的数据的通信***,由于数据的通信装置通过将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间,获取单元根据所述重映射空间将所述总线操作信息打包为第一数据帧,从而操作单元将所述第一数据帧直接发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。与现有技术相比,本发明实施例仅向所述从芯片发送了一次信息,而无需进行多次配置,则避免了多次配置中若产生中断,而造成整个配置过程出错,所述主芯片对从芯片的地址空间进行读取或写入的操作失败的问题。
通过以上的实施方式的描述,所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在可读取的存储介质中,如计算机的软盘,硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (13)
1.一种数据的通信方法,其特征在于,包括:
将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间;
获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧;
将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。
2.根据权利要求1所述的方法,其特征在于,所述将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间之前,包括:
检测所述预先设置的主芯片的地址空间的有效指示域,以确定所述主芯片的地址空间能够作为所述主芯片与所述从芯片的重映射空间。
3.根据权利要求1所述的方法,其特征在于,所述总线操作信息包括:读取指示、读取地址指示、传输类型、读取长度及单位,所述根据所述重映射空间将所述总线操作信息打包为第一数据帧,包括:
将所述读取地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中;
将所述读取指示、传输类型、读取长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中。
4.根据权利要求3所述的方法,其特征在于,所述将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作,包括:
将所述第一数据帧中的控制域及地址域中的数据发送给所述从芯片,使得所述从芯片在获取到所述读取指示后,根据所述读取长度及单位将所述读取地址指示的地址上的相应数据返回给所述主芯片;
读取所述从芯片返回的所述读取地址指示的地址上的相应数据。
5.根据权利要求1所述的方法,其特征在于,所述总线操作信息包括:写入指示、写入地址指示、传输类型、写入长度及单位、待写入的数据内容,所述根据所述重映射空间将所述总线操作信息打包为第一数据帧,包括:
将所述写入地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中;
将所述写入指示、传输类型、写入长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中;
将所述待写入的数据内容转换为帧结构形式,并存储于所述第一数据帧中的数据域中。
6.根据权利要求5所述的方法,其特征在于,所述将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作,包括:
将所述第一数据帧中的数据域中的待写入的数据内容发送给所述从芯片,并根据所述控制域中的写入长度及单位将所述待写入的数据内容写入到所述写入地址指示的地址上。
7.一种数据的通信装置,其特征在于,包括:
重映射空间设置单元,用于将从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成主芯片与所述从芯片的重映射空间;
获取单元,用于获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧;
操作单元,用于将所述第一数据帧发送给所述从芯片,并根据所述第一数据帧中的总线操作信息对所述从芯片进行操作。
8.根据权利要求7所述的装置,其特征在于,所述装置还包括:
检测单元,用于检测所述预先设置的主芯片的地址空间的有效指示域,以确定所述主芯片的地址空间能够作为所述主芯片与所述从芯片的重映射空间。
9.根据权利要求7所述的装置,其特征在于,所述总线操作信息包括:读取指示、读取地址指示、传输类型、读取长度及单位,所述获取单元,包括:
第一存储模块,用于将所述读取地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中;
第二存储模块,用于将所述读取指示、传输类型、读取长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中。
10.根据权利要求9所述的装置,其特征在于,所述操作单元,包括:
发送模块,用于将所述第一数据帧中的控制域及地址域中的数据发送给所述从芯片,使得所述从芯片在获取到所述读取指示后,根据所述读取长度及单位将所述读取地址指示的地址上的相应数据返回给所述主芯片;
读取模块,用于读取所述从芯片返回的所述读取地址指示的地址上的相应数据。
11.根据权利要求7所述的装置,其特征在于,所述总线操作信息包括:写入指示、写入地址指示、传输类型、写入长度及单位、待写入的数据内容,所述获取单元,包括:
第三存储模块,用于将所述写入地址指示转换为帧结构形式,并存储于所述第一数据帧中的地址域中;
第四存储模块,用于将所述写入指示、传输类型、写入长度及单位转换为帧结构形式,并存储于所述第一数据帧中的控制域中;
第五存储模块,用于将所述待写入的数据内容转换为帧结构形式,并存储于所述第一数据帧中的数据域中。
12.根据权利要求11所述的装置,其特征在于,所述操作单元,包括:
写入模块,用于将所述第一数据帧中的数据域中的待写入的数据内容发送给所述从芯片,并根据所述控制域中的写入长度及单位将所述待写入的数据内容写入到所述写入地址指示的地址上。
13.一种数据的通信***,其特征在于,包括数据的通信装置及从芯片,其中,
所述数据的通信装置,用于将所述从芯片的身份标识及所述从芯片的地址空间的地址存储于一个预先设置的主芯片的地址空间上,以形成所述主芯片与所述从芯片的重映射空间,获取所述主芯片的总线操作信息,并根据所述重映射空间将所述总线操作信息打包为第一数据帧,并将所述第一数据帧发送给所述从芯片,根据所述第一数据帧中的总线操作信息对所述从芯片进行操作;
所述从芯片,用于接收所述数据的通信装置发送的所述第一数据帧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210199397.2A CN102760109B (zh) | 2012-06-15 | 2012-06-15 | 数据的通信方法、装置及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210199397.2A CN102760109B (zh) | 2012-06-15 | 2012-06-15 | 数据的通信方法、装置及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102760109A true CN102760109A (zh) | 2012-10-31 |
CN102760109B CN102760109B (zh) | 2016-03-30 |
Family
ID=47054570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210199397.2A Active CN102760109B (zh) | 2012-06-15 | 2012-06-15 | 数据的通信方法、装置及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102760109B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112398780A (zh) * | 2019-08-13 | 2021-02-23 | 南京智数科技有限公司 | 一种适用于多种网络的设备自识别通讯方法 |
CN112506826A (zh) * | 2020-11-30 | 2021-03-16 | 北京百度网讯科技有限公司 | 通信方法、***、主芯片和从芯片 |
CN112735501A (zh) * | 2020-12-24 | 2021-04-30 | 珠海格力电器股份有限公司 | 数据交互方法、装置及主板、带有主板的设备 |
CN115599307A (zh) * | 2022-11-16 | 2023-01-13 | 南京芯驰半导体科技有限公司(Cn) | 数据存取方法、装置、电子设备、存储介质 |
WO2023025299A1 (zh) * | 2021-08-27 | 2023-03-02 | 北京希姆计算科技有限公司 | 数据帧格式、芯片通信方法及芯片 |
CN115879399A (zh) * | 2023-02-16 | 2023-03-31 | 深圳市奇普乐芯片技术有限公司 | 芯片***的生成方法、装置、终端及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658176A (zh) * | 2004-02-21 | 2005-08-24 | 华为技术有限公司 | 数据通信的方法及设备 |
CN101256544A (zh) * | 2008-03-25 | 2008-09-03 | 华为技术有限公司 | 内部集成电路总线的扩展方法、装置及*** |
US20110276735A1 (en) * | 2010-05-04 | 2011-11-10 | Samsung Electronics Co., Ltd. | Interconnect, bus system with interconnect and bus system operating method |
CN102279835A (zh) * | 2011-06-29 | 2011-12-14 | 厦门雅迅网络股份有限公司 | 一种嵌入式***中主从设备串行总线通信方法及动态识别过程 |
-
2012
- 2012-06-15 CN CN201210199397.2A patent/CN102760109B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658176A (zh) * | 2004-02-21 | 2005-08-24 | 华为技术有限公司 | 数据通信的方法及设备 |
CN101256544A (zh) * | 2008-03-25 | 2008-09-03 | 华为技术有限公司 | 内部集成电路总线的扩展方法、装置及*** |
US20110276735A1 (en) * | 2010-05-04 | 2011-11-10 | Samsung Electronics Co., Ltd. | Interconnect, bus system with interconnect and bus system operating method |
CN102279835A (zh) * | 2011-06-29 | 2011-12-14 | 厦门雅迅网络股份有限公司 | 一种嵌入式***中主从设备串行总线通信方法及动态识别过程 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112398780A (zh) * | 2019-08-13 | 2021-02-23 | 南京智数科技有限公司 | 一种适用于多种网络的设备自识别通讯方法 |
CN112398780B (zh) * | 2019-08-13 | 2023-08-08 | 南京智数科技有限公司 | 一种适用于多种网络的设备自识别通讯方法 |
CN112506826A (zh) * | 2020-11-30 | 2021-03-16 | 北京百度网讯科技有限公司 | 通信方法、***、主芯片和从芯片 |
CN112506826B (zh) * | 2020-11-30 | 2023-12-19 | 北京百度网讯科技有限公司 | 通信方法、***、主芯片和从芯片 |
CN112735501A (zh) * | 2020-12-24 | 2021-04-30 | 珠海格力电器股份有限公司 | 数据交互方法、装置及主板、带有主板的设备 |
CN112735501B (zh) * | 2020-12-24 | 2024-05-03 | 珠海格力电器股份有限公司 | 数据交互方法、装置及主板、带有主板的设备 |
WO2023025299A1 (zh) * | 2021-08-27 | 2023-03-02 | 北京希姆计算科技有限公司 | 数据帧格式、芯片通信方法及芯片 |
CN115599307A (zh) * | 2022-11-16 | 2023-01-13 | 南京芯驰半导体科技有限公司(Cn) | 数据存取方法、装置、电子设备、存储介质 |
CN115879399A (zh) * | 2023-02-16 | 2023-03-31 | 深圳市奇普乐芯片技术有限公司 | 芯片***的生成方法、装置、终端及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN102760109B (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102760109A (zh) | 数据的通信方法、装置及*** | |
CN105721357A (zh) | 交换设备、***部件互连高速***及其初始化方法 | |
TWI496076B (zh) | 上下文狀態管理技術 | |
CN113868155B (zh) | 一种内存空间扩展方法、装置及电子设备和存储介质 | |
CN102568603A (zh) | 数据传输装置、存储器控制装置和存储器*** | |
CN104503707A (zh) | 读取数据的方法以及装置 | |
CN106919494B (zh) | 安卓应用日志的实现方法和装置 | |
CN104407933A (zh) | 一种数据的备份方法及装置 | |
CN104240768A (zh) | 用于测试存储器的方法和存储器*** | |
CN103092798A (zh) | 片上***及总线下的访问设备的方法 | |
CN104008780A (zh) | 存储单元的修复方法和装置 | |
CN105159800A (zh) | 数据恢复方法、数据备份方法及相关设备、*** | |
ES2910513T3 (es) | Sistema y método de procesamiento de señales de sensibilidad táctil | |
CN115543894B (zh) | 存储***、数据处理方法及装置、存储介质及电子设备 | |
CN103002046A (zh) | 多***数据拷贝的rdma架构 | |
CN102737727B (zh) | 双倍速率同步动态随机存储器稳定性测试的方法及*** | |
CN102831028A (zh) | 基于数据总线的ecc纠错方法及*** | |
CN103150273A (zh) | 位级内存控制器及控制方法 | |
CN100437484C (zh) | 多端口装置、配置该装置的方法及含该装置的计算机*** | |
US8910004B2 (en) | Information processing apparatus, and method of controlling information processing apparatus | |
CN103106148B (zh) | 区块管理方法、存储器控制器与存储器存储装置 | |
CN103902419A (zh) | 一种缓存测试方法及装置 | |
CN102393838A (zh) | 数据处理方法及装置、pci-e总线***、服务器 | |
CN101853198A (zh) | 地址总线的检测方法、设备和*** | |
CN103488505B (zh) | 补丁方法、设备及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |