CN102739386A - 大型网络上克服偏离累积实现精确时钟分配的***和方法 - Google Patents

大型网络上克服偏离累积实现精确时钟分配的***和方法 Download PDF

Info

Publication number
CN102739386A
CN102739386A CN2011102262452A CN201110226245A CN102739386A CN 102739386 A CN102739386 A CN 102739386A CN 2011102262452 A CN2011102262452 A CN 2011102262452A CN 201110226245 A CN201110226245 A CN 201110226245A CN 102739386 A CN102739386 A CN 102739386A
Authority
CN
China
Prior art keywords
clock
senior
useful person
clocking error
main equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102262452A
Other languages
English (en)
Inventor
彭萌康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEM TECHNOLOGIES CORP
Semtech Corp
Original Assignee
SEM TECHNOLOGIES CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEM TECHNOLOGIES CORP filed Critical SEM TECHNOLOGIES CORP
Publication of CN102739386A publication Critical patent/CN102739386A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种大型网络上克服偏离累积实现精确时钟分配的***和方法。用于跨分组交换网络使时钟同步化的***和方法消除偏离累积以使得能够实现跨大型网络的精确时钟分发。除了标准精确时间协议(PTP)同步化消息或类似的时间同步化消息以外，各时钟再生成器级从前面的级接收高级时钟误差消息，通过其本身的级时钟误差更新该误差消息，并然后将更新的高级时钟误差发送到下一级。这使得同步化算法能够补偿前面的级的误差，从而直接有效地将各时钟再生成器级锁定到高级主时钟。

Description

大型网络上克服偏离累积实现精确时钟分配的***和方法
(相关申请数据)
本申请按照35U.S.C.§119(e)要求在2011年4月13日提交的美国临时专利申请系列No.61/475080作为优先权，在此通过引用并入其主题的全部内容。
技术领域
本发明一般涉及在分组交换网络(packet-switched network)上分发时钟的领域。更特别地，它涉及用于克服偏离累积(wanderaccumulation)而使得能够以高的精度跨大型网络分发时钟信号的***和方法。
背景技术
使包含网络的要素(elements)同步化对于实现良好的网络性能是十分重要的。对于要求所有的节点和用户相互保持良好的同步化的电信***和控制***，尤其如此。由于更多的***变得基于因特网协议(IP)，而对于高精度时间分发的需求增加。
一般地，使网络上的时钟同步化要求在整个网络上从主时钟到大量的从时钟分发定时信息。但是，各种等待(latency)和依赖于通信(traffic)的延迟使得这种分发方案在基于分组的网络(packet-basednetworks)的背景中具有挑战性。因此，作为解决与网络要素的基于分组的时间同步化相关的问题中的许多问题的一种方式，出现了精确时间协议(Precision Time Protocol(PTP))IEEE-1588标准。PTP解决当时间分组和数据分组通信通过构成网络的hub、交换机、线缆和其它的硬件时出现的时间传送等待。
PTP通过使用主-从概念(concept)来操作。主设备配有诸如原子时钟的高精度时钟。主设备和从设备互换数据分组，这使得从设备能够锁定到主时钟基准。例如，图1描述了用于传送定时信息的基本PTP分组互换(exchange)过程。主设备单元102以规则的间隔送出同步化消息106。从设备104接收带时间戳的同步化消息106，并且可立即将延迟请求(Delay_Request)分组108送回到主设备102。主设备然后通过延迟响应(Delay_Response)分组110响应。同步化消息的接收允许从设备将其局部时基与主时钟的频率对准，并且，为了完整的同步化，额外的延迟请求分组和延迟响应分组允许从设备将其局部时钟相位与主时钟进一步对准。诸如网络时间协议(NTP)版本4的同步化的其它的方法也被用于本领域中。虽然实现细节与PTP不同，但是，NTP还依赖于从主设备到从设备的以及从从设备到主设备的定时消息的互换来实现同步化。
上述的锁定到主时钟的从时钟被称为普通的时钟。PTP协议也定义边界时钟。边界时钟用作普通的时钟，但另外还用作主时钟到其它的下游普通时钟或边界时钟。这种边界时钟链由此提供跨非常大型的网络分发高级主时钟(grand master clock)基准的方式。例如，图2示出与四个边界时钟204、206、209和210联网的高级主时钟202。为了将第一边界时钟204相位锁定到主时钟202，高级主时钟202和第一边界时钟204互换PTP分组212。边界时钟206以相同的方式通过PTP分组互换214锁定到边界时钟204。第三和第四边界时钟208和210以相同的方式通过PTP分组216和218的互换被锁定到前面的边界时钟。最后的边界时钟210由此通过所有的中间边界时钟被锁定到高级主时钟202。
对于链中的边界时钟的数量非常少的一些应用，该方法可良好地工作，但是，对于许多其它的应用，它不能实现足够的精度。该结构的问题在于：各边界时钟引入一定量的时钟误差。由各边界时钟引入的误差顺着被传送到链中的下一个，使得总误差继续增加。对于分发链中的晚的时钟，误差会增加到不可接受的大小。对于可包含许多边界时钟级(stage)的非常大型的网络，该问题是特别严重的。因此，提供用于消除边界时钟误差的累积以使得能够在大规模网络上实现精确时钟分发的***和方法会是有利的。
发明内容
本发明针对用于同步时钟再生成器(regenerator)以克服偏离累积的***和方法。时钟再生成器的例子是分组交换因特网协议网络中的边界时钟。但是，***和方法同样适用于电信网络以及需要精确时间分发的任何其它类型的网络。
根据本发明的用于网络中的时钟同步化***的实施例包含具有精确定时源的高级主时钟，并且至少包含第一时钟再生成器和第二时钟再生成器。第一时钟再生成器与高级主时钟耦合并且包含第一局部时钟和用于使第一局部时钟与高级主时钟同步化的第一同步化处理单元。第一同步化处理单元被配置接收来自高级主时钟的主设备到从设备消息并且将从设备到主设备消息发送回主时钟。同步化处理单元使用这些消息来计算第一主设备到从设备路径延迟和第一从设备到主设备路径延迟。第一同步化处理单元进一步被配置为计算等于第一从设备到主设备路径延迟和第一主设备到从设备路径延迟之间的差值的一半的第一级时钟误差。第一同步化处理单元进一步被配置为计算等于第一级时钟误差和高级时钟基线误差之和的第一高级时钟误差。高级时钟基线误差被定义为零。在一些实施例中，高级主时钟被配置为向第一时钟再生成器发送高级时钟基线误差。但是，在其它的实施例中，高级时钟基线误差由第一时钟再生成器自己生成。第一同步化处理单元进一步被配置为通过使用第一级时钟误差和高级时钟基线误差使第一局部时钟与高级主时钟同步化。
应当理解，虽然参照PTP协议讨论了同步化消息和延迟响应消息，但是，本发明不限于实现该标准的***。这里讨论的同步化和延迟响应消息意欲包含以类似的方式实现同步化的其它的消息格式和协议。例如，这里描述的***和方法同样适于诸如网络时间协议(Network Time Protocol(NTP))版本4和其它类似的方法的用于时间同步化的类似的协议和机制。
实施例还包含与第一时钟再生成器操作耦合并且包含第二局部时钟和第二同步化处理单元的第二时钟再生成器。第二同步化处理单元被配置为接收来自第一时钟再生成器的同步化消息和延迟响应消息。它进一步被配置为接收来自第一时钟再生成器的第一高级时钟误差。第二同步化处理单元进一步被配置为基于来自同步化和延迟响应消息的信息计算第二级时钟误差。它进一步被配置为至少部分地基于第二级时钟误差和第一高级时钟误差使第二局部时钟与高级主时钟同步化。
在一些实施例中，需要对于时钟再生成器内的存储以及对于不同的时钟再生成器之间的传送将高级时钟误差量化(quantize)。为了在以一定的水平保持其精度的同时节省***资源，高级时钟误差可被量化为64比特、32比特或更少。在其它的实施例中，各高级时钟误差可与现有的PTP消息中的一个封装在一起，所述PTP消息例如为在PTP标准中定义的TLV扩展的范围中的诸如延迟响应消息，所述PTP消息被发送到下一时钟再生成器级，以使得所述高级时钟误差与现有的PTP消息中的一个作为单个消息的一部分被一起发送。
在一些实施例中，时钟再生成器级内的处理元件包含速度控制单元。速度控制单元选择性地控制在该时钟再生成器级处计算的高级时钟误差被传送到下一时钟再生成器的频率。高级时钟误差被传送的速度可以是固定的速度或可变的速度。
在另一实施例中，时钟再生成器级内的处理元件还包含超时单元。超时单元被配置为包含用于存储从前面的级接收的高级时钟误差的存储器和超时计数器。每次从前面的级接收高级时钟误差时，超时计数器被复位到初始值。超时计数器然后以固定的速度从初始值向下计数。只要超时计数器还没有达到零，保存于存储器中的高级时钟误差就被用于使该时钟再生成器级同步化。换句话说，超时计数器确保时钟再生成器正在使用不比特定的可配置时间旧的高级时钟误差信号。
根据本发明的用于在网络中使高级主时钟与N个时钟再生成器同步化的方法的实施例包括下述的步骤，其中，N是大于1的整数。所述方法包括将来自高级主时钟的同步化消息发送到第一时钟再生成器并将来自高级主时钟的延迟响应消息发送到第一时钟再生成器。在第一时钟再生成器处，所述方法包括：至少部分地基于所述同步化消息计算第一主设备到从设备路径延迟；至少部分地基于所述延迟响应消息计算第一从设备到主设备路径延迟；计算等于第一从设备到主设备路径延迟和第一主设备到从设备路径延迟之间的差值的一半的第一级时钟误差；生成等于第一级时钟误差和高级时钟基线误差之和的第一高级时钟误差，其中，高级时钟基线误差被设为等于零；和至少部分地基于第一级时钟误差和高级时钟基线误差使第一时钟再生成器与高级主时钟同步化。
在各时钟再生成器级处遵循类似的处理。例如，在第k个时钟再生成器处，其中，k是1与N之间的整数，所述方法包括：接收来自第(k-1)个时钟再生成器的同步化消息；接收来自第(k-1)个时钟再生成器的延迟响应消息；接收来自第(k-1)个时钟再生成器的第(k-1)个高级时钟误差；至少部分地基于来自第(k-1)个时钟再生成器的同步化消息计算第k个主设备到从设备路径延迟；至少部分地基于来自第(k-1)个时钟再生成器的延迟响应消息计算第k个从设备到主设备路径延迟；计算等于第k个从设备到主设备路径延迟和第k个主设备到从设备路径延迟之间的差值的一半的第k个级时钟误差；计算等于第k个级时钟误差和第(k-1)个高级时钟误差之和的第k个高级时钟误差；和至少部分地基于第k个级时钟误差和第(k-1)个高级时钟误差使第k个时钟再生成器与高级主时钟同步化。
最后，在第N个(最后的)时钟再生成器处，所述方法包括：接收来自第(N-1)个时钟再生成器的同步化消息；接收来自第(N-1)个时钟再生成器的延迟响应消息；接收来自第(N-1)个时钟再生成器的第(N-1)个高级时钟误差；至少部分地基于来自第(N-1)个时钟再生成器的同步化消息计算第N个主设备到从设备路径延迟；至少部分地基于来自第(N-1)个时钟再生成器的延迟响应消息计算第N个从设备到主设备路径延迟；计算等于第N个从设备到主设备路径延迟和第N个主设备到从设备路径延迟之间的差值的一半的第N个级时钟误差；和至少部分地基于第N个级时钟误差和第(N-1)高级时钟误差使第N个时钟再生成器与高级主时钟同步化。这方法直接使N个时钟再生成器中的每一个直接与高级主时钟同步化。
根据本发明的使高级主时钟与N个时钟再生成器同步化的方法的其它的实施例可包括配置高级主时钟以生成高级时钟基线误差并将其发送到第一时钟再生成器。不同的实施例可包含在第一时钟再生成器处生成高级时钟基线误差的步骤。并且，一些实施例可包括为了节省***资源将各时钟再生成器处的高级时钟误差量化到32比特或更少的步骤。
通过阅读对优选实施例和附图的以下的详细的描述，根据本发明的其它的实施例和应用也将变得清楚，将简要描述附图如下。
附图说明
图1示出PTP协议的实现中的主节点和从节点之间的同步化分组的典型的互换；
图2是示出根据PTP协议的典型实现使几个时钟再生成器与主时钟同步化的框图；
图3是根据本发明的时钟同步化***的实施例的框图。
具体实施方式
本发明提供用于消除网络中的偏离累积以使得能够实现跨大型网络的精确时钟分发的装置和方法。与各边界时钟直接与前面的边界时钟同步化并因此间接地与高级主时钟同步化的标准的PTP网络不同，根据本发明的网络的实施例通过经由网络分发额外的误差信号来有效地使各时钟再生成器直接与高级主基准本身同步化。
图3是根据本发明的实施例的时钟同步化***的框图。虽然参照包含边界时钟的PTP网络描述本实施例，但是，它一般适用于包含要与高级主时钟基准同步化的时钟再生成器的其它类型的网络。高级主时钟302包含首要(primary)精度定时源，网络与所述首要精度定时源同步化。第一边界时钟304通过使用普通的PTP从设备同步化算法320和标准PTP分组322的互换被锁定到高级主机302。第一边界时钟304相对于紧前的(immediately preceding)时钟(在这种情况下，为高级主机)计算其时钟误差，并且生成其“级时钟误差”314。在标准PTP实现中，该级时钟误差将被直接用于驱动该边界时钟级的相位锁定环。但是，在本案中，边界时钟304还接收额外的“高级时钟误差”信号312。该高级时钟误差信号与级时钟误差314求和，以在316处生成用于驱动相位锁定环的组合时钟误差，并且该和作为更新的高级时钟误差信号318被顺着传送到下一边界时钟306。被馈送到下一边界时钟306的高级时钟误差318由此包含相对于高级主机的边界时钟304的误差的量度。
通过定义，高级时钟基线误差信号312被赋予固定值0，原因是它来自高级主机302。各随后的边界时钟接收标准PTP分组和高级时钟误差信号两者，高级时钟误差信号有效地代表由前面的级引入的任何误差。例如，边界时钟i 309与边界时钟i-1308互换PTP分组348，并且从边界时钟i-1接收高级时钟误差信号346。在数学上，该过程可被描述如下：
GrandClockError(0)＝0；                                     (1)
StageClockError(i)＝(s2mDelay(i)-m2sDelay(i))/2；           (2)
GrandClockError(i)＝GrandClockError(i-1)+StageClockError(i).(3)
其中，GrandClockError(i-1)是由第i个边界时钟所接收的高级时钟误差，并且，GrandClockError(i)是由第i个边界时钟送出的更新的高级时钟误差信号。StageClockError(i)是第i个边界时钟的级时钟误差。如任何标准PTP从设备算法中那样，s2mDelay(i)是从正常的“延迟响应”消息获得的从设备到主设备路径延迟，并且，m2sDelay(i)是从第i个边界时钟的正常的同步化(Synchronization)消息获得的主设备到从设备路径延迟。
应当理解，虽然参照PTP协议讨论了同步化消息和延迟响应消息，但是，本发明不限于实现该标准的***。这里讨论的同步化和延迟响应消息意欲包含以类似的方式实现同步化的其它的消息格式和协议。例如，这里描述的***和方法同样适于诸如网络时间协议(Network Time Protocol(NTP))版本4和其它类似的方法的用于时间同步化的类似的协议和机制。
第n个边界时钟310从第i个边界时钟309接收高级时钟误差356，并且，还从第i个边界时钟接收标准PTP消息364。高级时钟误差356被添加到第n个级时钟误差360上，并且被用作对第n个PTP同步化环358的反馈信号362。由于高级时钟误差信号356已在各介入的级处被更新，因此，最后的第n个边界时钟310，以及所有其它的前面的边界时钟，本质上被直接锁定到高级主机302本身。
在上述的实施例中，高级主机302如(1)所示的那样输出初始高级时钟误差信号312。但是，在其它的实施例中，诸如在来自不同的制造商的那些，高级主机可能不支持或没有被配置为输出高级时钟误差信号。在这种情况下，第一边界时钟应通过检查消息格式或者通过现有技术已知的任何其它的机制检测这一点。该第一边界时钟然后将简单地使用其级时钟误差作为更新的高级时钟误差318，并且顺着将它传送到第二边界时钟306。这种实现也会落在本发明的范围和精神内。
(2)所示的StageClockError(i)的计算仅是简单的例子。本领普通域技术人员还将认识到用于减轻分组延迟变化的影响的其它的修改或算法，并且，它们也会落在本发明的范围和精神内。
在根据本发明的实施例的网络的正常操作下，每个边界时钟根据(2)和(3)接收、更新并传送高级时钟误差。在各边界时钟引入的任何误差在高级时钟误差信号中被反映的意义上，它使得各边界时钟对于其它的边界时钟“不可见”，然后可由之后的(following)普通时钟或边界时钟通过简单的算法取出。在一些实施例中，单个边界时钟可认为其自己的级时钟误差出于一些原因不可靠。在这种情况下，它可选择简单地传递接收的高级时钟误差，而不是通过其自己的级时钟误差更新它。当它这样做时，即使之后的级本身仍将相互不可见，与该特定的边界时钟相关的误差也将变得对于之后的边界时钟级“可见”。换句话说，之后的边界时钟将承受(incur)可见的边界时钟级和仅仅该边界时钟级的误差。一旦可见边界时钟已返回正常的操作并且开始传送包含其本身的级时钟误差的更新的高级时钟误差，它将再一次变得不可见。下游时钟然后将再一次全部被锁定到高级主机302。因此，公开的锁定配置和方法是有效和稳定的。虽然上述的实施例设想所有的边界时钟在上述的意义上是“不可见的”，但是，一些边界时钟“可见”的其它的实施例也是可以的，并且，这种实施例也会落在本发明的范围和精神内。
特别地，在一个实施例中，边界时钟级内的处理要素包含超时单元。超时单元被配置为包含用于存储从前面的级接收的高级时钟误差的存储器和超时计数器。每次从前面的级接收高级时钟误差时，超时计数器被复位到初始值。超时计数器然后以固定的速度从初始值向下计数。只要超时计数器还没有达到零，保存于存储器中的高级时钟误差就会被用于使该边界时钟级同步化。换句话说，超时计数器确保边界时钟正在使用不比特定的可配置时间旧的高级时钟误差信号。
(3)所示的GrandClockError(i)的计算仅是简单的例子。本领普通域技术人员还将认识到其它的修改或算法来实现相对于高级主机302的边界时钟i 309的时钟误差的良好的估计，并且，它们也会落在本发明的范围和精神内。
并且，为了消除或减少边界时钟累积的边界时钟之间的任何其它类型的时钟误差信息的计算和传送也会落在本发明的范围和精神内。
在优选的实施例中，应以足够快而使得从设备锁定算法有效地起作用的速度传送高级时钟误差。换句话说，由第一级边界时钟发送的第一高级时钟误差到达最后级边界时钟所花费的时间应足够少，使得最后的边界时钟能够基于其从设备跟踪算法正确地锁定到高级主机并且跟踪高级主机。作为例子，如果以每秒30次的速度由各边界时钟送出高级时钟误差，那么第一边界时钟的高级时钟误差到达第30个级的最长时间大致为1秒。对于许多的基于相位锁定环的PTP从设备算法，该时滞足够短。因此，原理上，高级时钟误差信号的优选的传送速度会依赖于包含于级联的链中的边界时钟的最大数量。虽然以上讨论了30个级和30Hz的高级时钟误差速度的实现，但是，其它的实施例是可能的，并且会类似地落入本发明的范围和精神内。特别地，具有1秒以外的第一级到第n级延迟的实施例也是可以的。
在另一优选的实施例中，在为了保存***资源而限制存储和传送高级时钟误差所需要的总比特数的同时，以足够的精度保持高级时钟误差。在一个实施例中，高级时钟误差按纳秒被测量并且乘以256。这提供1/256纳秒的高级时钟误差精度。用于代表高级时钟误差的总比特数被设为64比特。在其它的实施例中，比特数可减少到32或更少。具有其它的精度值的实施例也会落在本发明的范围和精神内。
在一个实施例中，高级时钟误差作为特殊的额外的分组或消息在边界时钟之间被分发。在另一实施例中，它可被附加到现有的网络消息上。作为一个例子中，在PTP标准内，TLV扩展可被添加到现有的“延迟响应”消息上，并且被用于传达高级时钟误差消息。并且，为了减少带宽消耗，可在每个“延迟响应”消息或每几个“延迟响应”消息上传送TLV扩展。其它的以固定的或可变的速度分发高级时钟误差信息的方法也是可以的，并且会落在本发明的范围和精神内。
以上描述了用于消除网络中的偏离累积的装置和方法的几个实施例。本领普通域技术人员还将认识到用于提高分发定时基准的精度的这种***的其它的修改、实施例和应用，并且，这些也会落入本发明的范围和精神内。

Claims (19)

1.一种包含高级主时钟、第一时钟再生成器和第二时钟再生成器的用于网络中的时钟同步化***，其中，
所述高级主时钟包含首要精度定时源；
第一时钟再生成器与所述高级主时钟并与第二时钟再生成器操作连接，其中，第一时钟再生成器包含：
第一局部时钟；和
第一同步化处理单元，所述第一同步化处理单元用于将第一局部时钟与所述高级主时钟同步化并被配置为：
从所述高级主时钟接收第一主设备到从设备消息；
将第一从设备到主设备消息发送到所述高级主时钟；
至少部分地基于第一主设备到从设备消息和第一从设备到主设备消息，计算第一主设备到从设备路径延迟和第一从设备到主设备路径延迟；
计算第一级时钟误差，所述第一级时钟误差等于第一从设备到主设备路径延迟和第一主设备到从设备路径延迟之间的差值的一半；
生成第一高级时钟误差，所述第一高级时钟误差等于第一级时钟误差和高级时钟基线误差之和，其中，所述高级时钟基线误差被设为等于零；以及
至少部分地基于第一级时钟误差和高级时钟基线误差，将第一局部时钟与高级主时钟同步化；
将第一高级时钟误差传送到第二时钟再生成器；和
第二时钟再生成器与第一时钟再生成器操作连接，其中，第二时钟再生成器包含：
第二局部时钟；和
第二同步化处理单元，所述第二同步化处理单元用于使第二局部时钟与所述高级主时钟同步化并被配置为：
接收来自第一时钟再生成器的第二同步化消息；
接收来自第一时钟再生成器的第二延迟响应消息；
接收并存储来自第一时钟再生成器的第一高级时钟误差；
至少部分地基于第二同步化消息计算第二主设备到从设备路径延迟；
至少部分地基于第二延迟响应消息计算第二从设备到主设备路径延迟；
计算第二级时钟误差，所述第二级时钟误差等于第二从设备到主设备路径延迟和第二主设备到从设备路径延迟之间的差值的一半；
计算第二高级时钟误差，所述第二高级时钟误差等于第一高级时钟误差和第二级时钟误差之和；以及
至少部分地基于第二级时钟误差和第一高级时钟误差，使第二局部时钟与所述高级主时钟同步化。
2.根据权利要求1的时钟同步化***，其中，所述高级主时钟进一步被配置为生成高级时钟基线误差并且将高级时钟基线误差发送到第一时钟再生成器。
3.根据权利要求1的时钟同步化***，其中，第一时钟再生成器进一步被配置为生成高级时钟基线误差。
4.根据权利要求1的时钟同步化***，其中，第一同步化处理单元包含用于存储第一高级时钟误差的存储器元件。
5.根据权利要求1的时钟同步化***，其中，第一同步化处理单元进一步被配置为将第一高级时钟误差量化为不多于32比特。
6.根据权利要求1的时钟同步化***，其中，第一高级时钟误差与第二延迟响应消息封装在一起，以供第二时钟再生成器接收。
7.一种具有高级主时钟和N个时钟再生成器的用于网络中的时钟同步化***，其中，N是大于1的整数，所述时钟同步化***包含：
与高级主时钟操作连接的第一时钟再生成器；
第k个时钟再生成器，其中，k是1和N之间的整数，第k个时钟再生成器包含：
与第(k-1)个时钟再生成器的操作连接；
与第(k+1)个时钟再生成器的操作连接；
同步化处理单元，所述同步化处理单元包含：
第k个处理元件，所述第k个处理元件被配置为：
接收来自第(k-1)个时钟再生成器的主设备到从设备消息；
向第(k-1)个时钟再生成器发送从设备到主设备消息；
至少部分地基于所述主设备到从设备消息和所述从设备到主设备消息，计算第k个主设备到从设备路径延迟和第k个从设备到主设备路径延迟；
计算第k个级时钟误差，所述第k个级时钟误差等于第k个从设备到主设备路径延迟和第k个主设备到从设备路径延迟之间的差值的一半；
接收来自第(k-1)个时钟再生成器的第(k-1)个高级时钟误差；
计算第k个高级时钟误差，所述第k个高级时钟误差等于第(k-1)个高级时钟误差和第k个级时钟误差之和；
至少部分地基于第k个级时钟误差和第(k-1)个高级时钟误差，使第k个时钟再生成器与所述高级主时钟同步化；以及
向第(k+1)个时钟再生成器发送第k个高级时钟误差；和
与第(N-1)个时钟再生成器操作连接的第N个时钟再生成器。
8.根据权利要求7的时钟同步化***，其中，第k个处理元件包含用于存储第(k-1)个高级时钟误差的存储器元件。
9.根据权利要求7的时钟同步化***，其中，所述同步化处理单元进一步被配置为将第k个高级时钟误差量化为不多于32比特。
10.根据权利要求7的时钟同步化***，其中，第k个处理元件进一步被配置为将第k个高级时钟误差和对于第(k+1)个时钟再生成器的延迟响应消息组合到分组中，使得它们被一起发送到第(k+1)个时钟再生成器。
11.根据权利要求7的时钟同步化***，其中，第k个处理元件还包含速度控制单元，所述速度控制单元被配置为选择性地控制向第(k+1)个时钟再生成器传送第k个高级时钟误差的频率。
12.根据权利要求7的时钟同步化***，其中，第k个处理元件还包含超时单元，所述超时单元具有用于存储第(k-1)个高级时钟误差的存储器和从初始值减小的超时计数器，其中，所述超时单元被配置为使得，每次接收第(k-1)个高级时钟误差时，所述超时单元被配置为：
更新所述存储器以存储接收的第(k-1)个高级时钟误差；
将超时计数器复位为初始值；
只要所述超时计数器还没有达到零，就使用第(k-1)个高级时钟误差以使第k个时钟再生成器与所述高级主时钟同步化。
13.在包含高级主时钟和N个时钟再生成器的网络中，使N个时钟再生成器中的每一个与高级主时钟同步化的方法，其中，N是大于1的整数，所述方法包括以下的步骤：
将来自所述高级主时钟的主设备到从设备消息发送到第一时钟再生成器；
将来自第一时钟再生成器的从设备到主设备消息发送到所述高级主时钟；
在第一时钟再生成器处，执行以下的步骤：
至少部分地基于所述主设备到从设备消息和所述从设备到主设备消息，计算第一主设备到从设备路径延迟和第一从设备到主设备路径延迟；
计算第一级时钟误差，所述第一级时钟误差等于第一从设备到主设备路径延迟和第一主设备到从设备路径延迟之间的差值的一半；
生成第一高级时钟误差，所述第一高级时钟误差等于第一级时钟误差和高级时钟基线误差之和，其中，所述高级时钟基线误差被设为等于零；以及
至少部分地基于第一级时钟误差和所述高级时钟基线误差，使第一时钟再生成器与所述高级主时钟同步化，
在第k个时钟再生成器处，执行同步化处理，其中，k是大于1且小于N的整数，所述同步化处理包含以下的步骤：
接收来自第(k-1)个时钟再生成器的主设备到从设备消息；
将从设备到主设备消息发送到第(k-1)个时钟再生成器；
接收并存储来自第(k-1)个时钟再生成器的第(k-1)个高级时钟误差；
至少部分地基于所述主设备到从设备消息和所述从设备到主设备消息，计算第k个主设备到从设备路径延迟和第k个从设备到主设备路径延迟；
计算第k个级时钟误差，所述第k个级时钟误差等于第k个从设备到主设备路径延迟和第k个主设备到从设备路径延迟之间的差值的一半；
计算第k个高级时钟误差，所述第k个高级时钟误差等于第k个级时钟误差和第(k-1)个高级时钟误差之和；以及
至少部分地基于第k个级时钟误差和第(k-1)个高级时钟误差使第k个时钟再生成器与所述高级主时钟同步化，并且，
在第N个时钟再生成器处，执行以下的步骤：
接收来自第(N-1)个时钟再生成器的主设备到从设备消息；
将从设备到主设备消息发送到第(N-1)个时钟再生成器；
接收并存储来自第(N-1)个时钟再生成器的第(N-1)个高级时钟误差；
至少部分地基于所述主设备到从设备消息和所述从设备到主设备消息，计算第N个主设备到从设备路径延迟和第N个从设备到主设备路径延迟；
计算第N个级时钟误差，所述第N个级时钟误差等于第N个从设备到主设备路径延迟和第N个主设备到从设备路径延迟之间的差值的一半；以及
至少部分地基于第N个级时钟误差和第(N-1)个高级时钟误差，使第N个时钟再生成器与所述高级主时钟同步化。
14.根据权利要求13的使N个时钟再生成器中的每一个与高级主时钟同步化的方法，还包括：在第k个时钟再生成器处，将第k个高级时钟误差封装到消息中并且将该消息发送到第(k+1)个时钟再生成器的步骤。
15.根据权利要求14的方法，其中，以固定的速度执行向第(k+1)个时钟再生成器发送消息的步骤。
16.根据权利要求14的方法，其中，以可变的速度执行向第(k+1)个时钟再生成器发送消息的步骤。
17.根据权利要求13的使N个时钟再生成器中的每一个与高级主时钟同步化的方法，还包括配置所述高级主时钟以生成高级时钟基线误差并将高级时钟基线误差发送到第一时钟再生成器的步骤。
18.根据权利要求13的使N个时钟再生成器中的每一个与高级主时钟同步化的方法，还包括在第一时钟再生成器处生成高级时钟基线误差的步骤。
19.根据权利要求13的使N个时钟再生成器中的每一个与高级主时钟同步化的方法，还包括将各时钟再生成器处的高级时钟误差量化为不多于32比特的步骤。
CN2011102262452A 2011-04-13 2011-08-09 大型网络上克服偏离累积实现精确时钟分配的***和方法 Pending CN102739386A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161475080P 2011-04-13 2011-04-13
US61/475,080 2011-04-13
US13/151,872 US8949648B2 (en) 2011-04-13 2011-06-02 System and method to overcome wander accumulation to achieve precision clock distribution over large networks
US13/151,872 2011-06-02

Publications (1)

Publication Number Publication Date
CN102739386A true CN102739386A (zh) 2012-10-17

Family

ID=44759470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102262452A Pending CN102739386A (zh) 2011-04-13 2011-08-09 大型网络上克服偏离累积实现精确时钟分配的***和方法

Country Status (4)

Country Link
US (1) US8949648B2 (zh)
EP (1) EP2512048A3 (zh)
JP (1) JP2012222833A (zh)
CN (1) CN102739386A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857029A (zh) * 2012-11-30 2014-06-11 上海贝尔股份有限公司 一种确定上行链路和下行链路的延时差的方法、装置和设备
CN113138623A (zh) * 2020-01-20 2021-07-20 南京深视光点科技有限公司 全局时钟同步传输方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873588B2 (en) * 2011-05-11 2014-10-28 Vitesse Semiconductor Corporation Network distributed packet-based synchronization
US9335785B2 (en) 2011-07-20 2016-05-10 Aviat U.S., Inc. Systems and methods of clock synchronization between devices on a network
EP2863576A4 (en) * 2012-06-19 2015-12-30 Nec Corp TACT SYNCHRONIZATION DEVICE, TACT SYNCHRONIZATION METHOD AND STORAGE MEDIUM WITH A SAVED TIMING SYNCHRONIZATION PROGRAM
JP6036179B2 (ja) * 2012-10-31 2016-11-30 富士通株式会社 通信装置及び同期方法
US10168730B2 (en) * 2013-03-08 2019-01-01 NovaSparks. S.A. Technique for sub-microsecond latency measurement across a bus
EP3226504B1 (en) 2014-12-16 2020-11-04 Huawei Technologies Co., Ltd. Time synchronization method and apparatus
CN106455048A (zh) * 2016-09-13 2017-02-22 北京捷联微芯科技有限公司 确定距离的方法及站点
EP3859926A1 (en) 2020-01-31 2021-08-04 ABB Power Grids Switzerland AG Time synchronization between ieds of different substations
WO2022044544A1 (ja) * 2020-08-27 2022-03-03 ソニーグループ株式会社 情報処理装置及び情報処理方法、並びにコンピュータプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212119A (ja) * 2002-12-27 2004-07-29 Seiko Precision Inc 親子時計システム及びそれに用いられる子時計
JP2004320657A (ja) * 2003-04-18 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 時刻同期システム及び時刻同期方法及びマスタ局及びスレーブ局及び中継局
US20050207387A1 (en) * 2004-02-09 2005-09-22 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
JP2005331384A (ja) * 2004-05-20 2005-12-02 Seiko Precision Inc 時刻同期システム、基準機器、および、時刻同期方法
CN101820500A (zh) * 2009-02-27 2010-09-01 索尼公司 从装置、从装置的时刻同步化方法、主装置以及电子设备***

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265124B1 (de) * 2001-06-07 2004-05-19 Siemens Aktiengesellschaft Verfahren zum Übermitteln von Zeitinformation über ein Datenpaketnetz
US7080274B2 (en) * 2001-08-23 2006-07-18 Xerox Corporation System architecture and method for synchronization of real-time clocks in a document processing system
US6943610B2 (en) * 2002-04-19 2005-09-13 Intel Corporation Clock distribution network using feedback for skew compensation and jitter filtering
US7768931B2 (en) * 2004-10-07 2010-08-03 Westerngeco L.L.C. Hardware-based network packet timestamps: improved network clock synchronization
DE102008010536A1 (de) * 2008-02-22 2009-08-27 Symeo Gmbh Schaltungsanordnung und Verfahren zur Synchronisation von Uhren in einem Netz
TWI411277B (zh) * 2009-12-23 2013-10-01 Ind Tech Res Inst 網路從節點與網路系統精確時間同步之方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212119A (ja) * 2002-12-27 2004-07-29 Seiko Precision Inc 親子時計システム及びそれに用いられる子時計
JP2004320657A (ja) * 2003-04-18 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 時刻同期システム及び時刻同期方法及びマスタ局及びスレーブ局及び中継局
US20050207387A1 (en) * 2004-02-09 2005-09-22 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
JP2005331384A (ja) * 2004-05-20 2005-12-02 Seiko Precision Inc 時刻同期システム、基準機器、および、時刻同期方法
CN101820500A (zh) * 2009-02-27 2010-09-01 索尼公司 从装置、从装置的时刻同步化方法、主装置以及电子设备***

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857029A (zh) * 2012-11-30 2014-06-11 上海贝尔股份有限公司 一种确定上行链路和下行链路的延时差的方法、装置和设备
CN103857029B (zh) * 2012-11-30 2017-04-05 上海贝尔股份有限公司 一种确定上行链路和下行链路的延时差的方法、装置和设备
CN113138623A (zh) * 2020-01-20 2021-07-20 南京深视光点科技有限公司 全局时钟同步传输方法

Also Published As

Publication number Publication date
US8949648B2 (en) 2015-02-03
JP2012222833A (ja) 2012-11-12
US20120263264A1 (en) 2012-10-18
EP2512048A2 (en) 2012-10-17
EP2512048A3 (en) 2014-04-02

Similar Documents

Publication Publication Date Title
CN102739386A (zh) 大型网络上克服偏离累积实现精确时钟分配的***和方法
EP2506470B1 (en) Method, apparatus and system for time distribution in a telecommunications network
US8576883B2 (en) Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time
Moreira et al. White rabbit: Sub-nanosecond timing distribution over ethernet
CN105680973B (zh) 航空电子设备网络中的自由运转节点的时间同步方法
CN103929293B (zh) 非对称延迟的时间同步方法及***
CN106603183B (zh) 一种时间戳过滤方法及装置
CN102299788A (zh) 自动发送ieee1588协议报文的控制方法及装置
Garner et al. Synchronization of audio/video bridging networks using IEEE 802.1 AS
JP2013106329A (ja) 通信装置
CN108259109B (zh) Ptp域中的网络设备及tod同步方法
CN106899370A (zh) 一种时钟链路切换方法、装置及基站
US8204035B2 (en) Network node
JP5518805B2 (ja) 時刻同期方法および時刻同期装置
CN103259640A (zh) 一种同步时间的方法和设备
CN105027489B (zh) 精确时钟协议同步方法和节点
JP5650072B2 (ja) 周波数・時刻同期方法および周波数・時刻同期装置
CN113424466B (zh) 时钟同步的方法和装置
CN106162856A (zh) 一种无线AdHoc网络中的节点同步方法
WO2016092243A1 (en) Method and devices for time transfer using end to end transparent clocks
US9442511B2 (en) Method and a device for maintaining a synchronized local timer using a periodic signal
CN105794130A (zh) 使用线性规划用于同步的方法和设备
CN116566529A (zh) 一种时间调整方法、网络设备及***
EP3070886A1 (en) Path delay determination in ring networks
Qian et al. Awakening power of physical layer: High precision time synchronization for industrial Ethernet

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017