CN102738064B - 金属重分布层的制造方法 - Google Patents

金属重分布层的制造方法 Download PDF

Info

Publication number
CN102738064B
CN102738064B CN201110208110.3A CN201110208110A CN102738064B CN 102738064 B CN102738064 B CN 102738064B CN 201110208110 A CN201110208110 A CN 201110208110A CN 102738064 B CN102738064 B CN 102738064B
Authority
CN
China
Prior art keywords
opening
openings
metal
dielectric layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110208110.3A
Other languages
English (en)
Other versions
CN102738064A (zh
Inventor
黄沛霖
黄浚彦
林原园
邱钰珊
曾一民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102738064A publication Critical patent/CN102738064A/zh
Application granted granted Critical
Publication of CN102738064B publication Critical patent/CN102738064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属重分布层的制造方法，包括：提供具有介电层形成于其上的半导体结构；在介电层内的第一区与第二区内分别形成第一开口与第二开口；在第一区内由第一开口所露出的介电层内形成多个第三开口，以及在第二区内由第二开口所露出的介电层内形成多个第四开口；在介电层之上以及在第一开口、第二开口、多个第三开口与多个第四开口内形成金属材料，其中覆盖多个第三开口与多个第四开口的金属材料内形成有多个凹口；以及采用形成于覆盖多个第四开口的金属材料内的多个凹口做为对准标记来图案化第一区内的金属材料，进而形成位于第一区内的介电层之上以及位于第一开口与多个第三开口内的金属重分布层。

Description

金属重分布层的制造方法
技术领域
本发明涉及半导体制作，且特别涉及一种金属重分布层(metalredistribution layer)的制造方法。
背景技术
集成电路形成在具有导电接垫形成在其周围(periphereies)的硅基板的表面上。一般来说，焊线(wire bonds)附着于导电接垫(conductivepads)，且焊线形成了导电接垫与封装基板上的接垫(pads)间的电性连结关系。
由于集成电路的电子电路的复杂度的增加，通往集成电路的输出与输入导电连结物的数量因而增加。而由于输入与输出导电连结物的数量的增加，需更为紧密地设置输入与输出(input and output)导电接垫。因此，介于作为至集成电路的输入与输出导电连结物的导电接垫的间距已随着电路复杂度的增加而减少。
因此，在硅基板表面的内部而非在其周围设置导电接垫使得导电接垫可实体地间隔更远。然而，在众多集成电路设计中，导电接垫设置在硅基板的周围。使导电接垫可位于硅基板表面的内侧的更换集成电路设计制程的花费可能非常昂贵。因此，重新设计集成电路以使得导电接垫位于硅基板内侧表面上将极为昂贵。
因此，需要适用于集成电路上的一种金属重分布层的制造方法，以用于内部连结位于内部的导电接垫与位于周边的外部导电接垫。
发明内容
有鉴于此，本发明提供了一种金属重分布层的制造方法。
依据一实施例，本发明提供了一种金属重分布层的制造方法，包括：
提供具有介电层形成于其上的半导体结构；在该介电层内的第一区与第二区内分别形成第一开口与第二开口，其中该第二区位于该第一区的外侧；在该第一区内由该第一开口所露出的该介电层内形成多个第三开口，以及在该第二区内由该第二开口所露出的该介电层内形成多个第四开口；在该介电层之上以及在该第一开口、该第二开口、该多个第三开口与该多个第四开口之内形成金属材料，其中该金属材料填满该多个第三开口与该多个第四开口，并大体地填入该第一开口与该第二开口内，而覆盖该多个第三开口与该多个第四开口的该金属材料内形成有多个凹口；以及采用形成于覆盖该多个第四开口的该金属材料内的该多个凹口做为对准标记来图案化该第一区内的该金属材料，进而形成位于该第一区内的该介电层之上以及位于该第一开口与该多个第三开口内的金属重分布层。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明。
附图说明
图1-5为一系列示意图，显示了依据本发明的一实施例的一种金属重分布层的制造方法；以及
图6-11为一系列示意图，显示了依据本发明的另一实施例的一种金属重分布层的制造方法。
主要组件符号说明
Figure BSA00000544330800021
Figure BSA00000544330800031
具体实施方式
图1-5为一系列示意图，显示了依据本发明的一实施例的一种金属重分布层(metal redistribution layer)的制造方法。图1-3与图5为剖面示意图，而图4为俯视图。在此，本实施例为发明人所知的方法且该实施例用作比较，借以解说发明人所发现的问题，其并非用以限制本发明的范围。
请参照图1，首先提供一半导体结构100。此半导体结构100包括半导体基板(图中未示出)以及大体形成于其上的多个介电层102与104以及蚀刻停止层106。在此，半导体结构100定义有三个独立区域A、B与C。半导体结构100的区域A例如为具有主动组件或被动组件或其它导电构件(图中均未示出)形成于其内的内部的数组区(arrayregion)。而半导体结构100的区域B例如为邻近区域A的外部的周围区(periphery region)。而半导体结构100的区域C例如为邻近区域B的更外部的切割道区(scribe line region)，以用于晶粒切割(die sawing)之用。因此，在区域A内形成有穿透蚀刻停止层106与介电层104一部分的导电内连物108，而导电内连物108的顶表面为露出的。导电内连物108可电性连结于半导体结构100的区域A内，如主动组件和/或被动组件(图中未示出)，以及其它构件(图中未示出)。
接着，在半导体结构100上平坦地形成介电层110，以覆盖导电内连物108以及区域A、B与C内的蚀刻停止层106。介电层110可包括如氧化硅的材料，且具有介于约7000-17000埃的厚度。介电层110的氧化硅可通过如电浆加强型化学气相沉积(PECVD)方式的方法而形成。
请参照图2，接着通过已知微影与蚀刻制程(图中均未示出)图案化位于区域A与C内的介电层110，以在区域A与C内的介电层110内分别形成多个开口112。位于区域A内的这些开口穿透了覆盖在导电内连物108上的介电层110，因而分别露出其下方的导电内连物108的一部份。位于区域C内的开口112则穿透了覆盖了蚀刻停止层106的介电层110，进而分别露出了其下方的蚀刻停止层106的一部份。如图2所示，位于区域A与C内的这些开口112具有与介电层110厚度的深度H1相同的、约为4000-17000埃的宽度W1，因而具有约为0.7-2的深宽比(aspect ratio，H1/W1)。
请参照图3，接着在介电层110上平坦地沉积金属材料114并填入这些开口112内。基于电性连结的目的，此金属材料114全部地填满这些开口112以实体地接触下方的导电内连物108，在这些开口112内并不会形成有孔洞(voids)或裂缝(seams)。在一实施例中，金属材料114可为如铝铜(AlCu)的含铝材料，且其可通过例如溅镀的制程所形成。由于这些开口112的深宽比相对为高的，因而使得形成金属材料114的含铝材料的溅镀制程的温度与功率需提升至约420-480℃与约9000-15000W，从而完全地填满开口112而不会在其内形成孔洞与缝隙。因此，金属材料114的含铝材料可在溅镀制程中为可流动的并完全地填满开口112，因而不会在其内形成孔洞或缝隙。然而，如图3所示，通过前述的溅镀制程在区域A与C内的开口112上处所形成的金属材料114在其形成后具有平坦顶面。而实际上，由于形成于区域C内的开口112上的金属材料114在图案化金属材料114时用作对准标记(alignment mark)，因此并不希望在开口112上的金属材料114具有这样的平坦顶面。
图4为示意的俯视图，显示了如图3中接近区域C一部份的多个开口112。在一实施例中，在位于区域C内的介电层110内的这些开口112按照平行且相隔离的线图案而形成，而金属材料114接着形成在介电层110之上(参照图3)并通过前述方法填满这些开口112，因而使得位于开口112上的顶表面为平坦的。此平坦顶表面为不期望的，而较佳地的希望在这些开口112上形成凹陷顶表面，以做为用于金属材料114的后续图案化制程的对准标记。一旦形成于区域C内的这些开口112上的金属材料114形成具有平坦顶表面时，后续微影制程的微影机台将无法发现用于金属材料114的图案化的对准标记，进而会影响金属材料114的图案化。
图5为金属材料114经过理想的图案化制程后的想象剖面情形。在理想的图案化制程之后，在区域A内的介电层110之上与之内形成有重分布层114a，而实体连结位于下方的导电内连物108的重分布层114a的一部份也用作内部导电接垫(interior conductive pad)。在区域B内的介电层110上则形成了用于后续焊线接合或凸块接合的外部的导电接垫(outer conductive pad)114b，而导电接垫114b实体连结于重分布层114a。在区域C内的介电层110上则残留有未经过图案化的金属材料114c。
因此，为了解决前述的不清楚对准标记问题，需要一种较佳的金属重分布层的制造方法。
图6-11为一系列示意图，显示了依据本发明之另一实施例的一种金属重分布层之制造方法，以解决前述之不清楚对准标记问题。
请参照图6，首先提供如图1所示的具有介电层110形成于其上的半导体结构100。在图6中所示的半导体结构100包括与图1所示的相同构件，而相同的附图标记代表了图1中所示的相同构件。
接着，在介电层110之上形成如阻剂层的罩幕层(mask layer)，并接着图案化此罩幕层以在区域A的一部份中形成开口132以及在区域C的一部份中形成开口134，进而在介电层110上留下具有开口132与134的图案化的罩幕层130，这些开口132与134部份地露出了区域A与C中的介电层110的一部份。位于区域A内的开口132大***于导电内连物108所在位置处之上。
请参照图7，施行蚀刻制程(图中未示出)，采用图案化的罩幕层130做为蚀刻罩幕，以蚀刻移除介电层110的一部份，进而在区域A的介电层110内形成开口136以及在区域C内的介电层110内形成开口138。这些开口136与138例如为沟槽开口(trench opening)，而形成于区域A与C内的开口136与138所分别露出的介电层110的一部份则具有约为2000-5000埃的经减低的厚度。
接着，移除图案化的罩幕层130(请参照图6)，并在介电层110与开口136与138内形成如阻剂层的另一罩幕层，并接着图案化，以在其内形成多个开口142与144，进而在区域A与C内的介电层110之上留下具有多个开口142与144的图案化的罩幕层140，这些开口142与144部份地露出介电层110的一部份。这些开口142形成于位于区域A内开口136内的图案化的罩幕层140内，进而露出了具有经减低的厚度的介电层110部分。而开口144则形成于位于区域C内开口138内的图案化的罩幕层140内，进而露出了具有经减低厚度的介电层110的部分。
请参照图8，接着施行蚀刻制程(图中未示出)，使用图案化的罩幕层140(图中未示出)做为蚀刻屏蔽，蚀刻移除由这些开口142与144露出的介电层110的一部份，进而在区域A与C之介电层110内分别地形成多个开口146与148。这些开口146与148例如为接触开口(contactopenings)。接着，移除图案化的罩幕层140(请参照图7)。在此，形成于区域A内介电层110内的这些开口146具有H2约为2000-5000埃的深度以及约为4000-17000埃的宽度，进而具有约为0.2-0.5的深宽比(aspect ratio，H2/W2)。依照不同的对准标记设计，形成于区域C内介电层110内的这些开口148具有相同深度H2及约为1-20微米的宽度W3，进而具有约为0.01-0.05的深宽比(H2/W3)。如图8所示，形成于区域A内的这些开口146分别露出其下方的导电内连物108的一部份，而形成于区域C内的这些开口146则分别露出其下方的蚀刻停止层106的一部份。
请参照图9，接着在介电层110之上以及在开口136、138、146与148之内沉积金属材料150。基于电性连结的目的，金属材料150完全地填满开口146以实体接触下方的导电内连物108，在这些开口146与148中并未形成有孔洞或缝隙。在一实施例中，导电材料150可为如铝铜(AlCu)的含铝材料，且其可由如溅镀制程之方法所形成。由于此些开口146与148的深宽比相较于图2内所示的开口112的深宽比相对地较低，因而用于形成金属材料150的含铝材料的溅镀制程的温度与功率可降低至380-420℃以及约为5000-8000W，从而完全地填满这些开口146与148而不会在其内形成孔洞与缝隙。此外，金属材料150部份地填入开口136与138之中，但其不会如图3所示般完全地填满这些开口。因此，在此显示的金属材料150在区域A内的这些开口146等处之上具有非平坦的顶表面以及于区域C内的这些开口148等之上具有非平坦的顶表面。于区域A内的这些开口146之上以及区域C内的这些开口148之上的金属材料150内形成有多个凹口(recess)152。
图10显示了邻近于图9内的区域C内的开口148的一部份的俯视图。在一实施例中，在区域C内形成在介电层110(请参照图9)内的这些开口148按照平行且相隔离的线图案而形成，并接着通过前述方法在介电层110之上形成金属材料150并填入开口138与148内，因而在开口148之上形成了非平坦的顶表面。因此，此非平坦顶表面为所期望的，而形成在这些开口148上的具有凹口152的顶表面可在后续金属材料150的图案化中用作对准标记。
请参照图11，接着采用已知微影与蚀刻制程(图中未示出)，并采用显示在区域C中的上述对准标记来图案化金属材料150。经过金属材料150的图案化制程之后，在区域A内的介电层110之上与之内形成有重分布层150a，而实体地连结于下方的导电内连物108的重分布层150a的一部份也用作内部导电接垫。在区域B内的介电层110上则形成有外部的导电接垫150b，以用于后续焊线接合或凸块接合，而导电接垫150b实体连结于重分布层150a。在区域C内的介电层110之上则残留有未经图案化的金属材料150c。
因此，如图6-11所示的金属重分布层的制造方法提供了位于如切割道区的区域C中的清楚对准标记，因而使得后续微影制程中的微影机台可清楚地找到位于区域C内的对准标记。因此，便可确保了形成金属重分布层的金属材料150的图案化。
虽然本发明已公开了上述的较佳实施例，然而本发明并不局限于此，本领域技术人员应当理解，在不脱离本发明的精神和范围的情况下，可进行更动与润饰，因此本发明的保护范围应当以权利要求书所界定的范围为准。

Claims (10)

1.一种金属重分布层的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构上形成有介电层；
在所述介电层内的第一区与第二区内分别形成第一开口与第二开口，其中所述第二区位于所述第一区的外侧；
在所述第一区内由所述第一开口所露出的所述介电层内形成多个第三开口，以及在所述第二区内由所述第二开口所露出的所述介电层内形成多个第四开口；
在所述介电层之上以及在所述第一开口、所述第二开口、所述多个第三开口与所述多个第四开口之内形成金属材料，其中所述金属材料填满所述多个第三开口与所述多个第四开口，并部分地填入所述第一开口与所述第二开口内，而覆盖所述多个第三开口与所述多个第四开口的所述金属材料内形成有多个凹口；以及
将形成于覆盖所述多个第四开口的所述金属材料内的所述多个凹口用作对准标记来图案化所述第一区内的所述金属材料，进而形成位于所述第一区内的所述介电层之上以及位于所述第一开口与所述多个第三开口内的金属重分布层。
2.根据权利要求1所述的金属重分布层的制造方法，其特征在于，所述金属材料包括含铝材料。
3.根据权利要求1或2所述的金属重分布层的制造方法，其特征在于，所述多个第三开口具有为0.2-0.5的深宽比。
4.根据权利要求1或2所述的金属重分布层的制造方法，其特征在于，所述多个第四开口具有为0.01-0.5的深宽比。
5.根据权利要求2所述的金属重分布层的制造方法，其特征在于，所述含铝材料是由溅镀制程在380-420℃的温度下施行形成的。
6.根据权利要求1、2或5中任意一项所述的金属重分布层的制造方法，其特征在于，由所述第一开口与所述第二开口所露出的所述介电层具有2000-5000埃的厚度。
7.根据权利要求1、2或5中任意一项所述的金属重分布层的制造方法，其特征在于，所述半导体结构包括导电内连物，而形成在所述第一区的所述介电层内的所述金属重分布层实体接触所述导电内连物。
8.根据权利要求1、2或5中任意一项所述的金属重分布层的制造方法，其特征在于，所述第一区为数组区。
9.根据权利要求1、2或5中任意一项所述的金属重分布层的制造方法，其特征在于，所述第二区为切割道区。
10.根据权利要求1、2或5中任意一项所述的金属重分布层的制造方法，其特征在于，所述多个第三开口与所述多个第四开口为平行且相隔离的多个线图案。
CN201110208110.3A 2011-04-12 2011-07-19 金属重分布层的制造方法 Active CN102738064B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/085,460 2011-04-12
US13/085,460 US8173539B1 (en) 2011-04-12 2011-04-12 Method for fabricating metal redistribution layer

Publications (2)

Publication Number Publication Date
CN102738064A CN102738064A (zh) 2012-10-17
CN102738064B true CN102738064B (zh) 2014-04-02

Family

ID=46002049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110208110.3A Active CN102738064B (zh) 2011-04-12 2011-07-19 金属重分布层的制造方法

Country Status (3)

Country Link
US (1) US8173539B1 (zh)
CN (1) CN102738064B (zh)
TW (1) TWI443774B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
CN108117043B (zh) * 2016-11-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
US11114407B2 (en) * 2018-06-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and manufacturing method thereof
KR102542621B1 (ko) 2018-08-17 2023-06-15 삼성전자주식회사 반도체 장치
CN110335816A (zh) * 2019-07-09 2019-10-15 德淮半导体有限公司 铝互连结构及其形成方法
TWI737561B (zh) * 2021-01-04 2021-08-21 力晶積成電子製造股份有限公司 測試鍵結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595635A (zh) * 2003-09-09 2005-03-16 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217195A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3970150B2 (ja) * 2002-10-16 2007-09-05 三洋電機株式会社 ボンディングパッド及びその形成方法
KR101585217B1 (ko) * 2009-10-30 2016-01-14 삼성전자주식회사 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595635A (zh) * 2003-09-09 2005-03-16 松下电器产业株式会社 半导体装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-140093A 2004.05.13

Also Published As

Publication number Publication date
TW201241959A (en) 2012-10-16
CN102738064A (zh) 2012-10-17
US8173539B1 (en) 2012-05-08
TWI443774B (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
CN102738064B (zh) 金属重分布层的制造方法
CN102034796B (zh) 晶片封装体及其制造方法
US8344503B2 (en) 3-D circuits with integrated passive devices
CN103295985B (zh) 晶片封装体及其形成方法
US8693163B2 (en) Cylindrical embedded capacitors
US20110079917A1 (en) Interposer structure with passive component and method for fabricating same
US10170435B2 (en) Guard ring structure and method for forming the same
US20150076694A1 (en) Interposer structure and manufacturing method thereof
TWI594382B (zh) 電子封裝件及其製法
CN102324427B (zh) 一种金属薄膜电阻结构及其制造方法
CN104867865A (zh) 一种晶圆三维集成引线工艺
JP2015099827A (ja) 半導体装置および半導体装置の製造方法
CN102097415B (zh) 半导体封装件及其制造方法
CN102891120B (zh) 晶片封装体及其形成方法
CN101853819A (zh) 芯片结构、晶圆结构以及芯片制作工艺
US20160240520A1 (en) Chip package and manufacturing method thereof
JP2012190961A (ja) 半導体装置、電子デバイス及び電子デバイスの製造方法
CN103779246A (zh) 一种高可靠性的铜柱凸块封装方法及其封装结构
US11881413B2 (en) Method for manufacturing electronic chips
CN102339810B (zh) 硅基基板及其制作方法
CN209804650U (zh) 具有立体电感的半导体结构
JPWO2015001662A1 (ja) 半導体装置およびその製造方法
CN103681610A (zh) 芯片叠层结构及其制造方法
CN103474401B (zh) 载板结构与芯片封装结构及其制作方法
US11923234B2 (en) Method for singulating chips with laterally insulated flanks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant