CN102723281B - 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 - Google Patents
芯片倒装双面三维线路先封后蚀制造方法及其封装结构 Download PDFInfo
- Publication number
- CN102723281B CN102723281B CN201210188607.8A CN201210188607A CN102723281B CN 102723281 B CN102723281 B CN 102723281B CN 201210188607 A CN201210188607 A CN 201210188607A CN 102723281 B CN102723281 B CN 102723281B
- Authority
- CN
- China
- Prior art keywords
- metal substrate
- green paint
- metal
- coating
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 title abstract description 9
- 238000005538 encapsulation Methods 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 309
- 239000002184 metal Substances 0.000 claims abstract description 309
- 239000000758 substrate Substances 0.000 claims abstract description 196
- 239000003973 paint Substances 0.000 claims abstract description 129
- 238000000576 coating method Methods 0.000 claims abstract description 97
- 239000011248 coating agent Substances 0.000 claims abstract description 93
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 claims abstract description 32
- 239000010949 copper Substances 0.000 claims abstract description 32
- 238000009713 electroplating Methods 0.000 claims abstract description 30
- 238000001465 metallisation Methods 0.000 claims abstract description 22
- 238000003486 chemical etching Methods 0.000 claims abstract description 19
- 238000005520 cutting process Methods 0.000 claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 55
- 238000007747 plating Methods 0.000 claims description 29
- 238000002203 pretreatment Methods 0.000 claims description 28
- 238000003384 imaging method Methods 0.000 claims description 25
- 239000005022 packaging material Substances 0.000 claims description 12
- 239000004033 plastic Substances 0.000 claims description 12
- 230000003628 erosive effect Effects 0.000 claims description 11
- 239000000047 product Substances 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 238000010079 rubber tapping Methods 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000011265 semifinished product Substances 0.000 claims description 4
- 238000003912 environmental pollution Methods 0.000 abstract description 3
- 239000003365 glass fiber Substances 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 12
- 238000007772 electroless plating Methods 0.000 description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 239000004411 aluminium Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000011112 process operation Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000007639 printing Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000003963 antioxidant agent Substances 0.000 description 4
- 230000003078 antioxidant effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910000863 Ferronickel Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- ZBTDWLVGWJNPQM-UHFFFAOYSA-N [Ni].[Cu].[Au] Chemical compound [Ni].[Cu].[Au] ZBTDWLVGWJNPQM-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000029087 digestion Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 2
- KFZAUHNPPZCSCR-UHFFFAOYSA-N iron zinc Chemical compound [Fe].[Zn] KFZAUHNPPZCSCR-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 porpezite Chemical compound 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000007704 wet chemistry method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及一种芯片倒装双面三维线路先封后蚀制造方法,它包括以下工艺步骤:取金属基板;金属基板表面预镀铜材;绿漆披覆;金属基板正面去除部分绿漆;电镀惰性金属线路层;电镀金属线路层;绿漆披覆;金属基板正面去除部分绿漆;电镀金属线路层;绿漆披覆;金属基板正面去除部分绿漆;覆上线路网板;金属化前处理;移除线路网板;电镀金属线路层;装片及芯片底部填充包封;金属基板背面去除部分绿漆;化学蚀刻;电镀金属线路层;电镀金属线路层;绿漆披覆;绿漆表面开孔;清洗;植球;切割成品。本发明的有益效果是:降低了制造成本,提高了封装体的安全性和可靠性,减少了环境污染,能够真正做到高密度线路的设计和制造。
Description
技术领域
本发明涉及一种芯片倒装双面三维线路先封后蚀制造方法及其封装结构,属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示:
步骤一、参见图71,取一玻璃纤维材料制成的基板,
步骤二、参见图72,在玻璃纤维基板上所需的位置上开孔,
步骤三、参见图73,在玻璃纤维基板的背面披覆一层铜箔,
步骤四、参见图74,在玻璃纤维基板打孔的位置填入导电物质,
步骤五、参见图75,在玻璃纤维基板的正面披覆一层铜箔,
步骤六、参见图76,在玻璃纤维基板表面披覆光阻膜,
步骤七、参见图77,将光阻膜在需要的位置进行曝光显影开窗,
步骤八、参见图78,将完成开窗的部分进行蚀刻,
步骤九、参见图79,将基板表面的光阻膜剥除,
步骤十、参见图80,在铜箔线路层的表面进行防焊漆(俗称绿漆)的披覆,
步骤十一、参见图81,在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗,
步骤十二、参见图82,在步骤十一进行开窗的区域进行电镀,相对形成基岛和引脚,
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷:
1、多了一层的玻璃纤维材料,同样的也多了一层玻璃纤维的成本;
2、因为必须要用到玻璃纤维,所以就多了一层玻璃纤维厚度约100~150μm的厚度空间;
3、玻璃纤维本身就是一种发泡物质,所以容易因为放置的时间与环境吸入水分以及湿气,直接影响到可靠性的安全能力或是可靠性的等级;
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度,而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙(参见图83,最好的制作能力是蚀刻间隙约等同于被蚀刻物体的厚度),所以无法真正的做到高密度线路的设计与制造;
5、因为必须要使用到铜箔金属层,而铜箔金属层是采用高压粘贴的方式,所以铜箔的厚度很难低于50μm的厚度,否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等;
6、也因为整个基板材料是采用玻璃纤维材料,所以明显的增加了玻璃纤维层的厚度100~150μm,无法真正的做到超薄的封装;
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大(膨胀系数),在恶劣环境的工序中容易造成应力变形,直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足,提供一种芯片倒装双面三维线路先封后蚀制造方法及其封装结构,其工艺简单,不需使用玻璃纤维层,减少了制造成本,提高了封装体的安全性和可靠性,减少了玻璃纤维材料带来的环境污染,而且金属基板线路层采用的是电镀方法,能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的:一种芯片倒装双面三维线路先封后蚀制造方法,它包括以下工艺步骤:
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜,
步骤三、绿漆披覆
在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆,
步骤四、金属基板正面去除部分绿漆
利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域,
步骤五、电镀惰性金属线路层
将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层,
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上金属线路层,
步骤七、绿漆披覆
在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆,
步骤八、金属基板正面去除部分绿漆
利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域,
步骤九、电镀金属线路层
将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层,
步骤十、绿漆披覆
在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆,
步骤十一、金属基板正面去除部分绿漆
利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域,
步骤十二、覆上线路网板
在金属基板正面覆上线路网板,线路网板覆盖后续不需要进行金属化的区域,
步骤十三、金属化前处理
对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,
步骤十四、移除线路网板
将步骤十二中金属基板正面覆上的线路网板移除,
步骤十五、电镀金属线路层
将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚的上部,
步骤十六、装片及芯片底部填充
在步骤十五相对形成的引脚或基岛和引脚上部正面倒装上芯片及芯片底部填充环氧树脂,
步骤十七、包封
将步骤十六完成芯片倒装及芯片底部填充后的金属基板正面进行包封塑封料作业,
步骤十八、金属基板背面去除部分绿漆
利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行化学蚀刻的图形区域,
步骤十九、化学蚀刻
将步骤十八中金属基板背面完成开窗的图形区域进行化学蚀刻,
步骤二十、电镀金属线路层
在步骤十九完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀,步骤二十一、绿漆披覆
在步骤二十完成电镀金属线路层的金属基板背面进行绿漆的被覆,
步骤二十二、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十一完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域,
步骤二十三、电镀金属线路层
将步骤二十二金属基板背面已完成开窗的图形区域电镀上金属线路层,
步骤二十四、绿漆披覆
在步骤二十三完成电镀金属线路层的金属基板背面再次进行绿漆的被覆,
步骤二十五、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十四完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域,
步骤二十六、覆上线路网板
在金属基板背面覆上线路网板,
步骤二十七、金属化前处理
对步骤二十五金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,
步骤二十八、移除线路网板
将步骤二十六中金属基板背面覆上的线路网板移除,
步骤二十九、电镀金属线路层
将步骤二十七金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚的下部,
步骤三十、绿漆披覆
在步骤二十九完成电镀金属线路层的金属基板背面再次进行绿漆的被覆,
步骤三十一、绿漆表面开孔
在步骤三十金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业,
步骤三十二、清洗
对步骤三十一金属基板背面绿漆开孔处进行清洗
步骤三十三、植球
在步骤三十二经过清洗的小孔内植入金属球,
步骤三十四、切割成品
将步骤三十三完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得芯片正装双面三维线路先封后蚀封装结构成品。
一种芯片倒装双面三维线路先封后蚀制造方法的封装结构,它包括基岛、引脚和芯片,所述芯片倒装于基岛和引脚正面,所述芯片底部与基岛和引脚正面之间设置有底部填充胶,所述基岛***的区域、基岛和引脚之间的区域、引脚与引脚之间的区域以及基岛和引脚下部的区域包封有绿漆,所述基岛和引脚上部的区域以及芯片外包封有塑封料,所述引脚下部的绿漆表面上开设有小孔,所述小孔与引脚背面相连通,所述小孔内设置有金属球,所述金属球与引脚背面相接触。
所述步骤三十二对金属基板背面绿漆开孔处进行清洗同时进行金属保护层被覆。
所述封装结构包括基岛,此时芯片倒装基岛和引脚正面,所述芯片底部与基岛正面和引脚正面之间设置有底部填充胶。
所述基岛有单个或多个。
与现有技术相比,本发明具有以下有益效果:
1、本发明不需要使用玻璃纤维层,所以可以减少玻璃纤维层所带来的成本;
2、本发明没有使用玻璃纤维层的发泡物质,所以可靠性的等级可以再提高,相对对封装体的安全性就会提高;
3、本发明不需要使用玻璃纤维层物质,所以就可以减少玻璃纤维材料所带来的环境污染;
4、本发明的三维金属基板线路层所采用的是电镀方法,而电镀层的总厚度约在10~15μm,而线路与线路之间的间隙可以轻松的达到25μm以下的间隙,所以可以真正地做到高密度内引脚线路平铺的技术能力;
5、本发明的三维金属基板因采用的是金属层电镀法,所以比玻璃纤维高压铜箔金属层的工艺来得简单,且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑;
6、本发明的三维金属基板线路层是在金属基材的表面进行金属电镀,所以材质特性基本相同,所以镀层线路与金属基材的内应力基本相同,可以轻松的进行恶劣环境的后工程(如高温共晶装片、高温锡材焊料装片以及高温被动元件的表面贴装工作)而不容易产生应力变形。
附图说明
图1~图34为本发明芯片倒装双面三维线路先封后蚀制造方法实施例一的各工序示意图。
图35为本发明芯片倒装双面三维线路先封后蚀封装结构实施例一的结构示意图。
图36~图69为本发明芯片倒装双面三维线路先封后蚀制造方法实施例二的各工序示意图。
图70为本发明芯片倒装双面三维线路先封后蚀封装结构实施例二的结构示意图。
图71~图82为传统的高密度基板封装结构的制造工艺流程的各工序示意图。
图83为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中:
金属基板1
铜材薄膜2
绿漆3
惰性金属线路层4
金属线路层5
线路网板6
金属化前处理层7
芯片8
底部填充胶9
塑封料10
小孔11
金属保护层12
金属球13
引脚14
基岛15。
具体实施方式
本发明芯片倒装双面三维线路先封后蚀制造方法包括以下工艺步骤:
实施例一、无基岛
步骤一、取金属基板
参见图1,取一片厚度合适的金属基板,所述金属基板的材质可以依据芯片的功能与特性进行变换,例如:铜材、铁材、镍铁材或锌铁材等;
步骤二、金属基板表面预镀铜材
参见图2,在金属基板表面电镀一层铜材薄膜,目的是为后续电镀作基础,所述电镀的方式可以采用化学镀或是电解电镀;
步骤三、绿漆披覆
参见图3,在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤四、金属基板正面去除部分绿漆
参见图4,利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域;
步骤五、电镀惰性金属线路层
参见图5,将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层,作为后续蚀刻作业的阻挡层,所述惰性金属线路层材料采用镍、钛或铜等,所述电镀方式采用化学镀或电解电镀方式;
步骤六、电镀金属线路层
参见图6,在步骤五中的惰性金属线路层表面镀上金属线路层,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤七、绿漆披覆
参见图7,在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤八、金属基板正面去除部分绿漆
参见图8,利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域;
步骤九、电镀金属线路层
参见图9,将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤十、绿漆披覆
参见图10,在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤十一、金属基板正面去除部分绿漆
参见图11,利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域;
步骤十二、覆上线路网板
参见图12,在金属基板正面覆上线路网板,线路网板覆盖后续不需要进行金属化的区域;
步骤十三、金属化前处理
参见图13,对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式;
步骤十四、移除线路网板
参见图14,将步骤十二中金属基板正面覆上的线路网板移除;
步骤十五、电镀金属线路层
参见图15,将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成引脚的上部,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤十六、装片及芯片底部填充
参见图16,在步骤十五相对形成的引脚上部正面倒装上芯片及芯片底部填充环氧树脂;
步骤十七、包封
参见图17,将步骤十六完成芯片倒装及芯片底部填充后的金属基板正面进行包封塑封料作业,塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式,所述塑封料可以采用有填料物质或是无填料物质的环氧树脂;
步骤十八、金属基板背面去除部分绿漆
参见图18,利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行化学蚀刻的图形区域;
步骤十九、化学蚀刻
参见图19,将步骤十八中金属基板背面完成开窗的图形区域进行化学蚀刻,化学蚀刻直至惰性金属线路层的位置为止,蚀刻药水可以采用氯化铜或是氯化铁;
步骤二十、电镀金属线路层
参见图20,在步骤十九完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀,所述金属线路层可以是单层或多层,所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等,所述电镀方法可以是化学电镀或是电解电镀;
步骤二十一、绿漆披覆
参见图21,在步骤二十完成电镀金属线路层的金属基板背面进行绿漆的被覆;
步骤二十二、金属基板背面去除部分绿漆
参见图22,利用曝光显影设备在步骤二十一完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域;
步骤二十三、电镀金属线路层
参见图23,将步骤二十二金属基板背面已完成开窗的图形区域电镀上金属线路层,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤二十四、绿漆披覆
参见图24,在步骤二十三完成电镀金属线路层的金属基板背面再次进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤二十五、金属基板背面去除部分绿漆
参见图25,利用曝光显影设备在步骤二十四完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域;
步骤二十六、覆上线路网板
参见图26,在金属基板背面覆上线路网板,线路网板覆盖后续不需要进行金属化的区域;
步骤二十七、金属化前处理
参见图27,对步骤二十五金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式;
步骤二十八、移除线路网板
参见图28,将步骤二十六中金属基板背面覆上的线路网板移除;
步骤二十九、电镀金属线路层
参见图29,将步骤二十七金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成引脚的下部,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤三十、绿漆披覆
参见图30,在步骤二十九完成电镀金属线路层的金属基板背面再次进行绿漆的被覆;
步骤三十一、绿漆表面开孔
参见图31,在步骤三十金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业,所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法;
步骤三十二、清洗
参见图32,对步骤三十一金属基板背面绿漆开孔处进行清洗以去除氧化物质或有机物质等,同时可进行金属保护层的被覆,金属保护层采用抗氧化剂;
步骤三十三、植球
参见图33,在步骤三十二经过清洗的小孔内植入金属球,金属球与引脚的背面相接触,所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体,金属球的材料可以是纯锡或锡合金;
步骤三十四、切割成品
参见图34,将步骤三十三完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得芯片正装双面三维线路先封后蚀封装结构成品。
实施例一的封装结构如下:
参见图35,本发明芯片倒装双面三维线路先封后蚀封装结构,它包括引脚14和芯片8,所述芯片8倒装于引脚14正面,所述芯片8底部与引脚14正面之间设置有底部填充胶9,所述引脚14***的区域、引脚14与引脚14之间的区域以及引脚14下部的区域包封有绿漆3,所述引脚14上部的区域以及芯片8包封有塑封料10,所述引脚14下部的绿漆3表面上开设有小孔11,所述小孔11与引脚14背面相连通,所述小孔11内设置有金属球13,所述金属球13与引脚14背面相接触,所述金属球13与引脚14背面之间设置有金属保护层12,所述金属保护层12为抗氧化剂。
实施例二、有基岛
步骤一、取金属基板
参见图36,取一片厚度合适的金属基板,所述金属基板的材质可以依据芯片的功能与特性进行变换,例如:铜材、铁材、镍铁材或锌铁材等;
步骤二、金属基板表面预镀铜材
参见图37,在金属基板表面电镀一层铜材薄膜,目的是为后续电镀作基础,所述电镀的方式可以采用化学镀或是电解电镀;
步骤三、绿漆披覆
参见图38,在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤四、金属基板正面去除部分绿漆
参见图39,利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域;
步骤五、电镀惰性金属线路层
参见图40,将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层,作为后续蚀刻作业的阻挡层,所述惰性金属线路层材料采用镍、钛或铜等,所述电镀方式采用化学镀或电解电镀方式;
步骤六、电镀金属线路层
参见图41,在步骤五中的惰性金属线路层表面镀上金属线路层,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤七、绿漆披覆
参见图42,在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤八、金属基板正面去除部分绿漆
参见图43,利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域;
步骤九、电镀金属线路层
参见图44,将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤十、绿漆披覆
参见图45,在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤十一、金属基板正面去除部分绿漆
参见图46,利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域;
步骤十二、覆上线路网板
参见图47,在金属基板正面覆上线路网板,线路网板覆盖后续不需要进行金属化的区域;
步骤十三、金属化前处理
参见图48,对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式;
步骤十四、移除线路网板
参见图49,将步骤十二中金属基板正面覆上的线路网板移除;
步骤十五、电镀金属线路层
参见图50,将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成基岛和引脚的上部,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤十六、装片及芯片底部填充
参见图51,在步骤十五相对形成的基岛和引脚上部正面倒装上芯片及芯片底部填充环氧树脂;
步骤十七、包封
参见图52,将步骤十六完成芯片倒装及芯片底部填充后的金属基板正面进行包封塑封料作业,塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式,所述塑封料可以采用有填料物质或是无填料物质的环氧树脂;
步骤十八、金属基板背面去除部分绿漆
参见图53,利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行化学蚀刻的图形区域;
步骤十九、化学蚀刻
参见图54,将步骤十八中金属基板背面完成开窗的图形区域进行化学蚀刻,化学蚀刻直至惰性金属线路层的位置为止,蚀刻药水可以采用氯化铜或是氯化铁;
步骤二十、电镀金属线路层
参见图55,在步骤十九完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀,所述金属线路层可以是单层或多层,所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等,所述电镀方法可以是化学电镀或是电解电镀;
步骤二十一、绿漆披覆
参见图56,在步骤二十完成电镀金属线路层的金属基板背面进行绿漆的被覆;
步骤二十二、金属基板背面去除部分绿漆
参见图57,利用曝光显影设备在步骤二十一完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域;
步骤二十三、电镀金属线路层
参见图58,将步骤二十二金属基板背面已完成开窗的图形区域电镀上金属线路层,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤二十四、绿漆披覆
参见图59,在步骤二十三完成电镀金属线路层的金属基板背面再次进行绿漆的被覆,以保护后续的电镀金属层工艺作业;
步骤二十五、金属基板背面去除部分绿漆
参见图60,利用曝光显影设备在步骤二十四完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域;
步骤二十六、覆上线路网板
参见图61,在金属基板背面覆上线路网板,线路网板覆盖后续不需要进行金属化的区域;
步骤二十七、金属化前处理
参见图62,对步骤二十五金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式;
步骤二十八、移除线路网板
参见图63,将步骤二十六中金属基板背面覆上的线路网板移除;
步骤二十九、电镀金属线路层
参见图64,将步骤二十七金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成基岛和引脚的下部,所述金属线路层可以是单层或多层,所述金属线路层材料采用银、铝、铜、镍金或镍钯金等,所述电镀方式可以是化学电镀也可以是电解电镀的方式;
步骤三十、绿漆披覆
参见图30,在步骤二十九完成电镀金属线路层的金属基板背面再次进行绿漆的被覆;
步骤三十一、绿漆表面开孔
参见图31,在步骤三十金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业,所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法;
步骤三十二、清洗
参见图32,对步骤三十一金属基板背面绿漆开孔处进行清洗以去除氧化物质或有机物质等,同时可进行金属保护层的被覆,金属保护层采用抗氧化剂;
步骤三十三、植球
参见图33,在步骤三十二经过清洗的小孔内植入金属球,金属球与引脚的背面相接触,所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体,金属球的材料可以是纯锡或锡合金;
步骤三十四、切割成品
参见图34,将步骤三十三完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得芯片正装双面三维线路先封后蚀封装结构成品。
实施例二的封装结构如下:
参见图70,本发明芯片倒装双面三维线路先封后蚀封装结构,它包括基岛15、引脚14和芯片8,所述芯片8倒装于基岛15和引脚14正面,所述芯片8底部与基岛15和引脚14正面之间设置有底部填充胶9,所述基岛15***的区域、基岛15和引脚14之间的区域、引脚14与引脚14之间的区域以及基岛15和引脚14下部的区域包封有绿漆3,所述基岛15和引脚14上部的区域以及芯片8外包封有塑封料10,所述引脚14下部的绿漆3表面上开设有小孔11,所述小孔11与引脚14背面相连通,所述小孔11内设置有金属球13,所述金属球13与引脚14背面相接触,所述金属球13与引脚14背面之间设置有金属保护层12,所述金属保护层12为抗氧化剂。
Claims (2)
1.一种芯片倒装双面三维线路先封后蚀制造方法,其特征在于所述方法包括以下工艺步骤:
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜,
步骤三、绿漆披覆
在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的披覆,
步骤四、金属基板正面去除部分绿漆
利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域,
步骤五、电镀惰性金属线路层
将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层,
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上金属线路层,
步骤七、绿漆披覆
在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的披覆,
步骤八、金属基板正面去除部分绿漆
利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域,
步骤九、电镀金属线路层
将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层,
步骤十、绿漆披覆
在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的披覆,
步骤十一、金属基板正面去除部分绿漆
利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗,以露出金属基板正面后续需要进行电镀的图形区域,
步骤十二、覆上线路网板
在金属基板正面覆上线路网板,线路网板覆盖后续不需要进行金属化的区域,
步骤十三、金属化前处理
对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,
步骤十四、移除线路网板
将步骤十二中金属基板正面覆上的线路网板移除,
步骤十五、电镀金属线路层
将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚的上部,
步骤十六、装片及芯片底部填充
在步骤十五相对形成的引脚或基岛和引脚上部正面倒装上芯片及芯片底部填充环氧树脂,
步骤十七、包封
将步骤十六完成芯片倒装及芯片底部填充后的金属基板正面进行包封塑封料作业,
步骤十八、金属基板背面去除部分绿漆
利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行化学蚀刻的图形区域,
步骤十九、化学蚀刻
将步骤十八中金属基板背面完成开窗的图形区域进行化学蚀刻,
步骤二十、电镀金属线路层
在步骤十九完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀,
步骤二十一、绿漆披覆
在步骤二十完成电镀金属线路层的金属基板背面进行绿漆的披覆,
步骤二十二、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十一完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域,
步骤二十三、电镀金属线路层
将步骤二十二金属基板背面已完成开窗的图形区域电镀上金属线路层,
步骤二十四、绿漆披覆
在步骤二十三完成电镀金属线路层的金属基板背面再次进行绿漆的披覆,
步骤二十五、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十四完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗,以露出金属基板背面后续需要进行电镀的图形区域,
步骤二十六、覆上线路网板
在金属基板背面覆上线路网板,
步骤二十七、金属化前处理
对步骤二十五金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理,
步骤二十八、移除线路网板
将步骤二十六中金属基板背面覆上的线路网板移除,
步骤二十九、电镀金属线路层
将步骤二十七金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层,所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚的下部,
步骤三十、绿漆披覆
在步骤二十九完成电镀金属线路层的金属基板背面再次进行绿漆的披覆,
步骤三十一、绿漆表面开孔
在步骤三十金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业,
步骤三十二、清洗
对步骤三十一金属基板背面绿漆开孔处进行清洗,
步骤三十三、植球
在步骤三十二经过清洗的小孔内植入金属球,
步骤三十四、切割成品
将步骤三十三完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得芯片倒装双面三维线路先封后蚀封装结构成品。
2.根据权利要求1所述的一种芯片倒装双面三维线路先封后蚀制造方法,其特征在于:所述步骤三十二对金属基板背面绿漆开孔处进行清洗同时进行金属保护层被覆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210188607.8A CN102723281B (zh) | 2012-06-09 | 2012-06-09 | 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210188607.8A CN102723281B (zh) | 2012-06-09 | 2012-06-09 | 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102723281A CN102723281A (zh) | 2012-10-10 |
CN102723281B true CN102723281B (zh) | 2014-08-20 |
Family
ID=46949005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210188607.8A Active CN102723281B (zh) | 2012-06-09 | 2012-06-09 | 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102723281B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1691314A (zh) * | 2004-04-21 | 2005-11-02 | 美龙翔微电子科技(深圳)有限公司 | 倒装球栅阵列封装基板及其制作工艺 |
CN102005432A (zh) * | 2010-09-30 | 2011-04-06 | 江苏长电科技股份有限公司 | 四面无引脚封装结构及其封装方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4373122B2 (ja) * | 2003-04-28 | 2009-11-25 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法 |
-
2012
- 2012-06-09 CN CN201210188607.8A patent/CN102723281B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1691314A (zh) * | 2004-04-21 | 2005-11-02 | 美龙翔微电子科技(深圳)有限公司 | 倒装球栅阵列封装基板及其制作工艺 |
CN102005432A (zh) * | 2010-09-30 | 2011-04-06 | 江苏长电科技股份有限公司 | 四面无引脚封装结构及其封装方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2004-327903A 2004.11.18 |
Also Published As
Publication number | Publication date |
---|---|
CN102723281A (zh) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102723293B (zh) | 芯片倒装单面三维线路先蚀后封制造方法及其封装结构 | |
CN102723280B (zh) | 单面三维线路芯片倒装先蚀后封制造方法 | |
CN102723284B (zh) | 芯片正装单面三维线路先蚀后封制造方法及其封装结构 | |
CN102723282B (zh) | 芯片正装双面三维线路先蚀后封制造方法及其封装结构 | |
CN102723288B (zh) | 芯片倒装单面三维线路先封后蚀制造方法及其封装结构 | |
CN102723289B (zh) | 芯片正装单面三维线路先封后蚀制造方法及其封装结构 | |
CN102856212B (zh) | 双面三维线路芯片倒装先封后蚀制造方法及其封装结构 | |
CN102760668B (zh) | 单面三维线路芯片倒装先封后蚀制造方法 | |
CN102723292B (zh) | 芯片倒装双面三维线路先蚀后封制造方法及其封装结构 | |
CN102723291B (zh) | 双面三维线路芯片倒装先蚀后封制造方法及其封装结构 | |
CN102723281B (zh) | 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 | |
CN102723290B (zh) | 单面三维线路芯片正装先封后蚀制造方法及其封装结构 | |
CN102856284B (zh) | 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法 | |
CN102723287B (zh) | 双面三维线路芯片正装先封后蚀制造方法及其封装结构 | |
CN102723286B (zh) | 芯片正装双面三维线路先封后蚀制造方法及其封装结构 | |
CN102856292B (zh) | 单芯片倒装先蚀刻后封装无基岛封装结构及其制造方法 | |
CN102856269B (zh) | 单芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法 | |
CN102856271B (zh) | 多芯片倒装先蚀刻后封装无基岛封装结构及其制造方法 | |
CN102856286B (zh) | 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法 | |
CN102867802A (zh) | 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法 | |
CN102856268B (zh) | 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法 | |
CN102856285B (zh) | 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法 | |
CN102856287A (zh) | 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法 | |
CN102856289B (zh) | 单芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法 | |
CN102867791A (zh) | 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |