CN102710230B - 执行初始校正及全时更新模式校正的方法和记忆体电路 - Google Patents

执行初始校正及全时更新模式校正的方法和记忆体电路 Download PDF

Info

Publication number
CN102710230B
CN102710230B CN201210210859.6A CN201210210859A CN102710230B CN 102710230 B CN102710230 B CN 102710230B CN 201210210859 A CN201210210859 A CN 201210210859A CN 102710230 B CN102710230 B CN 102710230B
Authority
CN
China
Prior art keywords
memory circuit
output voltage
circuit
impedance matching
initial calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210210859.6A
Other languages
English (en)
Other versions
CN102710230A (zh
Inventor
夏濬
洪森富
陈文伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN102710230A publication Critical patent/CN102710230A/zh
Application granted granted Critical
Publication of CN102710230B publication Critical patent/CN102710230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

执行初始校正及全时更新模式校正的方法和记忆体电路，包含供电至该记忆体电路；利用该阻抗匹配电路，对该记忆体电路执行该初始校正；该记忆体电路离开该初始校正；该记忆体电路进入一驱动模式；每隔一预定时间该记忆体电路退出该驱动模式；根据一更新指令，利用该阻抗匹配电路对该记忆体电路执行该更新模式校正；一输出电压电位检测电路判断该记忆体电路的输出电压电位；根据该输出电压电位检测电路的判断结果，执行一相对应的动作。

Description

执行初始校正及全时更新模式校正的方法和记忆体电路
技术领域
本发明涉及一种于记忆体电路内执行初始校正及全时更新模式校正的方法和记忆体电路，尤其涉及一种共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法和可于初始校正及全时更新模式校正共用阻抗匹配电路的记忆体电路。
背景技术
芯片与芯片之间的沟通不仅需要准确的时序设计，也需要准确设计二芯片之间的阻抗匹配。根据联合电子设备工程委员会(Joint Electron DeviceEngineering Council,JEDEC)的标准，可利用延伸暂存器设定(extended moderegister set,EMRS)模式，执行离线驱动器阻抗匹配校正，以准确设计二芯片之间的阻抗匹配。
请参照图1，图1为现有技术说明记忆体电路100的示意图。在供电给记忆体电路100后，记忆体电路100一开始先进入延伸暂存器设定模式。在延伸暂存器设定模式中，使用者必须利用示波器人工判读记忆体电路100的输出电压的逻辑高电位“1”与逻辑低电位“0”的回转率(Slew rate)。然后，再利用阻抗匹配电路102内的一上拉驱动器1022与一下拉驱动器1024调整记忆体电路100的输出电压的逻辑高电位“1”与逻辑低电位“0”的回转率。另外，如图1所示，记忆体电路100另包含一校正电路104，用以执行回转率的强度调整。
然而，如图1所示，记忆体电路100是利用阻抗匹配电路102与校正电路104分别执行延伸暂存器设定模式及全时更新模式校正，导致记忆体电路100具有大的电路面积，且记忆体电路100也不会全时(full time)执行更新模式校正。
发明内容
本发明的一实施例提供一种共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法。该方法包含供电至一记忆体电路；利用该阻抗匹配电路，对该记忆体电路执行该初始校正；该记忆体电路离开该初始校正；该记忆体电路进入一驱动模式；每隔一预定时间该记忆体电路退出该驱动模式；根据一更新指令，利用该阻抗匹配电路对该记忆体电路执行该更新模式校正；一输出电压电位检测电路判断该记忆体电路的输出电压电位；根据该输出电压电位检测电路的判断结果，执行一相对应的动作。
本发明的另一实施例提供一种可于初始校正及全时更新模式校正共用阻抗匹配电路的记忆体电路。该记忆体电路包含一输出电压电位检测电路及一阻抗匹配电路。该输出电压电位检测电路，用以判断该记忆体电路的一输出电压电位。该阻抗匹配电路包含一上拉驱动器及一下拉驱动器。该上拉驱动器是用以在该记忆体电路的初始校正及全时更新模式校正下，当该记忆体电路的输出电压电位低于一低参考电压时，调高该输出电压电位；该下拉驱动器是用以在该记忆体电路的初始校正及全时更新模式校正下，当该记忆体电路的输出电压电位高于一高参考电压时，调低该输出电压电位。
本发明提供一种共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法和可于初始校正及全时更新模式校正共用阻抗匹配电路的记忆体电路。该方法是在供电给该记忆体电路后，即利用该记忆体电路内的阻抗匹配电路执行该初始校正，也即该记忆体电路进入一延伸暂存器设定(EMRS)模式。在执行该初始校正的过程中，使用者可通过该阻抗匹配电路调整一输出电压的逻辑高电位与逻辑低电位的回转率。结束并退出该初始校正后，该记忆体电路进入一驱动模式。在该驱动模式中，该记忆体电路是每隔一预定时间退出该驱动模式，以执行该更新模式校正。在执行该更新模式校正的过程中，该记忆体电路可利用一输出电压电位检测电路判断该记忆体电路的输出电压的电位，并通过该阻抗匹配电路调整该记忆体电路的输出电压的电位。如此，本发明可通过该记忆体电路的阻抗匹配电路将该初始校正与该更新模式校正结合在一起。因此，本发明不仅可全时(full time)执行阻抗匹配以减少该记忆体电路的输出电压的反射，也可因为该初始校正与该更新模式校正共用该阻抗匹配电路而减少该记忆体电路的面积。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为现有技术说明记忆体电路的示意图；
图2为本发明的一实施例说明共用记忆体电路内的阻抗匹配电路执行初始校正及更新指令的方法的流程图；
图3为说明记忆体电路的示意图。
其中，附图标记
100、300        记忆体电路
102、302        阻抗匹配电路
104             校正电路
304             输出电压电位检测电路
1022、3022      上拉驱动器
1024、3024      下拉驱动器
200至216        步骤
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参照图2和图3，图2为本发明的一实施例说明一种共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法的流程图，图3为说明记忆体电路300的示意图。图2的方法是利用图3的记忆体电路300说明，详细步骤如下：
步骤200：开始；
步骤202：供电至记忆体电路300；
步骤204：利用记忆体电路300内的阻抗匹配电路302，对记忆体电路300执行初始校正；
步骤206：记忆体电路300离开初始校正；
步骤208：记忆体电路300进入一驱动模式；
步骤209：每隔一预定时间记忆体电路300退出驱动模式；
步骤210：根据一更新指令，利用阻抗匹配电路302对记忆体电路300执行更新模式校正；
步骤212：记忆体电路300内的输出电压电位检测电路(output voltagelevel detector circuit)304判断记忆体电路300的输出电压Vo的电位；当记忆体电路300的输出电压Vo的电位低于一低参考电压VREFL时，进行步骤214；当记忆体电路300的输出电压Vo的电位高于一高参考电压VREFH时，进行步骤216；当记忆体电路300的输出电压Vo的电位介于高参考电压VREFH与低参考电压VREFL的间时，跳回步骤208；
步骤214：调整阻抗匹配电路302内的上拉驱动器3022的强度，跳回步骤212；
步骤216：调整阻抗匹配电路302内的下拉驱动器3024的强度，跳回步骤212；
为了使记忆体与下一级电路(例如控制器)之间，具有良好的阻抗匹配，根据联合电子设备工程委员会(JEDEC)的标准，可利用记忆体电路300内的阻抗匹配电路302执行离线驱动器(off chip driver)阻抗匹配校正，以准确设计记忆体与下一级电路之间的阻抗匹配。
因此，供电至记忆体电路300后，在步骤204中，使用者利用示波器通过记忆体电路300内的阻抗匹配电路302，人工地对记忆体电路300执行初始校正，也即记忆体电路300进入延伸暂存器设定(extended mode register set,EMRS)模式。在延伸暂存器设定模式中，使用者必须利用示波器人工判读记忆体电路300的输出电压的逻辑高电位“1”与逻辑低电位“0”的回转率。然后，再分别利用阻抗匹配电路302内的一上拉驱动器3022与一下拉驱动器3024调整记忆体电路300的输出电压的逻辑高电位“1”与逻辑低电位“0”的回转率。在步骤206中，因为使用者已对记忆体电路300执行完初始校正，所以记忆体电路300退出初始校正。
记忆体电路300退出初始校正之后，在步骤208中，记忆体电路300进入驱动模式，其中驱动模式包含记忆体电路300接收并执行一激活(active)指令、一读取(read)指令、一写入(write)指令及/或一闲置(idle)指令。但本发明并不受限于记忆体电路300仅用以接收并执行激活指令、读取指令、写入指令及/或闲置指令。
在步骤209中，每隔预定时间记忆体电路300会退出驱动模式。在步骤210中，记忆体电路300会退出驱动模式后，记忆体电路300可根据更新指令，利用阻抗匹配电路302对记忆体电路300执行更新模式校正。在步骤212中，输出电压电位检测电路304判断记忆体电路300的输出电压Vo的电位。在步骤214中，因为记忆体电路300的输出电压Vo的电位低于低参考电压VREFL，所以调整阻抗匹配电路302内的上拉驱动器3022的强度，并跳回步骤212。在步骤216中，因为记忆体电路300的输出电压Vo的电位高于高参考电压VREFH，所以调整阻抗匹配电路302内的下拉驱动器3024的强度，并跳回步骤212。然而当记忆体电路300的输出电压Vo的电位介于高参考电压VREFH与低参考电压VREFL之间时，跳回步骤208。
综上所述，本发明所提供的共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法和可于初始校正及全时更新模式校正共用阻抗匹配电路的记忆体电路，在供电给记忆体电路后，使用者即可利用记忆体电路内的阻抗匹配电路执行初始校正，也即记忆体电路进入延伸暂存器设定(EMRS)模式。在执行初始校正的过程中，使用者可通过阻抗匹配电路调整输出电压的逻辑高电位与逻辑低电位的回转率。结束并退出初始校正后，记忆体电路进入驱动模式。在驱动模式中，记忆体电路是每隔一预定时间退出驱动模式，以执行更新模式校正。在执行更新模式校正的过程中，记忆体电路可利用输出电压电位检测电路判断记忆体电路的输出电压的电位，并通过阻抗匹配电路调整记忆体电路的输出电压的电位。如此，本发明可通过记忆体电路内的阻抗匹配电路将初始校正与更新模式校正结合在一起。因此，本发明不仅可全时执行阻抗匹配以减少记忆体电路的输出电压的反射，也可因为初始校正与更新模式校正共用阻抗匹配电路而减少记忆体电路的面积。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种执行初始校正及全时更新模式校正的方法，其特征在于，包含：
供电至一记忆体电路；
利用一阻抗匹配电路，对该记忆体电路执行该初始校正，以调整该记忆体电路的输出电压的逻辑高电位的回转率与该记忆体电路的输出电压的逻辑低电位的回转率；
该记忆体电路离开该初始校正；
该记忆体电路进入一驱动模式；
每隔一预定时间该记忆体电路退出该驱动模式；
根据一更新指令，利用该阻抗匹配电路对该记忆体电路执行该更新模式校正；
一输出电压电位检测电路判断该记忆体电路的输出电压电位；及
根据该输出电压电位检测电路的判断结果，执行一相对应的动作。
2.根据权利要求1所述的方法，其特征在于，根据该输出电压电位检测电路的判断结果，执行该相对应的动作包含：
当该记忆体电路的输出电压电位低于一低参考电压时，调整该阻抗匹配电路内的一上拉驱动器的强度。
3.根据权利要求1所述的方法，其特征在于，根据该输出电压电位检测电路的判断结果，执行该相对应的动作包含：
当该记忆体电路的输出电压电位高于一高参考电压时，调整该阻抗匹配电路内的一下拉驱动器的强度。
4.根据权利要求1所述的方法，其特征在于，根据该输出电压电位检测电路的判断结果，执行该相对应的动作包含：
当该记忆体电路的输出电压电位介于一高参考电压与一低参考电压之间时，该记忆体电路回到该驱动模式。
5.根据权利要求1所述的方法，其特征在于，该驱动模式为该记忆体电路接收一激活指令、一读取指令、一写入指令及/或一闲置指令。
6.根据权利要求1所述的方法，其特征在于，该初始校正为一延伸暂存器设定模式。
7.一种用于权利要求1所述的执行初始校正及全时更新模式校正的方法的记忆体电路，其特征在于，包含：
一输出电压电位检测电路，用以判断该记忆体电路的一输出电压电位；以及
一阻抗匹配电路，包含：
一上拉驱动器，用以在该记忆体电路的全时更新模式校正下，当该输出电压电位低于一低参考电压时，调高该输出电压电位；及
一下拉驱动器，用以在该记忆体电路的全时更新模式校正下，当该输出电压电位高于一高参考电压时，调低该输出电压电位；
其中，该阻抗匹配电路还用于在该记忆体电路执行初始校正的过程中，调整该记忆体电路的输出电压的逻辑高电位与逻辑低电位的回转率。
8.根据权利要求7所述的记忆体电路，其特征在于，该输出电压电位检测电路在该记忆体电路的全时更新模式校正下判断该记忆体电路的该输出电压电位。
9.根据权利要求7所述的记忆体电路，其特征在于，该初始校正为一延伸暂存器设定模式。
CN201210210859.6A 2012-05-07 2012-06-20 执行初始校正及全时更新模式校正的方法和记忆体电路 Active CN102710230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101116167 2012-05-07
TW101116167A TWI489478B (zh) 2012-05-07 2012-05-07 共用記憶體電路內的阻抗匹配電路執行初始校正及全時更新模式校正的方法和可於初始校正及全時更新模式校正共用阻抗匹配電路的記憶體電路

Publications (2)

Publication Number Publication Date
CN102710230A CN102710230A (zh) 2012-10-03
CN102710230B true CN102710230B (zh) 2015-09-30

Family

ID=46902828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210210859.6A Active CN102710230B (zh) 2012-05-07 2012-06-20 执行初始校正及全时更新模式校正的方法和记忆体电路

Country Status (3)

Country Link
US (1) US8872540B2 (zh)
CN (1) CN102710230B (zh)
TW (1) TWI489478B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645414B (zh) * 2017-11-07 2018-12-21 瑞昱半導體股份有限公司 記憶體控制器
US10408863B2 (en) 2017-12-20 2019-09-10 Apple Inc. Reference voltage prediction in memory subsystem
US11546296B2 (en) 2018-10-18 2023-01-03 Bank Of America Corporation Cloud computing architecture with secure multi-cloud integration
US11664062B2 (en) * 2020-07-24 2023-05-30 Advanced Micro Devices, Inc. Memory calibration system and method
CN115149775B (zh) * 2022-08-12 2023-10-20 南京金阵微电子技术有限公司 基于接口驱动电路的校正电路及校正方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047021A (zh) * 2006-03-30 2007-10-03 联发科技股份有限公司 校正存储器装置的方法及其相关的装置
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127132A (ja) * 1997-07-01 1999-01-29 Hitachi Ltd インピーダンスマッチング回路および半導体記憶装置
US6452428B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Slew rate control circuit
US6380758B1 (en) * 2000-09-29 2002-04-30 Intel Corporation Impedance control for wide range loaded signals using distributed methodology
KR100502408B1 (ko) * 2002-06-21 2005-07-19 삼성전자주식회사 액티브 터미네이션을 내장한 메모리 장치의 파워-업시퀀스를 제어하는 메모리 시스템과 그 파워-업 및 초기화방법
US6842035B2 (en) * 2002-12-31 2005-01-11 Intel Corporation Apparatus and method for bus signal termination compensation during detected quiet cycle
US7227376B2 (en) * 2004-11-05 2007-06-05 Ati Technologies Inc. Dynamic impedance compensation circuit and method
JP4916699B2 (ja) * 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
KR100738969B1 (ko) * 2006-08-16 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 온-다이 터미네이션 제어 장치 및 방법
US7710169B2 (en) * 2006-10-20 2010-05-04 Nec Electronics Corporation Semiconductor integrated circuit controlling output impedance and slew rate
US7710144B2 (en) * 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
JP2011101266A (ja) * 2009-11-06 2011-05-19 Elpida Memory Inc 半導体装置及び情報処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047021A (zh) * 2006-03-30 2007-10-03 联发科技股份有限公司 校正存储器装置的方法及其相关的装置
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器

Also Published As

Publication number Publication date
TW201346927A (zh) 2013-11-16
US8872540B2 (en) 2014-10-28
US20130293260A1 (en) 2013-11-07
CN102710230A (zh) 2012-10-03
TWI489478B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
CN102710230B (zh) 执行初始校正及全时更新模式校正的方法和记忆体电路
US20180308440A1 (en) Driving method and driving device for reducing electromagnetic interference
KR102129968B1 (ko) 반도체 메모리 장치 및 이를 위한 입출력 제어 회로
US8555098B2 (en) Semiconductor circuit with load balance circuit
TWI433089B (zh) 顯示器的削角系統及其時序削角控制方法
CN106710507B (zh) 栅极驱动电路、栅极驱动方法和显示装置
KR20110100465A (ko) 메모리 시스템
TW200731285A (en) Active cycle control circuit and method for semiconductor memory apparatus
US20180069692A1 (en) Signal phase optimization in memory interface training
US9099881B2 (en) Method and apparatus for charging over-discharged battery in booting process
KR20060051884A (ko) 주사선 구동회로로의 전원공급 방법, 전원회로
TW201316689A (zh) 震盪器校正裝置以及震盪器校正方法
US9892706B2 (en) Semiconductor device for mitigating through current and electronic apparatus thereof
CN104347026A (zh) 具动态调整输出的显示驱动方法及其显示装置
US10401900B2 (en) Using a stuttered clock signal to reduce self-induced voltage noise
CN105869586A (zh) 半导体装置以及便携式终端
US9104533B2 (en) Voltage and timing calibration method used in memory system
KR101239682B1 (ko) 내부전압생성회로 및 반도체 집적회로
WO2007137947A3 (en) High-speed low-power integrated circuit interconnects
JP2011503767A (ja) 低電力、高歩留まりのメモリのためのシステム及び方法
CN103138744A (zh) 半导体装置
CN101604277B (zh) I2c总线验证***及方法
US20120249214A1 (en) Driver circuit of semiconductor apparatus and method for controlling the same
US20150253827A1 (en) Control circuit of semiconductor memory, memory system and control system of semiconductor memory
US20140300396A1 (en) Low power srpg cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant