CN102707952A - 嵌入式异构多核处理器上基于用户描述的程序设计方法 - Google Patents
嵌入式异构多核处理器上基于用户描述的程序设计方法 Download PDFInfo
- Publication number
- CN102707952A CN102707952A CN2012101510375A CN201210151037A CN102707952A CN 102707952 A CN102707952 A CN 102707952A CN 2012101510375 A CN2012101510375 A CN 2012101510375A CN 201210151037 A CN201210151037 A CN 201210151037A CN 102707952 A CN102707952 A CN 102707952A
- Authority
- CN
- China
- Prior art keywords
- task
- parallel
- heterogeneous multi
- primitive
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
本发明涉及一种嵌入式异构多核处理器上基于用户描述的并行程序设计方法。其步骤是:用户通过图形界面配置向导进行异构多核处理器平台和任务的描述,并行模式设定,基元任务创建和登记,任务关系图(DAG)生成以及基元任务在异构多核处理器的静态分配,实现将处理器平台特性、并行的需求及任务指派以配置文件的形式(XML)表达出来。然后将并行解析配置文件后的基元任务嵌入异构多核框架代码任务标签处,构造相应的串行源程序,经调用串行编译工具,最终生成异构多核处理器上可执行代码。本发明有效规避了诸如通用PC或高性能计算平台上开发并行编译器,创设并行程序设计语言,移植并行库等并行编程的做法,大大降低了在嵌入式领域异构多核处理器平台上开发并行程序的难度,基于用户描述和并行化交互向导达到并行程序设计的目的。
Description
技术领域
本发明总体涉及异构多核处理器并行化编程领域,特别是一种嵌入式异构多核处理器上基于用户描述的程序设计方法。
背景技术
集成电路工艺的不断进步以及处理器体系的发展,使不同结构、功能、地位、功耗及运算性能的多个核心集成于一个芯片形成异构多处理器片上***(Heterogeneous Multi-processor System-on-chips,HMPSoCs),通过其上应用程序的并行执行获得较高的执行效率,满足了消费类电子产品和网络多媒体等领域在高性能、实时性、成本及功耗的需求,成为嵌入式***设计的主流体系结构。
嵌入式异构多核处理器针对特定领域问题而设计,通常采用主从式结构,主核设计为通用处理器,用以运行操作***,负责***资源管理和工作负载的控制流程;多个从核设计为专用处理器,在主核控制下执行某类特殊的运算。通过任务分工和划分把不同的任务分配给各核心来处理自己擅长的任务,实现了资源的最佳化配置。
典型的嵌入式异构多核处理器如:Sony,Toshiba和IBM研发的Cell BE以高效率、低功耗处理下一代宽带多媒体与图形应用;TI发布的OMAP广泛应用于智能手机和掌上电脑等嵌入式产品,还有STMicroelectronics的Nomadik,以及ATMEL的DIOPSIS芯片等。
异构多核技术的出现为片上***在多核时代的发展和摩尔定律的突破带来新的方向,但其滞后于硬件发展的软件支撑技术对应用开发和***设计提出挑战,如何简易、高效地为HMPSoCs开发并行程序是首要解决的问题。
目前并行开发的三种途径:(1)程序员显式使用并行编程技术开发应用程序,因受限于现有语言、平台的局限性和求解问题的复杂性,没能得以推广;(2)隐式并行性开发。依赖于并行编译器自动或半自动将串行程序并行化,并行编译器开发困难且并行性效率不高;(3)高性能领域的OpenMP、MPI并行程序库。考虑嵌入式HMPSoCs的单边异构结构模式及在存储、实时性和功耗等方面的严苛要求,而且不同领域多核架构的复杂灵活性,开发并行程序设计语言、并行编译器、移植并行程序库等传统方法并不适合解决嵌入式HMPSoCs的多核并行编程和编译。
经对现有技术的文献检索发现,中国专利200510026587.4提供一种基于元任务的用户指导的串行应用问题半自动并行化方法,该方法将基于面向对象串行Java代码经用户引导并行化过程后,转换成基于消息传递(MPI)的并行程序。专利200610117051.8提供一种面向串行程序代码量大的领域的半自动并行化方法,通过用户交互界面,实现串行程序向并行程序源到源转换。但是这些方法都是面向于集群高性能计算领域的并行应用,并未在嵌入式领域适用或提出有效解决之道。
发明内容
本发明的目的在于克服传统并行程序设计的复杂性,提供一种嵌入式异构多核处理器上基于用户描述的程序设计方法。
为达到上述目的,本发明的构思如下:
用户通过图形界面配置向导进行异构多核处理器平台和任务的描述,并行模式设定,基元任务创建和登记,任务关系图(DAG)生成以及基元任务在异构多核处理器的静态分配,实现将处理器平台特性、并行的需求及任务指派以配置文件的形式(XML)表达出来。然后将并行解析配置文件后的基元任务嵌入异构多核框架代码相应任务标签处,构造相应的串行源程序,经调用串行编译工具,最终生成异构多核处理器上可执行代码。
根据上述构思,本发明通过以下技术方案实现,本发明具体操作步骤如下:
1.分析并行化
分析领域问题中的应用需求并抽象出问题框架,考察是否适合并行化处理,是否可分解为一系列较小范围的可同时计算的不同功能任务,进而确定任务间依赖的并行模式。嵌入式异构多核的主-从式体系架构可支持应用上任务播种、流水、分治等多种并行计算模式的需求。
2.异构多核处理器平台描述
描述包括异构核的种类、指令集、数目、运行频率、存储空间以及各核适应的编译工具链等内容。
3.并行子任务描述
描述包括任务号、任务名、任务保存的路径、任务负载大小、任务采用的语言、任务类型、任务传递的参数、任务间依赖关系等内容。
4.基元任务创建
把确定了最佳指派核,负载相当且粒度适中的子任务定义为基元任务。基元任务间数据相关性是数据输入和输出等,无相关性的多个基元任务可在不同核上并行执行。支持任务间通信方式提供有信号灯、消息队列、共享存储区等手段;基元任务经任务描述器创建后登记到基元库。
5.导入主/从核框架代码
将嵌入式异构多核应用开发中不同并行模式下程序代码的结构、规则加以抽象为框架代码加入到***中,成为并行程序生成的模板。
6.交互指导并行化
异构多核并行性体现在多个处理器核在同一时刻并发的执行两个或多个不同的任务。利用交互向导的图形配置界面,引导用户完成相关的并行化工作。具体内容包括:
(1) 工程创建。该工程将包括基元库、将要生成的异构核上并行程序及目标可执行程序,框架代码等。
(2) 并行模式选择。根据步骤1中分析问题框架,确定适宜的并行模式。
(3) DAG自动生成及确认。对步骤(3)描述的并行子任务校验任务描述及任务间逻辑的正确性。
(4) 基元任务分配。根据异构平台特性及各并行子任务特征,将校验正确的基元任务分配到不同的处理器核。
7.主/从核并行源程序生成
一个嵌入式应用程序通常从控制型任务开始,然后执行一系列与应用相关的计算型任务,最后再以控制型任务结束。根据步骤5导入主/从核框架代码,并根据步骤6产生的用户描述并行化配置文件XML,把经并行解析后的基元任务***到相应框架代码标签处生成该处理器核上串行源程序。
8.可执行并行程序生成。
调用用户描述中的编译工具,生成异构多核上可并行执行代码。
9.测试结果
生成的主/从核并行程序不保***编译通过,如头文件的缺失、不同编程语言混用等问题需进一步编辑修改。通过重复上述过程,最终生成正确可执行程序代码。
本发明与现有技术相比较,具有如下显而易见的突出实质性特点和显著进步:
用户不需并行编程的专业知识,只需较小的工作量即可实现嵌入式异构多核上的应用开发,降低了并行程序开发的难度;让程序员从复杂繁冗的底层消息通信API中解脱出来,只需编写与领域业务逻辑有关的串行任务代码、确定任务间算法就能够达到并行程序设计的目的。
本发明有效规避了诸如通用PC或高性能计算平台上开发并行编译器(从串行源程序自动寻找可并行代码实现串行程序并行化),创设并行程序设计语言,移植并行库等并行编程的做法,也不必在现有串行程序可并行代码前附加格式化并行注解的方法,基于用户描述和并行化交互向导达到并行程序设计的目的,大大降低了在嵌入式领域异构多核处理器平台上开发并行程序的难度。考虑更多处理器核心数目的异构多核平台上复杂应用的开发,基于用户描述的嵌入式异构多核并行程序设计方法具有显然的优越性。
附图说明
图1是本发明原理框架示意图。
图2是本发明针对的嵌入式异构多核处理器体系结构模型。
图3是本发明实施例中相关基元任务描述图。
图4是本发明实施例中相关并行性描述后生成的基元任务配置文件。
图5是本发明实施例中相关并行性描述后生成的主核、从核框架代码。
具体实施方式
本发明的优选实施例结合附图详述如下:
实施例一:
参见图1~4,本嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征是,包括下列步骤:用户通过图形界面配置向导进行异构多核处理器平台和任务的描述,并行模式设定,基元任务创建和登记,任务关系图(DAG)生成以及基元任务在异构多核处理器的静态分配,实现将处理器平台特性、并行的需求及任务指派以配置文件的形式(XML)表达出来;然后将并行解析配置文件后的基元任务嵌入异构多核框架代码相应任务标签处,构造出相应的串行源程序,经调用串行编译工具,最终生成异构多核处理器上可执行代码;需进一步的软件开发包得以实现,包括:
(1)平台和任务描述器:用于描述包括异构核的种类、指令集、数目、运行频率、存储空间等模型信息及相应的编译工具链,任务属性如:任务号、任务名、任务保存的路径、任务负载大小、任务采用的语言、任务类型、任务传递的参数、任务间依赖关系等。
(2)基元库构建:把确定了最佳指派核,负载相当且粒度适中的子任务定义为基元任务。基元任务间数据相关性是数据输入和输出等,无相关性的多个基元任务可在不同核上并行执行。基元任务经任务描述器创建后登记到基元库,不同领域问题对应其特定的基元库。
(3)任务关系图(DAG)生成:对步骤(1)描述的求解任务,根据任务关系图的生成,验证任务描述及任务间逻辑的正确性,为下阶段任务分配奠定基础。
(4)基元任务分配。根据异构平台特性及各并行子任务特征,将校验正确的基元任务分配到不同的处理器核。
(5)框架代码。将嵌入式异构多核应用开发中不同并行模式下程序代码的结构、规则加以抽象为框架代码加入到***中,成为主/从核并行程序生成的模板。对不同并行计算模式应构建不同的主/从核框架代码。
(6)XML生成和解析。用于将并行化交互配置信息保存为统一的XML文件;并行解析实现将基元任务在模板库的嵌入,以正确构造出异构多个核上的串行源程序代码片段;
操作步骤如下:
步骤1:分析并行化;
步骤2:异构多核处理器平台描述;
步骤3:并行子任务描述;
步骤4:基元任务创建;
步骤5:导入主/从核框架代码;
步骤6:交互指导并行化;
步骤7:主/从核并行源程序生成;
步骤8:可执行并行程序生成;
步骤9:测试结果。
实施例二:
参见图1~5,本嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其操作步骤如下:
1. 分析并行化
分析领域问题中的应用需求并抽象出问题框架,考察是否适合并行化处理,是否可分解为一系列较小范围的可同时计算的不同功能任务,进而确定任务间依赖的并行模式。嵌入式异构多核的主-从式体系架构可支持应用上任务播种、流水、分治等多种并行计算模式的需求。
2. 异构多核处理器平台描述
描述包括异构核的种类、指令集、数目、运行频率、存储空间以及各核适应的编译工具链等内容。
3. 并行子任务描述
描述包括任务号、任务名、任务保存的路径、任务负载大小、任务采用的语言、任务类型、任务传递的参数、任务间依赖关系等内容。
4. 基元任务创建
把确定了最佳指派核,负载相当且粒度适中的子任务定义为基元任务。基元任务间数据相关性是数据输入和输出等,无相关性的多个基元任务可在不同核上并行执行。支持任务间通信方式提供有信号灯、消息队列、共享存储区等手段;基元任务经任务描述器创建后登记到基元库。
5. 导入主/从核框架代码
将嵌入式异构多核应用开发中不同并行模式下程序代码的结构、规则加以抽象为框架代码加入到***中,成为并行程序生成的模板。
6. 交互指导并行化
异构多核并行性体现在多个处理器核在同一时刻并发的执行两个或多个不同的任务。利用交互向导的图形配置界面,引导用户完成相关的并行化工作。具体内容包括:
(1) 工程创建。该工程将包括基元库、将要生成的异构核上并行程序及目标可执行程序,框架代码等。
(2) 并行模式选择。根据步骤1中分析问题框架,确定适宜的并行模式。
(3) DAG自动生成及确认。对步骤(3)描述的并行子任务校验任务描述及任务间逻辑的正确性。
(4) 基元任务分配。根据异构平台特性及各并行子任务特征,将校验正确的基元任务分配到不同的处理器核。
7. 主/从核并行源程序生成
一个嵌入式应用程序通常从控制型任务开始,然后执行一系列与应用相关的计算型任务,最后再以控制型任务结束。根据步骤5导入主/从核框架代码,并根据步骤6产生的用户描述并行化配置文件XML,把经并行解析后的基元任务***到相应框架代码标签处生成该处理器核上串行源程序。
8. 可执行并行程序生成
调用用户描述中的编译工具,生成异构多核上可并行执行代码。
9. 测试结果
生成的主/从核并行程序不保***编译通过,如头文件的缺失、不同编程语言混用等问题需进一步编辑修改。通过重复上述过程,最终生成正确可执行程序代码。
实施例三:
如图1,2所示,本发明原理框架示意图。
1 异构多核处理器平台描述的实现
由用户通过图形界面配置向导对异构多核平台上主核(控制核)和从核(运算核)信息输入,实现对硬件平台的基本建模和抽象。
2 基元任务描述的实现
由用户根据任务描述器提供相关任务参数。
3 并行任务分配的实现
由任务描述后各核上任务间依赖关系自动生成DAG图,经用户确认后进行完全分配,实现异构任务分配的最优。
4 配置文件生成
如图3所示实施例的基元任务描述图,经前述1,2,3具体实施方式,生成如图4所示的基元任务配置文件。
5 主/从核框架代码实现
5.1 框架通过模板代码加以实现
如图5,提取既定并行模式下主/从核上串行程序的框架代码。框架代码应开放于开发者做进一步的编辑、更新。
5.2 标签实现
标签是模板中事先标记出将***计算任务位置的一种标记。
模板及标签可根据用户需求实时改动且保存为新的模板,以满足特定领域特定平台上平行应用需求的开发。
6 主/从核并行代码的生成
如图1,5,并行解析用户描述生成的XML配置文件后,把已描述、登记的基元任务嵌入主/从核框架代码相应标记处,生成主/从核上正确的串行源程序。
经过以上步骤,并行需求任务在基于用户描述的并行性任务配置后生成主/从核上可以分别编译、运行的并行代码。经主核启动代码加载任务后,异构多核开始并行工作。
Claims (7)
1.一种嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征是,包括下列步骤:用户通过图形界面配置向导进行异构多核处理器平台和任务的描述,并行模式设定,基元任务创建和登记,任务关系图(DAG)生成以及基元任务在异构多核处理器的静态分配,实现将处理器平台特性、并行的需求及任务指派以配置文件的形式(XML)表达出来;然后将并行解析配置文件后的基元任务嵌入异构多核框架代码相应任务标签处,构造出相应的串行源程序,经调用串行编译工具,最终生成异构多核处理器上可执行代码;需进一步的软件开发包得以实现,包括:
(1)平台和任务描述器:用于描述包括异构核的种类、指令集、数目、运行频率、存储空间等模型信息及相应的编译工具链,任务属性如:任务号、任务名、任务保存的路径、任务负载大小、任务采用的语言、任务类型、任务传递的参数、任务间依赖关系等;
(2)基元库构建:把确定了最佳指派核,负载相当且粒度适中的子任务定义为基元任务;
基元任务间数据相关性是数据输入和输出等,无相关性的多个基元任务可在不同核上并行执行;
基元任务经任务描述器创建后登记到基元库,不同领域问题对应其特定的基元库;
(3)任务关系图(DAG)生成:对步骤(1)描述的求解任务,根据任务关系图的生成,验证任务描述及任务间逻辑的正确性,为下阶段任务分配奠定基础;
(4)基元任务分配;
根据异构平台特性及各并行子任务特征,将校验正确的基元任务分配到不同的处理器核;
(5)框架代码;
将嵌入式异构多核应用开发中不同并行模式下程序代码的结构、规则加以抽象为框架代码加入到***中,成为主/从核并行程序生成的模板;
对不同并行计算模式应构建不同的主/从核框架代码;
(6)XML生成和解析;
用于将并行化交互配置信息保存为统一的XML文件;并行解析实现将基元任务在模板库的嵌入,以正确构造出异构多个核上的串行源程序代码片段;
操作步骤如下:
步骤1:分析并行化;
步骤2:异构多核处理器平台描述;
步骤3:并行子任务描述;
步骤4:基元任务创建;
步骤5:导入主/从核框架代码;
步骤6:交互指导并行化;
步骤7:主/从核并行源程序生成;
步骤8:可执行并行程序生成;
步骤9:测试结果。
2.如权利要求1所述的嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征在于,用户描述内容主要包括:处理器平台和任务的描述;
交互向导是一个交互图形界面,通过该界面引导用户完成工程创建,并行模式设定,基元任务创建和登记,任务关系图(DAG)生成以及基元任务在异构多核处理器的分配等。
3.如权利要求1所述的嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征在于,异构多核并行性体现在多个处理器核在同一时刻并发的执行两个或多个不同的任务,并行性分解的粒度为任务级。
4.如权利要求1所述的嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征在于,所述用户描述信息均以XML格式文件保存。
5.如权利要求1所述的嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征在于,所述并行模式是指嵌入式异构多核的主-从式体系架构可支持的任务播种、流水、分治等计算模式。
6.如权利要求1所述的嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征在于,基元任务间相关性以信号量、共享存储器、队列等作为同步机制。
7.如权利要求1所述的嵌入式异构多核处理器上基于用户描述的并行程序设计方法,其特征在于,异构多核上串行源程序是通过将并行解析配置文件后的基元任务嵌入异构多核框架代码相应任务标签处而构造的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101510375A CN102707952A (zh) | 2012-05-16 | 2012-05-16 | 嵌入式异构多核处理器上基于用户描述的程序设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101510375A CN102707952A (zh) | 2012-05-16 | 2012-05-16 | 嵌入式异构多核处理器上基于用户描述的程序设计方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102707952A true CN102707952A (zh) | 2012-10-03 |
Family
ID=46900776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101510375A Pending CN102707952A (zh) | 2012-05-16 | 2012-05-16 | 嵌入式异构多核处理器上基于用户描述的程序设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102707952A (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102929723A (zh) * | 2012-11-06 | 2013-02-13 | 无锡江南计算技术研究所 | 基于异构众核处理器的并行程序段划分方法 |
CN103226513A (zh) * | 2013-04-25 | 2013-07-31 | 中国人民解放军信息工程大学 | 基于二次规划模型的非线性下标表达式的依赖测试方法 |
CN105474172A (zh) * | 2013-08-19 | 2016-04-06 | 高通股份有限公司 | 用于实现代码划分和在异构处理器内核上执行的高效有向非循环图模式匹配 |
WO2016119546A1 (en) * | 2015-01-30 | 2016-08-04 | Huawei Technologies Co., Ltd. | Method and apparatus for realizing self-timed parallelized many-core processor |
CN108885776A (zh) * | 2016-03-24 | 2018-11-23 | 富士胶片株式会社 | 图像处理装置、图像处理方法及图像处理程序 |
CN110045992A (zh) * | 2019-04-24 | 2019-07-23 | 北京翼辉信息技术有限公司 | 一种适用于多核板卡的通用***及方法 |
CN110221838A (zh) * | 2019-05-28 | 2019-09-10 | 中国科学院高能物理研究所 | 一种基于遗传算法和有向无环图进行程序自动设计优化的方法 |
US10580190B2 (en) | 2017-10-20 | 2020-03-03 | Westghats Technologies Private Limited | Graph based heterogeneous parallel processing system |
CN111651208A (zh) * | 2020-05-08 | 2020-09-11 | 上海交通大学 | 面向异构众核并行计算机的模态并行计算方法及*** |
CN111880796A (zh) * | 2020-07-30 | 2020-11-03 | 西安微电子技术研究所 | 一种多核模型架构实现方法及*** |
CN112083956A (zh) * | 2020-09-15 | 2020-12-15 | 哈尔滨工业大学 | 一种面向异构平台的复杂指针数据结构自动管理*** |
CN112527514A (zh) * | 2021-02-08 | 2021-03-19 | 浙江地芯引力科技有限公司 | 基于逻辑扩展的多核心安全芯片处理器及其处理方法 |
CN113296091A (zh) * | 2021-04-26 | 2021-08-24 | 江苏中科西北星信息科技有限公司 | 体制异构毫米波雷达融合方法 |
CN116150455A (zh) * | 2023-04-17 | 2023-05-23 | 华能信息技术有限公司 | 一种异构数据解析方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1687897A (zh) * | 2005-06-09 | 2005-10-26 | 上海交通大学 | 用户指导的程序半自动并行化方法 |
CN1932766A (zh) * | 2006-10-12 | 2007-03-21 | 上海交通大学 | 面向串行程序代码量大的领域的半自动并行化方法 |
US20080222620A1 (en) * | 2007-02-14 | 2008-09-11 | The Mathworks, Inc. | Parallel programming computing system |
-
2012
- 2012-05-16 CN CN2012101510375A patent/CN102707952A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1687897A (zh) * | 2005-06-09 | 2005-10-26 | 上海交通大学 | 用户指导的程序半自动并行化方法 |
CN1932766A (zh) * | 2006-10-12 | 2007-03-21 | 上海交通大学 | 面向串行程序代码量大的领域的半自动并行化方法 |
US20080222620A1 (en) * | 2007-02-14 | 2008-09-11 | The Mathworks, Inc. | Parallel programming computing system |
Non-Patent Citations (1)
Title |
---|
陆鑫达: "《异构并行计算及其调度策略》", 《计算机工程》 * |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102929723A (zh) * | 2012-11-06 | 2013-02-13 | 无锡江南计算技术研究所 | 基于异构众核处理器的并行程序段划分方法 |
CN102929723B (zh) * | 2012-11-06 | 2015-07-08 | 无锡江南计算技术研究所 | 基于异构众核处理器的并行程序段划分方法 |
CN103226513A (zh) * | 2013-04-25 | 2013-07-31 | 中国人民解放军信息工程大学 | 基于二次规划模型的非线性下标表达式的依赖测试方法 |
CN103226513B (zh) * | 2013-04-25 | 2015-12-09 | 中国人民解放军信息工程大学 | 基于二次规划模型的非线性下标表达式的依赖测试方法 |
CN105474172B (zh) * | 2013-08-19 | 2018-11-09 | 高通股份有限公司 | 用于实现代码划分和在异构处理器内核上执行的高效有向非循环图模式匹配 |
CN105474172A (zh) * | 2013-08-19 | 2016-04-06 | 高通股份有限公司 | 用于实现代码划分和在异构处理器内核上执行的高效有向非循环图模式匹配 |
WO2016119546A1 (en) * | 2015-01-30 | 2016-08-04 | Huawei Technologies Co., Ltd. | Method and apparatus for realizing self-timed parallelized many-core processor |
US10318297B2 (en) | 2015-01-30 | 2019-06-11 | Huawei Technologies Co., Ltd. | Method and apparatus for operating a self-timed parallelized multi-core processor |
CN108885776B (zh) * | 2016-03-24 | 2022-09-27 | 富士胶片株式会社 | 图像处理装置、图像处理方法及存储介质 |
CN108885776A (zh) * | 2016-03-24 | 2018-11-23 | 富士胶片株式会社 | 图像处理装置、图像处理方法及图像处理程序 |
US10580190B2 (en) | 2017-10-20 | 2020-03-03 | Westghats Technologies Private Limited | Graph based heterogeneous parallel processing system |
CN110045992A (zh) * | 2019-04-24 | 2019-07-23 | 北京翼辉信息技术有限公司 | 一种适用于多核板卡的通用***及方法 |
CN110045992B (zh) * | 2019-04-24 | 2020-03-13 | 北京翼辉信息技术有限公司 | 一种适用于多核板卡的通用***及方法 |
CN110221838A (zh) * | 2019-05-28 | 2019-09-10 | 中国科学院高能物理研究所 | 一种基于遗传算法和有向无环图进行程序自动设计优化的方法 |
CN111651208A (zh) * | 2020-05-08 | 2020-09-11 | 上海交通大学 | 面向异构众核并行计算机的模态并行计算方法及*** |
CN111651208B (zh) * | 2020-05-08 | 2023-06-20 | 上海交通大学 | 面向异构众核并行计算机的模态并行计算方法及*** |
CN111880796A (zh) * | 2020-07-30 | 2020-11-03 | 西安微电子技术研究所 | 一种多核模型架构实现方法及*** |
CN111880796B (zh) * | 2020-07-30 | 2023-03-14 | 西安微电子技术研究所 | 一种多核模型架构实现方法及*** |
CN112083956A (zh) * | 2020-09-15 | 2020-12-15 | 哈尔滨工业大学 | 一种面向异构平台的复杂指针数据结构自动管理*** |
CN112527514A (zh) * | 2021-02-08 | 2021-03-19 | 浙江地芯引力科技有限公司 | 基于逻辑扩展的多核心安全芯片处理器及其处理方法 |
CN113296091A (zh) * | 2021-04-26 | 2021-08-24 | 江苏中科西北星信息科技有限公司 | 体制异构毫米波雷达融合方法 |
CN116150455A (zh) * | 2023-04-17 | 2023-05-23 | 华能信息技术有限公司 | 一种异构数据解析方法 |
CN116150455B (zh) * | 2023-04-17 | 2023-07-18 | 华能信息技术有限公司 | 一种异构数据解析方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102707952A (zh) | 嵌入式异构多核处理器上基于用户描述的程序设计方法 | |
CN104035781B (zh) | 一种快速开发异构并行程序的方法 | |
Leung et al. | A mapping path for multi-GPGPU accelerated computers from a portable high level programming abstraction | |
Cohen et al. | Processor virtualization and split compilation for heterogeneous multicore embedded systems | |
CN102708088A (zh) | 面向海量数据高性能计算的cpu/gpu协同处理方法 | |
Ziogas et al. | Productivity, portability, performance: Data-centric Python | |
Marzulo et al. | Couillard: Parallel programming via coarse-grained data-flow compilation | |
Yoshida et al. | Communicating finite state machines and an extensible toolchain for multiparty session types | |
Silvano et al. | The ANTAREX domain specific language for high performance computing | |
Reyes et al. | Optimization strategies in different CUDA architectures using llCoMP | |
Cordes | Automatic parallelization for embedded multi-core systems using high level cost models | |
CN103207786A (zh) | 渐进式智能回溯向量化代码调优方法 | |
Saà-Garriga et al. | OMP2MPI: Automatic MPI code generation from OpenMP programs | |
Holmes et al. | Planning for performance: Enhancing achievable performance for MPI through persistent collective operations | |
US20210255891A1 (en) | System and method for generation of event driven, tuple-space based programs | |
Adak et al. | Model‐based code generation for HLA federates | |
Falleri et al. | The harmony platform | |
Bertolacci et al. | Identifying and scheduling loop chains using directives | |
Ovatman et al. | Exploring implicit parallelism in class diagrams | |
Bosilca et al. | From serial loops to parallel execution on distributed systems | |
Papakonstantinou et al. | Throughput-oriented kernel porting onto FPGAs | |
Khaldi et al. | Spire: A sequential to parallel intermediate representation extension | |
CN1316359C (zh) | 用户指导的程序半自动并行化方法 | |
Llopard et al. | A parallel action language for embedded applications and its compilation flow | |
Acosta et al. | Extending paralldroid with object oriented annotations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121003 |