CN102683315B - 滚镀四面无引脚封装结构及其制造方法 - Google Patents

滚镀四面无引脚封装结构及其制造方法 Download PDF

Info

Publication number
CN102683315B
CN102683315B CN201110387783.XA CN201110387783A CN102683315B CN 102683315 B CN102683315 B CN 102683315B CN 201110387783 A CN201110387783 A CN 201110387783A CN 102683315 B CN102683315 B CN 102683315B
Authority
CN
China
Prior art keywords
island
pin
metal substrate
chip
barrel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110387783.XA
Other languages
English (en)
Other versions
CN102683315A (zh
Inventor
王新潮
梁志忠
谢洁人
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201110387783.XA priority Critical patent/CN102683315B/zh
Priority to JP2014543744A priority patent/JP2015503233A/ja
Priority to PCT/CN2012/000022 priority patent/WO2013078753A1/en
Publication of CN102683315A publication Critical patent/CN102683315A/zh
Priority to US14/271,411 priority patent/US9105622B2/en
Application granted granted Critical
Publication of CN102683315B publication Critical patent/CN102683315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种滚镀四面无引脚封装结构及其制造方法，所述结构包括外基岛（1）和外引脚（2），所述外基岛（1）正面设置有芯片（5），外引脚（2）正面通过多层电镀方式内引脚（4），所述内引脚（4）正面延伸到芯片（5）旁边，所述芯片（5）正面与内引脚（4）正面之间用金属线（6）连接，所述内引脚（4）、芯片（5）和金属线（6）外包封有塑封料（7），所述外基岛（1）和外引脚（2）的背面设置有第二金属层（9）。本发明的有益效果是：它省去了金属基板双面蚀刻的作业工序，降低了工序作业的成本，而且由于内引脚采用多层电镀方式形成，外引脚采用滚镀的方式形成，因此实现了内引脚和外引脚的高密度能力。

Description

滚镀四面无引脚封装结构及其制造方法
技术领域
本发明涉及一种滚镀四面无引脚封装结构及其制造方法，属于半导体封装技术领域。
背景技术
传统的引线框结构主要有两种：
第一种：采用金属基板进行化学蚀刻及电镀后，在金属基板的背面贴上一层耐高温的胶膜形成可以进行封装过程的引线框载体（如图80所示）；
第二种：采用金属基板首先在金属基板的背面进行化学半蚀刻，再将前述已经过化学半蚀刻的区域进行塑封料包封，之后将金属基板的正面进行内引脚的化学半蚀刻，完成后再进行引线框内引脚表面的电镀工作，即完成引线框的制作（如图82所示）。
而上述两种引线框在封装过程中存在了以下不足点：
第一种：
1）、此种的引线框架因背面必须要贴上一层昂贵可抗高温的胶膜，所以直接增加了高昂的成本；
2）、也因为此种的引线框架的背面必须要贴上一层可抗高温的胶膜，所以在封装过程中的装片工艺只能使用导电或是不导电粘结物质，而完全不能采用共晶工艺以及软焊料的工艺进行装片，所以可选择的产品种类就有较大的局限性；
3）、又因为此种的引线框架的背面必须要贴上一层可抗高温的胶膜，而在封装过程中的金属线键合工艺中，因为此可抗高温的胶膜是软性材质，所以造成了金属线键合参数的不稳定，严重的影响了金属线键合的质量及产品可靠度的稳定性；
4）、再因为此种的引线框架的背面必须要贴上一层可抗高温的胶膜，而在封装过程中的塑封工艺过程，因为塑封时的注胶压力很容易造成引线框架与胶膜之间渗入塑封料，而将原本应属金属脚是导电的型态因为渗入了塑封料反而变成了绝缘脚（如图81所示）。
第二种：
1）、因为分别进行了二次的蚀刻作业，所以多增加了工序作业的成本；
2）、引线框的组成是金属物质加环氧树脂物质（塑封料）所以在高温与低温的工作环境下容易因为不同物质的膨胀与收缩应力的不相同，产生引线框翘曲问题；
3）、也因为引线框的翘曲直接影响到封装工序中的装置芯片的精准度与引线框传送过程的顺畅从而影响生产良率；
4）、也因为引线框的翘曲直接影响到封装工序中的金属线键合的对位精度与引线框传送过程的顺畅从而影响生产良率；
5）、因为引线框正面的内引脚是采用蚀刻的技术，所以蚀刻内引脚的脚宽必须要大于100μm，而内引脚与内引脚的间隙也必须大于100μm，所以较难做到内引脚的高密度能力。
为了解决上述问题，本申请人在先申请了一件名称为《有基岛引线框结构及其生产方法》的发明专利，其申请号为20101027029.9，它具有以下有益效果：
1）、此种引线框的背面不需贴上一层昂贵的可抗高温的胶膜，所以直接降低了高昂的成本；
2）、也因为此种引线框的背面不需要贴上一层可抗高温的胶膜，所以在封装过程中的工艺除了能使用导电或是不导电的树脂工艺外，还能采用共晶工艺以及软焊料的工艺进行装片，所以可选择的种类较广；
3）、又因为此种的引线框的背面不需要贴上一层可抗高温的胶膜，确保了球焊键合参数的稳定性，保证了球焊的质量和产品的可靠度的稳定性；
4）、再因为此种的引线框的背面不需要贴上一层可抗高温的胶膜，因而在封装的工艺过程中完全不会造成引线框与胶膜之间渗入塑封料；
5）、在所述金属脚（引脚）与金属脚（引脚）间的区域嵌置塑封料，该塑封料与塑封过程中塑封料一起包覆住整个金属脚的高度，所以塑封体与金属脚的束缚能力就变大了，不会再有产生掉脚的问题；
6）、由于应用了正面内引脚的电镀方式与背面蚀刻技术，所以能够将引线框正面的引脚尽可能的延伸到基岛的旁边，促使芯片与引脚距离大幅的缩短，如此金属线的成本也可以大幅的降低（尤其是昂贵的纯金质的金属线）；
7）、也因为金属线的缩短使得芯片的信号输出速度也大幅的增速（尤其存储类的产品以及需要大量数据的计算更为突出），由于金属线的长度变短了，所以在金属线所存在的寄生电阻、寄生电容与寄生电感对信号的干扰也大幅度的降低；
8）、因运用了内引脚的电镀延伸技术，所以可以容易的制作出高脚数与高密度的脚与脚之间的距离，使得封装的体积与面积可以大幅度的缩小；
9）、因为将封装后的体积大幅度的缩小，更直接的体现出材料成本大幅度的下降，由于材料用量的减少，也大幅度地减少了废弃物等环保问题困扰。
但是，还是存在有以下的不足：
1）、金属基板进行双面蚀刻作业后，后续还要进行第二次蚀刻作业，因此增加了工序作业的成本，对环境的污染也较严重；
2）、引线框正面的内引脚采用的是蚀刻技术，所以蚀刻内引脚的脚宽必须大于100μm，而内引脚与内引脚之间的间隙也大于100μm，所以较难做到内引脚的高密度能力；
3）、引线框背面的外引脚也是采用蚀刻技术，所以蚀刻外引脚的脚宽必须大于100μm，而外引脚与外引脚之间的间隙也大于100μm，所以较难做到外引脚的高密度能力。
发明内容
本发明的目的在于克服上述不足，提供一种滚镀四面无引脚封装结构及其制造方法，它省去了金属基板双面蚀刻的作业工序，降低了工序作业的成本，而且由于内引脚采用多层电镀方式形成，外引脚采用滚镀的方式形成，因此实现了内引脚和外引脚的高密度能力。
本发明的目的是这样实现的：一种滚镀四面无引脚封装结构，其特点是：它包括外引脚，所述外引脚正面通过多层电镀方式形成内引脚，所述内引脚与内引脚之间通过导电或不导电粘结物质设置有一个芯片，所述内引脚正面延伸到芯片旁边，所述芯片正面与内引脚正面之间用金属线连接，所述内引脚、芯片和金属线外包封有塑封料，所述外引脚***的区域以及外引脚与外引脚之间的区域嵌置有填缝剂，且外引脚的背面露出填缝剂外，在露出填缝剂外的外引脚的背面设置有第二金属层。
本发明滚镀四面无引脚封装结构的制造方法，所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分图形的光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板正面后续需要进行电镀的区域图形，
步骤四、电镀第一金属层
在步骤三中金属基板正面去除部分光刻胶膜的图形区域内通过多层电镀方式形成第一金属层，
步骤五、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，在金属基板正面相对形成内引脚，
步骤六、装片打线
在步骤五形成的内引脚之间的金属基板正面通过导电或不导电粘结物质进行芯片的植入，以及在芯片正面与内引脚正面之间进行键合金属线作业，
步骤七、包封
利用塑封料注入设备，将已完成芯片植入以及键合金属线作业的金属基板进行包封塑封料作业，并进行塑封料包封后固化作业，
步骤八、贴膜作业
利用贴膜设备在完成包封以及固化作业后的金属基板在正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤九、金属基板背面去除部分图形的光刻胶膜
利用曝光显影设备将步骤八完成贴膜作业的金属基板背面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板背面后续需要进行蚀刻的区域图形，
步骤十、金属基板背面进行全蚀刻或半蚀刻作业
对步骤九中金属基板背面去除部分光刻胶膜的图形区域同时进行全蚀刻或半蚀刻，在金属基板背面形成凹陷的蚀刻区域，同时相对形成外引脚，
步骤十一、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，
步骤十二、金属基板背面蚀刻区域填充填缝剂
在所述金属基板背面的蚀刻区域内利用填充设备进行充填填缝剂，并进行填缝剂充填或包封后的固化作业，
步骤十三、切割半成品
将步骤十二完成包封以及固化作业的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的含有芯片的塑封体模块一颗颗切割独立开来，
步骤十四、电镀第二金属层
将步骤十三切割独立开来的半成品通过滚镀的方式在外引脚背面区域镀上第二金属层，制得滚镀四面无引脚封装结构成品。
与现有技术相比，本发明的有益效果是：
1、它省去了金属基板双面且分别二次的蚀刻作业工序，降低了工序作业的成本、时间、人员、动力、材料，同时也减少了蚀刻工序中可能产生的有害物质对环境的污染；
2、由于引线框正面采用了细线电镀的方法，所以正面的引脚宽度最小可以达到25μm，内引脚与内引脚之间的距离最小达到25μm，充分地体现出引线框内引脚的高密度能力。
3、由于引线框背面采用了滚镀的方法，所以背面的引脚宽度最小可以达到25μm，外引脚与外引脚之间的距离最小达到25μm，充分地体现出引线框外引脚的高密度能力。
4、装片打线时只有引线框一种材料，在使用超高温380以及420摄氏度的制程过程中，因没有多种材料膨胀系数的不同所带来的膨胀与收缩冲击，确保了引线框的耐超高温（一般是200℃以下）性能，不会因高温热应变形而产生引线框的翘曲问题。
附图说明
图1~图15为本发明滚镀四面无引脚封装结构实施例1制造方法的各工序示意图。
图16（A）为本发明滚镀四面无引脚封装结构实施例1的结构示意图。
图16（B）为图16（A）的俯视图。
图17（A）为本发明滚镀四面无引脚封装结构实施例2的结构示意图。
图17（B）为图17（A）的俯视图。
图18（A）为本发明滚镀四面无引脚封装结构实施例3的结构示意图。
图18（B）为图18（A）的俯视图。
图19（A）为本发明滚镀四面无引脚封装结构实施例4的结构示意图。
图19（B）为图19（A）的俯视图。
图20（A）为本发明滚镀四面无引脚封装结构实施例5的结构示意图。
图20（B）为图20（A）的俯视图。
图21（A）为本发明滚镀四面无引脚封装结构实施例6的结构示意图。
图21（B）为图21（A）的俯视图。
图22（A）为本发明滚镀四面无引脚封装结构实施例7的结构示意图。
图22（B）为图22（A）的俯视图。
图23（A）为本发明滚镀四面无引脚封装结构实施例8的结构示意图。
图23（B）为图23（A）的俯视图。
图24（A）为本发明滚镀四面无引脚封装结构实施例9的结构示意图。
图24（B）为图24（A）的俯视图。
图25（A）为本发明滚镀四面无引脚封装结构实施例10的结构示意图。
图25（B）为图25（A）的俯视图。
图26（A）为本发明滚镀四面无引脚封装结构实施例11的结构示意图。
图26（B）为图26（A）的俯视图。
图27（A）为本发明滚镀四面无引脚封装结构实施例12的结构示意图。
图27（B）为图27（A）的俯视图。
图28（A）为本发明滚镀四面无引脚封装结构实施例13的结构示意图。
图28（B）为图28（A）的俯视图。
图29（A）为本发明滚镀四面无引脚封装结构实施例14的结构示意图。
图29（B）为图29（A）的俯视图。
图30（A）为本发明滚镀四面无引脚封装结构实施例15的结构示意图。
图30（B）为图30（A）的俯视图。
图31（A）为本发明滚镀四面无引脚封装结构实施例16的结构示意图。
图31（B）为图31（A）的俯视图。
图32（A）为本发明滚镀四面无引脚封装结构实施例17的结构示意图。
图32（B）为图32（A）的俯视图。
图33（A）为本发明滚镀四面无引脚封装结构实施例18的结构示意图。
图33（B）为图33（A）的俯视图。
图34（A）为本发明滚镀四面无引脚封装结构实施例19的结构示意图。
图34（B）为图34（A）的俯视图。
图35（A）为本发明滚镀四面无引脚封装结构实施例20的结构示意图。
图35（B）为图35（A）的俯视图。
图36（A）为本发明滚镀四面无引脚封装结构实施例21的结构示意图。
图36（B）为图36（A）的俯视图。
图37（A）为本发明滚镀四面无引脚封装结构实施例22的结构示意图。
图37（B）为图37（A）的俯视图。
图38（A）为本发明滚镀四面无引脚封装结构实施例23的结构示意图。
图38（B）为图38（A）的俯视图。
图39（A）为本发明滚镀四面无引脚封装结构实施例24的结构示意图。
图39（B）为图39（A）的俯视图。
图40（A）为本发明滚镀四面无引脚封装结构实施例25的结构示意图。
图40（B）为图40（A）的俯视图。
图41（A）为本发明滚镀四面无引脚封装结构实施例26的结构示意图。
图41（B）为图41（A）的俯视图。
图42（A）为本发明滚镀四面无引脚封装结构实施例27的结构示意图。
图42（B）为图42（A）的俯视图。
图43（A）为本发明滚镀四面无引脚封装结构实施例28的结构示意图。
图43（B）为图43（A）的俯视图。
图44（A）为本发明滚镀四面无引脚封装结构实施例29的结构示意图。
图44（B）为图44（A）的俯视图。
图45（A）为本发明滚镀四面无引脚封装结构实施例30的结构示意图。
图45（B）为图45（A）的俯视图。
图46（A）为本发明滚镀四面无引脚封装结构实施例31的结构示意图。
图46（B）为图46（A）的俯视图。
图47（A）为本发明滚镀四面无引脚封装结构实施例32的结构示意图。
图47（B）为图47（A）的俯视图。
图48（A）为本发明滚镀四面无引脚封装结构实施例33的结构示意图。
图48（B）为图48（A）的俯视图。
图49（A）为本发明滚镀四面无引脚封装结构实施例34的结构示意图。
图49（B）为图49（A）的俯视图。
图50（A）为本发明滚镀四面无引脚封装结构实施例35的结构示意图。
图50（B）为图50（A）的俯视图。
图51（A）为本发明滚镀四面无引脚封装结构实施例36的结构示意图。
图51（B）为图51（A）的俯视图。
图52（A）为本发明滚镀四面无引脚封装结构实施例37的结构示意图。
图52（B）为图52（A）的俯视图。
图53（A）为本发明滚镀四面无引脚封装结构实施例38的结构示意图。
图53（B）为图53（A）的俯视图。
图54（A）为本发明滚镀四面无引脚封装结构实施例39的结构示意图。
图54（B）为图54（A）的俯视图。
图55（A）为本发明滚镀四面无引脚封装结构实施例40的结构示意图。
图55（B）为图55（A）的俯视图。
图56（A）为本发明滚镀四面无引脚封装结构实施例41的结构示意图。
图56（B）为图56（A）的俯视图。
图57（A）为本发明滚镀四面无引脚封装结构实施例42的结构示意图。
图57（B）为图57（A）的俯视图。
图58（A）为本发明滚镀四面无引脚封装结构实施例43的结构示意图。
图58（B）为图58（A）的俯视图。
图59（A）为本发明滚镀四面无引脚封装结构实施例44的结构示意图。
图59（B）为图59（A）的俯视图。
图60（A）为本发明滚镀四面无引脚封装结构实施例45的结构示意图。
图60（B）为图60（A）的俯视图。
图61（A）为本发明滚镀四面无引脚封装结构实施例46的结构示意图。
图61（B）为图61（A）的俯视图。
图62（A）为本发明滚镀四面无引脚封装结构实施例47的结构示意图。
图62（B）为图62（A）的俯视图。
图63（A）为本发明滚镀四面无引脚封装结构实施例48的结构示意图。
图63（B）为图63（A）的俯视图。
图64（A）为本发明滚镀四面无引脚封装结构实施例49的结构示意图。
图64（B）为图64（A）的俯视图。
图65（A）为本发明滚镀四面无引脚封装结构实施例50的结构示意图。
图65（B）为图65（A）的俯视图。
图66（A）为本发明滚镀四面无引脚封装结构实施例51的结构示意图。
图66（B）为图66（A）的俯视图。
图67（A）为本发明滚镀四面无引脚封装结构实施例52的结构示意图。
图67（B）为图67（A）的俯视图。
图68（A）为本发明滚镀四面无引脚封装结构实施例53的结构示意图。
图68（B）为图68（A）的俯视图。
图69（A）为本发明滚镀四面无引脚封装结构实施例54的结构示意图。
图69（B）为图69（A）的俯视图。
图70（A）为本发明滚镀四面无引脚封装结构实施例55的结构示意图。
图70（B）为图70（A）的俯视图。
图71（A）为本发明滚镀四面无引脚封装结构实施例56的结构示意图。
图71（B）为图71（A）的俯视图。
图72（A）为本发明滚镀四面无引脚封装结构实施例57的结构示意图。
图72（B）为图72（A）的俯视图。
图73（A）为本发明滚镀四面无引脚封装结构实施例58的结构示意图。
图73（B）为图73（A）的俯视图。
图74（A）为本发明滚镀四面无引脚封装结构实施例59的结构示意图。
图74（B）为图74（A）的俯视图。
图75（A）为本发明滚镀四面无引脚封装结构实施例60的结构示意图。
图75（B）为图75（A）的俯视图。
图76（A）为本发明滚镀四面无引脚封装结构实施例61的结构示意图。
图76（B）为图76（A）的俯视图。
图77（A）为本发明滚镀四面无引脚封装结构实施例62的结构示意图。
图77（B）为图77（A）的俯视图。
图78（A）为本发明滚镀四面无引脚封装结构实施例63的结构示意图。
图78（B）为图78（A）的俯视图。
图79（A）为本发明滚镀四面无引脚封装结构实施例64的结构示意图。
图79（B）为图79（A）的俯视图。
图80为以往四面无引脚引线框背面贴上耐高温胶膜的示意图。
图81为以往背面贴上耐高温胶膜的四面无引脚引线框封装时溢料的示意图。
图82为以往预包封双面蚀刻引线框的结构示意图。
其中：
外基岛1、外引脚2、内基岛3、内引脚4、芯片5、金属线6、塑封料7、导电或不导电粘结物质8、第二金属层9、填缝剂10、金属基板11、光刻胶膜12或13、第一金属层14、无源器件15、外静电释放圈16、内静电释放圈17。
具体实施方式
本发明滚镀四面无引脚封装结构及其制造方法如下：
实施例1：无基岛单芯片单圈引脚（无内基岛）
参见图16（A）和图16（B），图16（A）本发明滚镀四面无引脚封装结构实施例1的结构示意图。图16（B）为图16（A）的俯视图。由图16（A）和图16（B）可以看出，本发明滚镀四面无引脚封装结构，它包括外引脚2，所述外引脚2正面通过多层电镀方式形成内引脚4，所述内引脚4统称为第一金属层14，所述内引脚4与内引脚4之间通过导电或不导电粘结物质8设置有一个芯片5，所述内引脚4正面延伸到芯片5旁边，所述芯片5正面与内引脚4正面之间用金属线6连接，所述内引脚4、芯片5和金属线6外包封有塑封料7，所述外引脚2***的区域以及外引脚2与外引脚2之间的区域嵌置有填缝剂10，且外引脚2的背面露出填缝剂10外，在露出填缝剂10外的外引脚2的背面设置有第二金属层9。
其制造方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板11，金属基板11的材质可以依据芯片的功能与特性进行变换，例如：铜、铝、铁、铜合金、不锈钢或镍铁合金等。
步骤二、贴膜作业
参见图2，利用贴膜设备在金属基板11的正面及背面分别贴上可进行曝光显影的光刻胶膜12和13，以保护后续的电镀金属层工艺作业，因此光刻胶膜可以是干式光刻胶膜也可以是湿式光刻胶膜。
步骤三、金属基板正面去除部分图形的光刻胶膜
参见图3，利用曝光显影设备将步骤二完成贴膜作业的金属基板11正面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板11正面后续需要进行电镀的区域图形。
步骤四、电镀第一金属层
参见图4，在步骤三中金属基板11正面去除部分光刻胶膜的图形区域内通过多层电镀方式形成第一金属层14，所述第一金属层14可以采用自下而上依次为镍、铜、镍、钯、金五层金属层或镍、铜、银三层金属层，或者其他类似结构。以镍、铜、镍、钯、金五层金属层为例，其中第一层镍层主要起到抗蚀刻阻挡层的作用，而中间的铜层、镍层和钯层主要起结合增高的作用，最外层的金层主要起到与金属线键合的作用。
步骤五、金属基板正面及背面去膜作业
参见图5，将金属基板11正面及背面余下的光刻胶膜去除，在金属基板11正面相对形成内引脚4。
步骤六、装片打线
参见图6~图7，在步骤五形成的内引脚4之间的金属基板11正面通过导电或不导电粘结物质8进行芯片5的植入，以及在芯片5正面与内引脚4正面之间进行键合金属线6作业。
步骤七、包封
参见图8，利用塑封料注入设备，将已完成芯片植入以及键合金属线作业的金属基板11进行包封塑封料作业，并进行塑封料包封后固化作业。
步骤八、贴膜作业
参见图9，利用贴膜设备在完成包封以及固化作业后的金属基板11在正面及背面分别贴上可进行曝光显影的光刻胶膜12和13，以保护后续的电镀金属层工艺作业，因此光刻胶膜可以是干式光刻胶膜也可以是湿式光刻胶膜。
步骤九、金属基板背面去除部分图形的光刻胶膜
参见图10，利用曝光显影设备将步骤八完成贴膜作业的金属基板11背面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板11背面后续需要进行蚀刻的区域图形。
步骤十、金属基板背面进行全蚀刻或半蚀刻作业
参见图11、对步骤九中金属基板背面去除部分光刻胶膜的图形区域同时进行全蚀刻或半蚀刻，在金属基板背面形成凹陷的蚀刻区域，同时相对形成外引脚2。
步骤十一、金属基板正面及背面去膜作业
参见图12，将金属基板正面及背面余下的光刻胶膜去除。
步骤十二、金属基板背面蚀刻区域填充填缝剂
参见图13，在所述金属基板背面的蚀刻区域内利用填充设备进行充填填缝剂9，并进行填缝剂9充填或包封后的固化作业，所述填缝剂可以是有填料或无填料的填缝剂。
步骤十三、切割半成品
参见图14，将步骤十二完成包封以及固化作业的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来。
步骤十四、电镀第二金属层
参见图15，将步骤十三切割独立开来的半成品通过滚镀的方式在外引脚背面区域镀上第二金属层9，制得滚镀四面无引脚封装结构成品。
实施例2：无基岛单芯片单圈引脚（有内基岛）
参见图17（A）和图17（B），图17（A）本发明滚镀四面无引脚封装结构实施例2的结构示意图。图17（B）为图17（A）的俯视图。由图17（A）和图17（B）可以看出，实施例2与实施例1的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例3：无基岛单芯片单圈引脚无源器件（无内基岛）
参见图18（A）和图18（B），图18（A）本发明滚镀四面无引脚封装结构实施例3的结构示意图。图18（B）为图18（A）的俯视图。由图18（A）和图18（B）可以看出，实施例3与实施例1的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例4：无基岛单芯片单圈引脚无源器件（有内基岛）
参见图19（A）和图19（B），图19（A）本发明滚镀四面无引脚封装结构实施例4的结构示意图。图19（B）为图19（A）的俯视图。由图19（A）和图19（B）可以看出，实施例4与实施例3的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例5：无基岛单芯片单圈引脚静电释放圈（无内基岛）
参见图20（A）和图20（B），图20（A）本发明滚镀四面无引脚封装结构实施例5的结构示意图。图20（B）为图20（A）的俯视图。由图20（A）和图20（B）可以看出，实施例5与实施例1的不同之处仅在于：所述外引脚2与外引脚2之间设置有外静电释放圈16，所述外静电释放圈16正面通过多层电镀方式形成内静电释放圈17，所述内静电释放圈17正面与芯片5正面之间通过金属线6连接。
实施例6：无基岛单芯片单圈引脚静电释放圈（有内基岛）
参见图21（A）和图21（B），图21（A）本发明滚镀四面无引脚封装结构实施例6的结构示意图。图21（B）为图21（A）的俯视图。由图21（A）和图21（B）可以看出，实施例6与实施例1的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例7：无基岛单芯片单圈引脚静电释放圈无源器件（无内基岛）
参见图22（A）和图22（B），图22（A）本发明滚镀四面无引脚封装结构实施例7的结构示意图。图22（B）为图22（A）的俯视图。由图22（A）和图22（B）可以看出，实施例7与实施例5的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例8：无基岛单芯片单圈引脚静电释放圈无源器件（有内基岛）
参见图23（A）和图23（B），图23（A）本发明滚镀四面无引脚封装结构实施例8的结构示意图。图23（B）为图23（A）的俯视图。由图23（A）和图23（B）可以看出，实施例8与实施例7的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例9：无基岛单芯片多圈引脚（无内基岛）
参见图24（A）和图24（B），图24（A）本发明滚镀四面无引脚封装结构实施例9的结构示意图。图24（B）为图24（A）的俯视图。由图24（A）和图24（B）可以看出，实施例9与实施例1的不同之处仅在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例10：无基岛单芯片多圈引脚（有内基岛）
参见图25（A）和图25（B），图25（A）本发明滚镀四面无引脚封装结构实施例10的结构示意图。图25（B）为图25（A）的俯视图。由图25（A）和图25（B）可以看出，实施例10与实施例9的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例11：无基岛单芯片多圈引脚无源器件（无内基岛）
参见图26（A）和图26（B），图26（A）本发明滚镀四面无引脚封装结构实施例11的结构示意图。图26（B）为图26（A）的俯视图。由图26（A）和图26（B）可以看出，实施例11与实施例9的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例12：无基岛单芯片多圈引脚无源器件（有内基岛）
参见图27（A）和图27（B），图27（A）本发明滚镀四面无引脚封装结构实施例12的结构示意图。图27（B）为图27（A）的俯视图。由图27（A）和图27（B）可以看出，实施例12与实施例11的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例13：无基岛单芯片多圈引脚静电释放圈（无内基岛）
参见图28（A）和图28（B），图28（A）本发明滚镀四面无引脚封装结构实施例13的结构示意图。图28（B）为图28（A）的俯视图。由图28（A）和图28（B）可以看出，实施例13与实施例9的不同之处仅在于：所述外引脚2与外引脚2之间设置有外静电释放圈16，所述外静电释放圈16正面通过多层电镀方式形成内静电释放圈17，所述内静电释放圈17正面与芯片5正面之间通过金属线6连接。
实施例14：无基岛单芯片多圈引脚静电释放圈（有内基岛）
参见图29（A）和图29（B），图29（A）本发明滚镀四面无引脚封装结构实施例14的结构示意图。图29（B）为图29（A）的俯视图。由图29（A）和图29（B）可以看出，实施例14与实施例13的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例15：无基岛单芯片多圈引脚静电释放圈无源器件（无内基岛）
参见图30（A）和图30（B），图30（A）本发明滚镀四面无引脚封装结构实施例15的结构示意图。图30（B）为图30（A）的俯视图。由图30（A）和图30（B）可以看出，实施例15与实施例13的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例16：无基岛单芯片多圈引脚静电释放圈无源器件（有内基岛）
参见图31（A）和图31（B），图31（A）本发明滚镀四面无引脚封装结构实施例16的结构示意图。图31（B）为图31（A）的俯视图。由图31（A）和图31（B）可以看出，实施例16与实施例15的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例17：无基岛多芯片单圈引脚（无内基岛）
参见图32（A）和图32（B），图32（A）本发明滚镀四面无引脚封装结构实施例17的结构示意图。图32（B）为图32（A）的俯视图。由图32（A）和图32（B）可以看出，实施例17与实施例1的不同之处仅在于：所述芯片5有多个，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例18：无基岛多芯片单圈引脚（有内基岛）
参见图33（A）和图33（B），图33（A）本发明滚镀四面无引脚封装结构实施例18的结构示意图。图33（B）为图33（A）的俯视图。由图33（A）和图33（B）可以看出，实施例18与实施例17的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例19：无基岛多芯片单圈引脚无源器件（无内基岛）
参见图34（A）和图34（B），图34（A）本发明滚镀四面无引脚封装结构实施例19的结构示意图。图34（B）为图34（A）的俯视图。由图34（A）和图34（B）可以看出，实施例19与实施例3的不同之处仅在于：所述芯片5有多个，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例17：无基岛多芯片单圈引脚无源器件（有内基岛）
参见图35（A）和图35（B），图35（A）本发明滚镀四面无引脚封装结构实施例17的结构示意图。图35（B）为图35（A）的俯视图。由图35（A）和图35（B）可以看出，实施例17与实施例19的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例21：无基岛多芯片单圈引脚静电释放圈（无内基岛）
参见图36（A）和图36（B），图36（A）本发明滚镀四面无引脚封装结构实施例21的结构示意图。图36（B）为图36（A）的俯视图。由图36（A）和图36（B）可以看出，实施例21与实施例5的不同之处仅在于：所述芯片5有多个，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例22：无基岛多芯片单圈引脚静电释放圈（有内基岛）
参见图37（A）和图37（B），图37（A）本发明滚镀四面无引脚封装结构实施例22的结构示意图。图37（B）为图37（A）的俯视图。由图37（A）和图37（B）可以看出，实施例22与实施例21的不同之处在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例23：无基岛多芯片单圈引脚静电释放圈无源器件（无内基岛）
参见图38（A）和图38（B），图38（A）本发明滚镀四面无引脚封装结构实施例23的结构示意图。图38（B）为图38（A）的俯视图。由图38（A）和图38（B）可以看出，实施例23与实施例7的不同之处仅在于：所述芯片5有多个，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例24：无基岛多芯片单圈引脚静电释放圈无源器件（有内基岛）
参见图39（A）和图39（B），图39（A）本发明滚镀四面无引脚封装结构实施例24的结构示意图。图39（B）为图39（A）的俯视图。由图39（A）和图39（B）可以看出，实施例24与实施例23的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例25：无基岛多芯片多圈引脚（无内基岛）
参见图40（A）和图40（B），图40（A）本发明滚镀四面无引脚封装结构实施例25的结构示意图。图40（B）为图40（A）的俯视图。由图40（A）和图40（B）可以看出，实施例25与实施例17的不同之处仅在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例26：无基岛多芯片多圈引脚（有内基岛）
参见图41（A）和图41（B），图41（A）本发明滚镀四面无引脚封装结构实施例26的结构示意图。图41（B）为图41（A）的俯视图。由图41（A）和图41（B）可以看出，实施例26与实施例25的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例27：无基岛多芯片多圈引脚无源器件（无内基岛）
参见图42（A）和图42（B），图42（A）本发明滚镀四面无引脚封装结构实施例27的结构示意图。图42（B）为图42（A）的俯视图。由图42（A）和图42（B）可以看出，实施例27与实施例19的不同之处仅在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例28：无基岛多芯片多圈引脚无源器件（有内基岛）
参见图43（A）和图43（B），图43（A）本发明滚镀四面无引脚封装结构实施例28的结构示意图。图43（B）为图43（A）的俯视图。由图43（A）和图43（B）可以看出，实施例28与实施例27的不同之处仅在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例29：无基岛多芯片多圈引脚静电释放圈（无内基岛）
参见图44（A）和图44（B），图44（A）本发明滚镀四面无引脚封装结构实施例29的结构示意图。图44（B）为图44（A）的俯视图。由图44（A）和图44（B）可以看出，实施例29与实施例21的不同之处在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例30：无基岛多芯片多圈引脚静电释放圈（有内基岛）
参见图45（A）和图45（B），图45（A）本发明滚镀四面无引脚封装结构实施例30的结构示意图。图45（B）为图45（A）的俯视图。由图45（A）和图45（B）可以看出，实施例30与实施例29的不同之处在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例31：无基岛多芯片多圈引脚静电释放圈无源器件（无内基岛）
参见图46（A）和图46（B），图46（A）本发明滚镀四面无引脚封装结构实施例31的结构示意图。图46（B）为图46（A）的俯视图。由图46（A）和图46（B）可以看出，实施例31与实施例23的不同之处在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例32：无基岛多芯片多圈引脚静电释放圈无源器件（有内基岛）
参见图47（A）和图47（B），图47（A）本发明滚镀四面无引脚封装结构实施例32的结构示意图。图47（B）为图47（A）的俯视图。由图47（A）和图47（B）可以看出，实施例32与实施例31的不同之处在于：所述芯片5底部通过多层电镀方式形成内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例33：单基岛单圈引脚（无内基岛）
参见图48（A）和图48（B），图48（A）本发明滚镀四面无引脚封装结构实施例33的结构示意图。图48（B）为图48（A）的俯视图。由图48（A）和图48（B）可以看出，实施例33与实施例1的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例34：单基岛单圈引脚（有内基岛）
参见图49（A）和图49（B），图49（A）本发明滚镀四面无引脚封装结构实施例34的结构示意图。图49（B）为图49（A）的俯视图。由图49（A）和图49（B）可以看出，实施例34与实施例2的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例35：单基岛单圈引脚无源器件（无内基岛）
参见图50（A）和图50（B），图50（A）本发明滚镀四面无引脚封装结构实施例35的结构示意图。图50（B）为图50（A）的俯视图。由图50（A）和图50（B）可以看出，实施例35与实施例3的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例36：单基岛单圈引脚无源器件（有内基岛）
参见图51（A）和图51（B），图51（A）本发明滚镀四面无引脚封装结构实施例36的结构示意图。图51（B）为图51（A）的俯视图。由图51（A）和图51（B）可以看出，实施例36与实施例4的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例37：单基岛单圈引脚静电释放圈（无内基岛）
参见图52（A）和图52（B），图52（A）本发明滚镀四面无引脚封装结构实施例37的结构示意图。图52（B）为图52（A）的俯视图。由图52（A）和图52（B）可以看出，实施例37与实施例5的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例38：单基岛单圈引脚静电释放圈（有内基岛）
参见图53（A）和图53（B），图53（A）本发明滚镀四面无引脚封装结构实施例38的结构示意图。图53（B）为图53（A）的俯视图。由图53（A）和图53（B）可以看出，实施例38与实施例6的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例39：单基岛单圈引脚静电释放圈无源器件（无内基岛）
参见图54（A）和图54（B），图54（A）本发明滚镀四面无引脚封装结构实施例39的结构示意图。图54（B）为图54（A）的俯视图。由图54（A）和图54（B）可以看出，实施例39与实施例7的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例40：单基岛单圈引脚静电释放圈无源器件（有内基岛）
参见图55（A）和图55（B），图55（A）本发明滚镀四面无引脚封装结构实施例40的结构示意图。图55（B）为图55（A）的俯视图。由图55（A）和图55（B）可以看出，实施例40与实施例8的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例41：单基岛多圈引脚（无内基岛）
参见图56（A）和图56（B），图56（A）本发明滚镀四面无引脚封装结构实施例41的结构示意图。图56（B）为图56（A）的俯视图。由图56（A）和图56（B）可以看出，实施例41与实施例9的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例42：单基岛多圈引脚（有内基岛）
参见图57（A）和图57（B），图57（A）本发明滚镀四面无引脚封装结构实施例42的结构示意图。图57（B）为图57（A）的俯视图。由图57（A）和图57（B）可以看出，实施例42与实施例10的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例43：单基岛多圈引脚无源器件（无内基岛）
参见图58（A）和图58（B），图58（A）本发明滚镀四面无引脚封装结构实施例43的结构示意图。图58（B）为图58（A）的俯视图。由图58（A）和图58（B）可以看出，实施例43与实施例11的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例44：单基岛多圈引脚无源器件（有内基岛）
参见图59（A）和图59（B），图59（A）本发明滚镀四面无引脚封装结构实施例44的结构示意图。图59（B）为图59（A）的俯视图。由图59（A）和图59（B）可以看出，实施例44与实施例12的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例45：单基岛多圈引脚静电释放圈（无内基岛）
参见图60（A）和图60（B），图60（A）本发明滚镀四面无引脚封装结构实施例45的结构示意图。图60（B）为图60（A）的俯视图。由图60（A）和图60（B）可以看出，实施例45与实施例13的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例46：单基岛多圈引脚静电释放圈（有内基岛）
参见图61（A）和图61（B），图61（A）本发明滚镀四面无引脚封装结构实施例46的结构示意图。图61（B）为图61（A）的俯视图。由图61（A）和图61（B）可以看出，实施例46与实施例14的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例47：单基岛多圈引脚静电释放圈无源器件（无内基岛）
参见图62（A）和图62（B），图62（A）本发明滚镀四面无引脚封装结构实施例47的结构示意图。图62（B）为图62（A）的俯视图。由图62（A）和图62（B）可以看出，实施例47与实施例15的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例48：单基岛多圈引脚静电释放圈无源器件（有内基岛）
参见图63（A）和图63（B），图63（A）本发明滚镀四面无引脚封装结构实施例48的结构示意图。图63（B）为图63（A）的俯视图。由图63（A）和图63（B）可以看出，实施例48与实施例16的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有一个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例49：多基岛单圈引脚（无内基岛）
参见图64（A）和图64（B），图64（A）本发明滚镀四面无引脚封装结构实施例49的结构示意图。图64（B）为图64（A）的俯视图。由图64（A）和图64（B）可以看出，实施例49与实施例17的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例50：多基岛单圈引脚（有内基岛）
参见图65（A）和图65（B），图65（A）本发明滚镀四面无引脚封装结构实施例50的结构示意图。图65（B）为图65（A）的俯视图。由图65（A）和图65（B）可以看出，实施例50与实施例18的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例51：多基岛单圈引脚无源器件（无内基岛）
参见图66（A）和图66（B），图66（A）本发明滚镀四面无引脚封装结构实施例51的结构示意图。图66（B）为图66（A）的俯视图。由图66（A）和图66（B）可以看出，实施例51与实施例19的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例52：多基岛单圈引脚无源器件（有内基岛）
参见图67（A）和图67（B），图67（A）本发明滚镀四面无引脚封装结构实施例52的结构示意图。图67（B）为图67（A）的俯视图。由图67（A）和图67（B）可以看出，实施例52与实施例17的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例53：多基岛单圈引脚静电释放圈（无内基岛）
参见图68（A）和图68（B），图68（A）本发明滚镀四面无引脚封装结构实施例53的结构示意图。图68（B）为图68（A）的俯视图。由图68（A）和图68（B）可以看出，实施例53与实施例21的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例54：多基岛单圈引脚静电释放圈（有内基岛）
参见图69（A）和图69（B），图69（A）本发明滚镀四面无引脚封装结构实施例54的结构示意图。图69（B）为图69（A）的俯视图。由图69（A）和图69（B）可以看出，实施例54与实施例22的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例55：多基岛单圈引脚静电释放圈无源器件（无内基岛）
参见图70（A）和图70（B），图70（A）本发明滚镀四面无引脚封装结构实施例55的结构示意图。图70（B）为图70（A）的俯视图。由图70（A）和图70（B）可以看出，实施例55与实施例23的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例56：多基岛单圈引脚静电释放圈无源器件（有内基岛）
参见图71（A）和图71（B），图71（A）本发明滚镀四面无引脚封装结构实施例56的结构示意图。图71（B）为图71（A）的俯视图。由图71（A）和图71（B）可以看出，实施例56与实施例24的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例57：多基岛多圈引脚（无内基岛）
参见图72（A）和图72（B），图72（A）本发明滚镀四面无引脚封装结构实施例57的结构示意图。图72（B）为图72（A）的俯视图。由图72（A）和图72（B）可以看出，实施例57与实施例25的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例58：多基岛多圈引脚（有内基岛）
参见图73（A）和图73（B），图73（A）本发明滚镀四面无引脚封装结构实施例58的结构示意图。图73（B）为图73（A）的俯视图。由图73（A）和图73（B）可以看出，实施例58与实施例26的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例59：多基岛多圈引脚无源器件（无内基岛）
参见图74（A）和图74（B），图74（A）本发明滚镀四面无引脚封装结构实施例59的结构示意图。图74（B）为图74（A）的俯视图。由图74（A）和图74（B）可以看出，实施例59与实施例27的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例60：多基岛多圈引脚无源器件（有内基岛）
参见图75（A）和图75（B），图75（A）本发明滚镀四面无引脚封装结构实施例60的结构示意图。图75（B）为图75（A）的俯视图。由图75（A）和图75（B）可以看出，实施例60与实施例28的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例61：多基岛多圈引脚静电释放圈（无内基岛）
参见图76（A）和图76（B），图76（A）本发明滚镀四面无引脚封装结构实施例61的结构示意图。图76（B）为图76（A）的俯视图。由图76（A）和图76（B）可以看出，实施例61与实施例29的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例62：多基岛多圈引脚静电释放圈（有内基岛）
参见图77（A）和图77（B），图77（A）本发明滚镀四面无引脚封装结构实施例62的结构示意图。图77（B）为图77（A）的俯视图。由图77（A）和图77（B）可以看出，实施例62与实施例30的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。
实施例63：多基岛多圈引脚静电释放圈无源器件（无内基岛）
参见图78（A）和图78（B），图78（A）本发明滚镀四面无引脚封装结构实施例63的结构示意图。图78（B）为图78（A）的俯视图。由图78（A）和图78（B）可以看出，实施例63与实施例31的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，此时芯片5通过导电或不导电粘结物质8设置于外基岛1正面。
实施例64：多基岛多圈引脚静电释放圈无源器件（有内基岛）
参见图79（A）和图79（B），图79（A）本发明滚镀四面无引脚封装结构实施例64的结构示意图。图79（B）为图79（A）的俯视图。由图79（A）和图79（B）可以看出，实施例64与实施例32的不同之处在于：所述外引脚2与外引脚2之间设置有外基岛1，所述外基岛1有多个，所述内基岛3通过多层电镀方式设置于外基岛1正面。

Claims (8)

1.一种滚镀四面无引脚封装结构的制造方法，其特征在于所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分图形的光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板正面后续需要进行电镀的区域图形，
步骤四、电镀第一金属层
在步骤三中金属基板正面去除部分光刻胶膜的图形区域内通过多层电镀方式形成第一金属层，
步骤五、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，在金属基板正面相对形成内引脚，
步骤六、装片打线
在步骤五形成的内引脚之间的金属基板正面通过导电或不导电粘结物质进行芯片的植入，以及在芯片正面与内引脚正面之间进行键合金属线作业，
步骤七、包封
利用塑封料注入设备，将已完成芯片植入以及键合金属线作业的金属基板进行包封塑封料作业，并进行塑封料包封后固化作业，
步骤八、贴膜作业
利用贴膜设备在完成包封以及固化作业后的金属基板在正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤九、金属基板背面去除部分图形的光刻胶膜
利用曝光显影设备将步骤八完成贴膜作业的金属基板背面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板背面后续需要进行蚀刻的区域图形，
步骤十、金属基板背面进行全蚀刻或半蚀刻作业
对步骤九中金属基板背面去除部分光刻胶膜的图形区域同时进行全蚀刻或半蚀刻，在金属基板背面形成凹陷的蚀刻区域，同时相对形成外引脚，
步骤十一、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，
步骤十二、金属基板背面蚀刻区域填充填缝剂
在所述金属基板背面的蚀刻区域内利用填充设备进行充填填缝剂，并进行填缝剂充填或包封后的固化作业，
步骤十三、切割半成品
将步骤十二完成包封以及固化作业的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，
步骤十四、电镀第二金属层
将步骤十三切割独立开来的半成品通过滚镀的方式在外引脚背面区域镀上第二金属层，制得滚镀四面无引脚封装结构成品。
2.根据权利要求1所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述内引脚（4）与内引脚（4）之间通过导电或不导电粘结物质（8）跨接有无源器件（15）。
3.根据权利要求1所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述外引脚（2）与外引脚（2）之间设置有外静电释放圈（16），所述外静电释放圈（16）正面通过多层电镀方式形成内静电释放圈（17），所述内静电释放圈（17）正面与芯片（5）正面之间通过金属线（6）连接。
4.根据权利要求1~3其中之一所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述芯片（5）有单个，所述外引脚（2）有多圈。
5.根据权利要求1~3其中之一所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述芯片（5）有多个，所述外引脚（2）有单圈。
6.根据权利要求1~3其中之一所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述芯片（5）有多个，所述外引脚（2）有多圈。
7.根据权利要求1~3所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述外引脚（2）与外引脚（2）之间设置有一个或多个外基岛（1），所述芯片（5）通过导电或不导电粘结物质（8）设置于外基岛（1）正面。
8.根据权利要求7所述的滚镀四面无引脚封装结构的制造方法，其特征在于：所述外基岛（1）正面通过多层电镀方式形成内基岛（5），芯片（5）通过导电或不导电粘结物质（8）设置于内基岛（5）正面。
CN201110387783.XA 2011-11-30 2011-11-30 滚镀四面无引脚封装结构及其制造方法 Active CN102683315B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110387783.XA CN102683315B (zh) 2011-11-30 2011-11-30 滚镀四面无引脚封装结构及其制造方法
JP2014543744A JP2015503233A (ja) 2011-11-30 2012-01-06 バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法
PCT/CN2012/000022 WO2013078753A1 (en) 2011-11-30 2012-01-06 Barrel-plating quad flat no-lead(qfn) package structure and method for manufacturing the same
US14/271,411 US9105622B2 (en) 2011-11-30 2014-05-06 Barrel-plating quad flat no-lead (QFN) packaging structures and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110387783.XA CN102683315B (zh) 2011-11-30 2011-11-30 滚镀四面无引脚封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102683315A CN102683315A (zh) 2012-09-19
CN102683315B true CN102683315B (zh) 2015-04-29

Family

ID=46815017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110387783.XA Active CN102683315B (zh) 2011-11-30 2011-11-30 滚镀四面无引脚封装结构及其制造方法

Country Status (4)

Country Link
US (1) US9105622B2 (zh)
JP (1) JP2015503233A (zh)
CN (1) CN102683315B (zh)
WO (1) WO2013078753A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281706B (zh) * 2015-11-06 2018-05-25 江苏长电科技股份有限公司 一种声表面波滤波器封装结构及制造方法
CN105513976B (zh) * 2015-12-02 2018-04-17 上海凯虹电子有限公司 半导体封装方法、封装体及封装单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814482A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
CN102403282A (zh) * 2011-11-22 2012-04-04 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781018B2 (ja) * 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3522403B2 (ja) * 1994-08-24 2004-04-26 富士通株式会社 半導体装置
JP3732266B2 (ja) * 1996-01-10 2006-01-05 旭化成エレクトロニクス株式会社 微細厚膜接続基板とその製造方法
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003332508A (ja) * 2002-05-16 2003-11-21 Renesas Technology Corp 半導体装置及びその製造方法
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005158771A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US20110115069A1 (en) * 2009-11-13 2011-05-19 Serene Seoh Hian Teh Electronic device including a packaging substrate and an electrical conductor within a via and a process of forming the same
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
CN101950726B (zh) * 2010-09-04 2012-05-23 江苏长电科技股份有限公司 双面图形芯片正装先镀后刻单颗封装方法
US8309400B2 (en) * 2010-10-15 2012-11-13 Advanced Semiconductor Engineering, Inc. Leadframe package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814482A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
CN102403282A (zh) * 2011-11-22 2012-04-04 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法

Also Published As

Publication number Publication date
JP2015503233A (ja) 2015-01-29
US20140332943A1 (en) 2014-11-13
WO2013078753A1 (en) 2013-06-06
CN102683315A (zh) 2012-09-19
US9105622B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
CN102376672B (zh) 无基岛球栅阵列封装结构及其制造方法
CN102376656B (zh) 无基岛四面无引脚封装结构及其制造方法
CN102403283B (zh) 有基岛球栅阵列封装结构及其制造方法
CN102403282B (zh) 有基岛四面无引脚封装结构及其制造方法
CN102683315B (zh) 滚镀四面无引脚封装结构及其制造方法
CN102420206B (zh) 先镀后刻四面无引脚封装结构及其制造方法
CN202394868U (zh) 单基岛露出多圈脚静电释放圈无源器件封装结构
CN202394898U (zh) 单基岛露出型单圈引脚封装结构
CN202394926U (zh) 多基岛埋入多圈引脚封装结构
CN202394869U (zh) 无基岛芯片直放球栅阵列封装结构
CN202394904U (zh) 单基岛露出单圈脚静电释放圈无源器件封装结构
CN202394873U (zh) 单基岛露出型单圈引脚球栅阵列封装结构
CN202394914U (zh) 多基岛露出型单圈引脚球栅阵列封装结构
CN202394902U (zh) 多基岛露出型单圈引脚静电释放圈封装结构
CN202394934U (zh) 单基岛埋入单圈引脚静电释放圈封装结构
CN202394895U (zh) 单基岛露出型多圈引脚静电释放圈封装结构
CN202394899U (zh) 单基岛露出型单圈引脚静电释放圈封装结构
CN202394894U (zh) 多基岛露出单圈脚静电释放圈无源器件封装结构
CN202394901U (zh) 多基岛露出型单圈引脚封装结构
CN202394905U (zh) 单基岛露出型多圈引脚封装结构
CN202394866U (zh) 多基岛露出型多圈引脚静电释放圈封装结构
CN202394924U (zh) 多基岛埋入单圈引脚封装结构
CN202394906U (zh) 单基岛露出型单圈引脚无源器件封装结构
CN202394874U (zh) 单基岛埋入多圈引脚静电释放圈封装结构
CN202394900U (zh) 多基岛露出型多圈引脚封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170204

Address after: Tianjin free trade zone (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd.

Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, No. 275, No.

Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120919

Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Denomination of invention: Barrel-plating four-side pinless packaging structure and manufacturing method thereof

Granted publication date: 20150429

License type: Exclusive License

Record date: 20170614

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Date of cancellation: 20200416

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200423

Address after: 78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port)

Patentee before: Xin Xin finance leasing (Tianjin) Co., Ltd.