CN102667739B - 存储装置管理装置及用于管理存储装置的方法 - Google Patents

Abstract

根据一个实施例，存储装置管理装置连接到随机存取存储器，并且第一存储装置具有更低的重写计数上限。当随机存取存储器包括一个足够的空闲区域以存储写入数据时，所述写入数据存储到所述随机存取存储器上。以自从上次访问经过时间的降序的顺序选择的随机存取存储器上的数据顺序地复制到第一存储装置，并且在随机存取存储器中先前存储的该复制数据的区域被释放。当读取数据存储到随机存取存储器上时，读取数据从随机存取存储器中读取到处理器。当读取数据存储到第一存储装置时，读取数据复制到随机存取存储器上并从随机存取存储器读取到处理器。

Description

存储装置管理装置及用于管理存储装置的方法

相关申请的交叉引用

本申请基于2010年1月13日提交的申请号2010-5260的在先日本专利申请，并要求其优先权利益，其全部内容通过引用合并在此。

技术领域

在此描述的实施例涉及配置为管理大量存储装置的存储状态的存储装置管理设备及管理存储装置的方法。

背景技术

计算机通常包括多个类型的存储器，例如，高速缓冲存储器(cachememory)，主存储器和二级存储装置(硬盘驱动器或类似的)。能够执行更快访问的存储器具有更小的容量并且更贵。在上述例子中，以高速缓冲存储器，主存储器和二级存储装置的顺序增加访问速度和存储容量。换句话说，高速缓冲存储器具有在它们中最高的访问速度和最小的存储容量，以及二级存储装置具有在它们中最低的访问速度和最大的存储容量。因此，存储器是层级式的。具体地，具有高使用频率的数据存储到高速缓冲存储器中，具有中使用频率的数据存储到主存储装置中，以及具有低使用频率的数据存储到二级存储装置中。在这种方式中，取决于存储器的特性，选择在其上存储数据的存储器，产生通过计算机的存储器的有效使用。

例如，公开号为2008-242944的日本专利申请描述了一种在计算机中提供的集成的存储器管理设备来以集成的方式管理到高速缓冲存储器和主存储器的访问。

另外，公开号为2009-151603的日本专利申请描述了一种使用MRAM作为主存储装置并且使用其他非易失性的存储器作为备份的技术。

发明内容

通常，根据一个实施例，公开了一种存储装置管理装置。该管理装置连接到随机存取存储器(Random Access Memory,RAM)，具有比随机存取存储器更低的重写计数上限的第一存储装置，和处理器。当随机存取存储器包括足够的空闲区域以存储作为来自处理器的写入请求的目标的写入数据时，将该写入数据存储到随机存取存储器上。以自从上次访问经过时间的降序的顺序选择的随机存取存储器上的数据顺序地复制到第一存储装置上，并且释放在先前已存储复制数据的随机存取存储器中的区域。当作为来自处理器的读取请求的目标的读取数据存储到随机存取存储器上时，读取数据从随机存取存储器中读取到处理器。当读取数据存储到第一存储装置时，将读取数据复制到随机存取存储器上并从随机存取存储器读出到处理器。

附图说明

图1是根据本发明的实施例的存储器***的方块图；

图2示出根据实施例的由存储器控制器使用的页面表；

图3示出根据实施例的由存储器控制器使用的RAM物理页面管理表；

图4示出根据实施例的由存储器控制器使用的SLC类型的NAND闪存物理页面管理表；

图5示出根据实施例的由存储器控制器使用的MLC类型的NAND闪存物理页面管理表；

图6示出根据实施例的由存储器控制器分配存储器区域的流程图；

图7示出根据实施例的由存储器控制器执行的在SLC类型的NAND闪存中的无用单元收集(garbage collection)的流程图；

图8示出根据实施例的由存储器控制器执行的在MLC类型的NAND闪存中的无用单元收集的流程图；

图9示出根据响应在存储器***中数据的更新请求的实施例的由存储器控制器执行的过程的流程图；

图10示出根据响应在存储器***中数据的读取请求的实施例的由存储器控制器执行的过程的流程图；

图11示出根据关于在存储器***中数据的更新请求的实施例的由存储器控制器执行的过程的流程图；

图12示出根据本发明另一实施例的存储器***的方块图。

具体实施方式

以下将参考附图描述实施例。在下面的描述中，具有实质上相同功能的元件和配置由相同的附图数字表示。仅在需要时给出重复的描述。

每一个功能块可作为硬件，软件，或硬件和软件的结合来实现。因此，一般地，将按照它的功能来描述每一个块以致清楚地指出功能块所具有的上述配置。这些功能能否由硬件或软件执行取决于施加在具体实施例或整个***的设计限制。对于每一个具体实施例本领域技术人员能够通过任何不同的方法实现该功能。但是，所有的实现技术包括在实施例的范畴中。另外，在具体的例子中如下所述的功能块相互不同并不重要。例如，某些功能可通过不同于下面说明的那些功能块执行。此外，所示的功能块可分为功能子块。实施例不会由的特定功能块的说明限制。

图1是示出根据一个实施例的存储器***和处理器的方块图。如图1所示，存储器***2连接到处理器1(信息处理装置)1。所述存储器***2包括存储器控制器3和多个存储装置4a到4c。

处理器1经由总线连接到存储器控制器(存储器管理装置)3。所述存储器控制器3连接到多个存储器。在图1中，描述了三个存储装置4a到4c。存储器控制器3和存储装置4a到4c构成存储器***2。存储装置4a到4c构成用于存储器***2的主存储器。

现在，将进一步在细节上描述每一个元件的配置和操作。处理器1包括高速缓冲存储器11。高速缓冲存储器11用作正常数据高速缓存或指令高速缓存。处理器1读取存储在存储装置4a到4c或二级存储装置(在图中未示出)上的数据(包括程序和命令)以经由与数据或使用数据一致的应用(包括操作***)执行由用户请求的处理。

存储器控制器3读取存储在存储装置4a到4c或二级存储装置(在图中未示出)上的数据(包括程序和命令)以管理如何在存储设备4a到4c上存储与数据或使用数据(稍后讨论)一致地存储数据。存储器控制器3执行由处理器1请求的数据读取和数据写入。存储器控制器3包括多个功能块(子单元)。功能块实际上由存储器控制器3执行不同操作中的一个或多个。具体地，功能块包括未使用的页面准备部31，存储器操作控制部32，表参考部33，表管理(更新)部34，和标记***35。存储器控制器3的操作(包括功能块的操作)将在下面详细描述。

存储装置4a到4c包括不同类型和特性的存储器。按照存储装置4a，4b和4c的顺序，存储装置可读取和写入数据的速度下降，存储装置的容量增加，并且重写计数上限增加。即存储装置4a可比存储装置4b更快地写入和读取数据并且具有比存储装置4b更小的容量和更高的重写计数上限。相似的，存储装置4b可比存储装置4c更快地写入和读取数据并且具有比存储装置4c更小的容量和更高的重写计数上限。

存储装置4a的一个具体的实施例为任意RAM和典型符合在通用计算机中作为主存储器使用的所需规格的存储器。存储装置4a的更多具体的实施例包括磁阻随机存取存储器(MRAM)，动态随机存取存储器(DRAM)，铁电随机存取存储器(FeRAM)，相变随机存取存储器(PCRAM)，和电阻式随机存取存储器(ReRAM)。其他例子为每个都在通用计算机中作为主存储器使用的FPM-DRAM，EDO-DRAM，和SDRAM。但是，因为除了DRAM之外的这些存储器是非易失性的，而MRAM和FeRAM可以与DRAM相似的高速度写入和读取数据，因此MRAM和FeRAM是优选的。例如，使用非易失性存储器减少了供电恢复后从二级存储装置加载到主存储器所需的数据，从而减少了主存储器准备好之前所需的时间。

存储装置4b的一个具体的例子是非易失性的半导体存储器。存储装置4b更多具体的例子包括单级单元(SLC)型NAND快闪存储器。NAND快闪存储器在页面单元中读取或写入数据并在块单元中擦除数据。页面包括串行连接的存储器单元。块包括连续的页面。SLC NAND快闪存储器的一个单元存储1位(bit)数据。通常，SLC NAND快闪存储器能够比多极单元(MLC)型NAND快闪存储器(将在下面介绍)更快地读取和写入数据，并具有更高的重写计数上限。但是，SLC NAND快闪存储器比MLC NAND快闪存储器具有更低的比特密度并且不太利于增加容量。

存储装置4c的一个具体的例子是非易失性的半导体存储器。存储装置4b的更多具体的例子包括MLC NAND快闪存储器。MLC NAND快闪存储器的一个单元存储至少两位(bits)的数据。通常，MLC NAND快闪存储器比SLCNAND快闪存储器更慢地读取和写入数据，并且具有更低的重写计数上限。但是，MLC NAND快闪存储器具有比SLC NAND快闪存储器更高的比特密度并且因此更适合容量的增加。例如通过存储装置4c使用一个单元存储两位(2-bit)数据的方式。

存储装置4a到4c不限于上述例子。存储器的数量也不限于上述例子。例如，可提供存储装置4d(在图中未示出)。存储装置4c可比存储装置4d更快地写入和读取数据并具有更小的容量和更高的重写计数上限。可提供具有相似关系的额外的存储器。根据上面描述的例子，存储装置4d的一个例子是配置为使用一个单元存储三位数据的MLC NAND快闪存储器。可选择地，存储装置4d可以是硬盘驱动器。

现在，将描述根据本实施例的存储器***的操作。在下面的描述中，存储装置4a到4c以举例的方式分别为RAM，SLC NAND快闪存储器，和MLCNAND快闪存储器，因此它们可以分别称为RAM，SLC NAND快闪存储器，和MLC NAND快闪存储器。

在图2到图5中示出存储器控制器3使用表来管理在RAM4a，SLC NAND快闪存储器4b，和MLC NAND快闪存储器4c中的数据的存储。例如，在存储器***2上电后，存储器控制器3(表管理部34)从例如二级存储装置读取用于存储器控制器3的控制程序到RAM4a上。存储器控制器3依照控制程序操作。可将控制程序读取到存储器控制器3专用的RAM36上。

在上电之后，存储器控制器3(表管理部34)依照控制程序在RAM4a中创建如图2到5中所示的被配置的表。可在存储器控制器36专用的RAM36上创建表。

图2示出了页面表(逻辑页面地址到物理页面地址的转换表)。图3示出了存储装置4a(RAM)的物理页面管理表。图4示出存储装置4b(SLCNAND快闪存储器)的物理页面管理表。图5示出了存储装置4c(MLC NAND快闪存储器)的物理页面管理表。

如图2所示，页面表包括各自的逻辑页面地址的条目(entry)。页面表示出在每一个逻辑页面中数据的状态。条目与在SLC NAND快闪存储器4b或MLC NAND快闪存储器4c中各自的页面相关联地彼此独立。通常，SLCNAND快闪存储器4b和MLC NAND快闪存储器4c两者都包括相同大小(例如4kB)的页面。因此，逻辑页面地址被分配给每一个物理页面大小(在上述例子中为4kB)。相对的，在与在NAND闪存4b或4c中的物理页面大小相等的单元中也管理存储装置4a(RAM)的状态。

每一个条目包括标记域，RAM地址域和NAND地址域。标记域指示相应逻辑页面地址的数据的大致位置。标记包括E，M，NS，NM，MS，和MM，并且这些标记之一进入标记域。E指示相应逻辑页面地址的数据没有存储在RAM4a，SLC NAND快闪存储器4b和MLC NAND快闪存储器4c中任一个上。M指示相应逻辑页面地址的数据存储在RAM4a上。NS指示相应逻辑页面地址的数据存储在SLC NAND快闪存储器4b上。NM指示相应逻辑页面地址的数据存储在MLC NAND快闪存储器4c上。MS指示相应逻辑页面地址的数据存储在RAM4a和SLC NAND快闪存储器4b两者上。MM指示相应逻辑页面地址的数据存储在RAM4a和MLC NAND快闪存储器4c两者上。

当相应标记为M或MS或MM时，RAM地址域示出存储相应逻辑页面地址的数据的RAM4a中的物理页面。当相应标记为NS或NM或MS或MM时，NAND地址域指示存储相应逻辑页面地址的数据的SLC或MLC NAND快闪存储器4b或4c中的物理页面。

如图3所示，RAM(存储装置4a)物理页面管理表包括在RAM4a中各自的物理页面的条目。每一个条目包括有效/无效的指示域和上次访问时间域(last access time field)。有效/无效指示域指示在RAM4a中的相应物理页面是否存储了有效数据。例如，“1”指示相应物理页面存储有效数据。“0”指示相应物理页面没有存储有效数据。

上次访问时间域指示访问相应物理页面的上次时间。所述时间用从存储器***2的上电后的预定时间点起的经过时间来描述。可选择地，所述时间可以是具有任意代替精确值的适当单元的近似值。

如图4所示，SLC NAND闪存(存储装置4b)的物理页面管理表包括在SLC NAND快闪存储器4b中的各自的块的条目。每一个条目包括每一个页面的读取计数域，写入计数域，上次访问时间域和有效/无效域。读取计数域指示从所述块的擦除以来在相应块中的任何物理页面被读取的次数的数量。写入计数域指示相应块被擦除和用新数据重写的次数的数量。每个页面的有效/无效指示域包括在相应块中各自页面的指示域。每个指示域指示相应页面是否存储有效数据。例如，“1”指示相应物理页面存储有效数据。“0”指示相应物理页面没有存储有效数据。上次访问时间域指示在所述块的擦除后在相应块中写入新数据的时间。所述时间例如是从相应块的擦除或存储器***2上电后的预定时间点起的经过时间。可选择地，所述时间可以是具有任意适当单元的代替精确值的近似值。

在图示的实施例中，上次访问时间域用作用于寻找经历擦除和最早写入的块的信息。可选择地，不使用该域和可使用该规则需要块的擦除和页面的写入必须遵循物理页面的地址。该方法确保用最低级(lowermost)的地址块和最高级的地址块顺序地排列所述块，所述最低级的地址块具有经历的数据擦除和最早写入，所述最高级的地址块具有经历的数据擦除和最晚写入。因此，如果存储了该块的识别，可轻易找到遭到数据擦除和和最早写入的块。

如图5所示，MLC NAND快闪(存储装置4c)的物理页面管理表包括在MLC NAND快闪存储器4c中的各自的块的条目。每一个条目包括每一个页面的读取计数域，写入计数域，上次访问时间域和有效/无效域。在这些域中的数据的特征与在SLC NAND闪存物理页面管理表(图4)中的相同。

现在，将详细描述存储器***2(存储器控制器3)的操作。首先，参考图6，将描述通过存储器控制器3的新存储器区域的分配。图6是示出由存储器控制器3的新的存储器区域分配的流程图。如图6所示，例如，用户经由处理器1发出请求到存储器***2用于保护将存储新数据的存储器区域。一在从处理器1接收存储器分配请求时，存储器控制器3就执行以下步骤。

为了简化的目的，下面的描述假设处理器1作为一个自治的实体执行由处理器1执行的操作以经由应用程序或操作***依照简化的程序由用户实现对处理器1生成的请求。类似地，假设存储器控制器3作为自治的实体执行由存储器控制器3执行的操作以依照用于控制存储器控制器3的程序实现来自处理器1的请求。

在接收存储器分配请求(步骤S1)后，存储器控制器3尝试分配所述分配请求区域到最高级的存储器，例如具有最高的重写计数上限的存储器(RAM)4a。为此，存储器控制器3(未使用的页面准备部31)首先参考在页面表中的标记。存储器控制器3(未使用的页面准备部31)，基于所述标记，搜索连续的足够多以满足分配请求(步骤S2)的未使用的页面(没有分配有效数据的逻辑页面)。

存储器控制器3(未使用的页面准备部31)参考在RAM物理页面管理表中有效/无效指示域以确定是否可能保留足够数量的未使用的RAM物理页面来存储分配的目标数据(步骤S3)。

如果所需的RAM物理页面能够保留，过程转移到步骤S4。在步骤S4中，存储器控制器3(未使用的页面准备部31)确定分配保留在步骤S3中的RAM物理页面到在步骤S2中找到的未使用的逻辑页面。

存储器控制器3(表管理部34)更新该表以反映由在步骤S4中的分配产生的状态(步骤S5)。即，首先，在对应分配数据的页面表的条目中，存储器控制器3在标记域中写入M，并且写入在RAM地址域中分配的RAM物理页面地址。第二，存储器控制器3在存储有分配数据的RAM物理页面管理表的条目中的有效/无效指示域中写入“1”，并且在上次访问时间域中写入时间。

如果在步骤S3中的确定为否(false)，则该过程转移到步骤S6。经由在步骤S6开始的一系列步骤，存储器控制器3在RAM4a中保留一个区域。首先，在步骤6中，存储器控制器3(表参考部33)参考在RAM物理页面管理表中的上次访问时间域以找到具有最早的上次访问时间的条目(例如，RAM物理页面)。

存储器控制器3(存储器操作控制部32)控制RAM4a和较低级的存储器(SLC NAND快闪存储器)4b以在最早的RAM物理页面中复制数据到在SLC NAND快闪存储器4b中的被擦除页面(步骤S7)。因此，存储器操作控制部32在存储器4a到4c中控制数据读取，数据写入，数据擦除和类似的操作。

存储器控制器3(表管理部34)更新该表以反映由在步骤S7中的复制产生的状态(步骤S8)。即，首先，在对应复制目标数据的页面表中的条目中，存储器控制器3在标记域中写入NS并且在NAND地址域中写入现在存储有被复制的数据的SLC-NAND-闪存物理页面。第二，存储器控制器3在先前已存储复制目标数据的相应物理页面的RAM物理页面管理表中的条目中的有效/无效指示域中写入“0”。第三，存储器控制器3在现在存储被复制的数据的页面的SLC NAND闪存物理页面管理表中的有效/无效指示域中写入“1”，并且在对应于包含最近存储被复制的数据的页面的块的条目中的上次访问时间域中写入时间。因此，存储器控制器3在RAM4a中保留足够存储分配目标数据的区域。

所述过程返回到步骤S3，在其中存储器控制器3(未使用的页面准备部31)确定所需的RAM物理页面是否能够保留。如果所需的RAM物理页面能够保留，该过程进行到步骤S4。否则，步骤S6到S8被重复直到所需的RAM物理页面被保留。

步骤S6到S8可不仅在当被需要来存储写入目标数据的物理页面不能被保留时执行，还在当未使用的页面准备部31确定特定的条件已符合时执行。在RAM4a中的数据到SLC NAND快闪存储器4b中的这种移动可发生。例如，当RAM4a的预定的容量(例如总容量的80％)被充满时，该在RAM4a的数据移动到SLC NAND存储器4b可发生。

在图示的实施例中，当从处理器1接收存储器分配请求时，存储器控制器3执行存储器分配。在另一个实施例中，存储器控制器3在接收来自处理器1的存储器写入请求时，可参考图2中的页面表(逻辑-物理转换表)，并且如果用于写入目标逻辑页面的标记为“E”，该标记指示所述页面没有被分配，则存储器区域按照在图6中的程序被分配给目标页面，该程序遵循由依照存储器控制器(存储器操作控制部32)在页面上的写入过程(将在下面描述)。

当满足特定条件时，存储器控制器3在SLC NAND闪存4b中执行数据的无用单元收集。现在参考图7的描述，存储器控制器3移动收集到的数据到更低级的存储器(MLC NAND闪存)4c。图7为示出由存储器控制器3在SLC NAND闪存4b上执行的无用单元收集的流程图。例如当SLC NAND闪存4b的特定容量(总例如容量的80％)被充满时，可发生该在SLC NAND闪存4b中到MLC NAND快闪存储器4a内的数据移动。可选择地，当在图6中的步骤S7中将存储从RAM4a复制的数据的SLC-NAND-闪存的擦除页面不足时，在图7中的步骤发生。未使用的页面准备部31确定是否执行无用单元收集。

如图7中所示，存储器控制器3(未使用的页面准备部31)参考在SLCNAND闪存的物理页面管理表中的上次访问时间域。然后，从最早的条目(SLC NAND闪存4b中的块)以时序的顺序存储器控制器3顺序地参考在一个或多个块中的有效/无效指示域以找到存储有效数据的页面。然后，存储器控制器3(存储器操作控制部32)控制SLC和MLC NAND闪存4b和4c来复制在找到的有效页面中的数据到在MLC NAND闪存4c中的被擦除页面(步骤S11)。例如，从具有以没有跳过一个页面的地址的升序的顺序的最低级物理地址的块中顺序地写入复制的数据到MLC-NAND-闪存的已擦除块中。

存储器控制器3(表管理部34)更新所述表以反映由步骤S11中的复制产生的状态(步骤S12)。即，第一，在对应于复制目标数据的页面表中的条目中，存储器控制器3在标记域中写入NM，并且在NAND地址域中写入现在存储被复制的数据的MLC-NAND-闪存物理页面。第二，存储器控制器3在对应先前已存储复制目标数据的物理页面的SLC NAND闪存物理页面管理表的条目中的有效/无效指示域中写入“0”。第三，存储器控制器3在现在存储复制的数据的页面的MLC NAND闪存物理页面管理表中的有效/无效指示域中写入“1”，并且在包括最新存储被复制的数据的页面的相应块的条目中的上次访问时间域中写入时间。

存储器控制器3(存储器操作控制部32)擦除在仅包含由到MLC NAND闪存4c中的复制产生的无效数据的SLC-NAND-闪存块中的数据(步骤S13)。因此，新的擦除块被创建。

当满足现在参考图8描述的特定条件时，存储器控制器3执行在MLCNAND闪存4c中的数据的无用单元收集。图8为示出由存储器控制器3在MLC NAND闪存4c上执行无用单元收集的流程图。例如，当MLC NAND闪存4c的特定容量(例如总容量的80％)被充满时，在MLC NAND闪存4c上的该无用单元收集可发生。

如图8中所示，存储器控制器3(未使用的页面准备部31)参考在MLCNAND闪存物理页面管理表中的上次访问时间域。然后，存储器控制器3参考在最早的条目(MLC NAND闪存物理块)中的有效/无效指示域以找到存储有效数据的页面(步骤S21)。然后，存储器控制器3(存储器操作控制部32)以没有跳过一个页面的地址的升序的顺序从具有最低级物理地址的页面，控制MLC NAND闪存4c以顺序地在已找到的有效页面中写入数据到MLC-NAND-闪存擦除块(步骤S22)。

存储器控制器3(表管理部34)更新所述表格以反映由步骤S22中的复制产生的状态(步骤S23)。即，首先，在对应于复制目标数据的页面表中的条目中，存储器控制器3在NAND地址域中写入现在存储有被复制数据的MLC-NAND-闪存物理页面。第二，存储器控制器3在先前已存储复制目标数据的相应的物理页面的MLC NAND闪存物理页面管理表的条目中的有效/无效指示域中写入“0”。第三，存储器控制器3在现在存储被复制的数据的页面的MLC NAND闪存物理页面管理表中的有效/无效指示域中写入“1”，并且在包括最新存储复制的数据的页面的相应块的条目中的上次访问时间域中写入时间。

存储器控制器3(存储器操作控制部32)擦除在仅包含由复制产生的无效的数据的MLC-NAND-闪存块中的数据(步骤S24)。因此，新的擦除块被创建。

如果在存储器4c下还提供额外的存储器，从MLC NAND闪存4c收集的有效页面被复制到该更低级的存储器。这个过程与复制从SLC NAND闪存4b收集的数据到MLC NAND闪存4c类似相同(图7)。然后，以类似相同的方式，在确定存储器中的数据被按照表更新通过无用单元收集被复制到更低级的存储器中。

现在将参考图9描述在存储器***2中响应于来自处理器1的数据的更新请求(写入请求)被执行的步骤。图9是存储器***2中响应于数据的更新请求的由存储器控制器3执行的过程的流程图。如图9中所示，当从处理器1接收数据更新请求时，存储器控制器3检查更新目标数据是否存储在RAM4a中。具体的，存储器控制器3(标记***35)检查对应于更新目标数据的页面表中的条目中的标记(步骤S31)。

如果在步骤S31中的确定指示标记为M，则过程转移到步骤S32。在步骤S32中，存储器控制器3(存储器操作控制部32)对应于更新请求控制RAM4a以更新数据。存储器控制器3也在对应于更新目标数据的RAM物理页面管理表的条目中的上次访问时间域中更新时间。

下面将参考图11描述指示标记为MS或MN的在步骤S31中的确定步骤。

当在步骤S31中的确定指示标记为NS或NM时，过程转换到步骤S33。存储器控制器3执行步骤S33开始的一系列步骤以复制在NAND闪存4b或4c中的数据到RAM4a。具体地，存储器控制器3(表参考部33)参考对应更新目标数据的页面表的条目中的NAND地址域以识别存储有更新目标数据的SLC或MLC NAND闪存物理页面(步骤S33).

存储器控制器3(存储器操作控制部32)控制RAM4a和NAND闪存4b或4c以复制更新目标数据到RAM4a中未使用的页面(步骤S34)。然后，存储器控制器3(存储器操作控制部32)控制RAM4a以依照更新请求来更新被复制的数据(步骤S35)。

存储器控制器3(表管理部34)更新表以反映由在步骤S34中的复制产生的状态(步骤S36)。即，首先，在对应于更新目标数据的页面表的条目中，存储器控制器3从NS或NM到M更新标记域，并且在现在存有更新数据的RAM地址域RAM物理页面中写入。第二，存储器控制器3在现在存储有被更新数据的相应的物理页面的RAM物理页面管理表的条目中的有效/无效指示域中写入“1”，并向上次访问时间域中写入时间。第三，存储器控制器3在先前已存储更新目标数据的SLC或MLC NAND闪存物理页面管理表中的页面的有效/无效指示域中写入“0”。通过涉及不包含有效数据的块的擦除的无用单元收集擦除在NAND闪存4b或4c中的无效数据。

现在将参考图10描述在存储器***2中响应来自处理器1的数据读取请求执行的步骤。图10是在存储器***2中由存储器控制器3执行的响应数据的读取请求的过程的流程图。如图10所示，当接收来自处理器1的数据读取请求时，存储器控制器3检查在RAM4a中是否存储有读取目标数据。具体地，存储器控制器3(标记***35)检查对应于读取目标数据的页面表的条目中的标记是否是M，MS和MN之一(步骤S41)。

如果在步骤S41中的确定为是(true)，则过程转换到步骤S42。在步骤S42中，存储器控制器3(存储器操作控制部32)控制RAM4a以读取目标数据到处理器1中，并更新在对应于读取目标数据的RAM物理页面管理表的条目中的上次访问时间域的时间。

当步骤S41的确定为否时，过程转移到步骤S43。存储器控制器3执行步骤S43以及后面的与用于复制在NAND闪存4b或4c中的数据到RAM4a的更新请求(图9)的相应步骤相似的步骤。具体地，存储器控制器3(表参考部33)参考对应于读取目标数据的页面表的条目中的NAND地址域来识别存储读取目标数据的SLC或MLC NAND闪存物理页面(步骤S43)。

存储器控制器3(存储器操作控制部32)控制RAM4a和NAND闪存4b或4c以复制读取目标数据到RAM4a中未使用的页面(步骤S44)。然后，存储器控制器3(存储器操作控制部32)控制RAM4a以读取所述读取目标数据到处理器1(步骤S45)。

存储器控制器3(表管理部34)更新表以反映由在步骤S44中的复制产生的状态(步骤S46)。即，首先，在对应于读取目标数据的页面表的条目中，存储器控制器3从NS到MS或从NM到MM更新标记域，并且在现在存储读取目标数据的RAM地址域RAM物理页面中写入。第二，存储器控制器3在现在存储读取数据的对应的物理页面的RAM物理页面管理表的条目中的有效/无效指示域中写入“1”，并在上次访问时间域中写入时间。

在对应于在图9的步骤S31中标记被确定为MS或MM的步骤S46之后，在RAM4a和NAND闪存4b或4c上均有效存在数据的更新请求。参考图11将描述响应该更新请求执行的步骤。图11是在存储器***2中响应数据的更新请求由存储器控制器3执行的一部分过程的流程图。如图11所示，如果对应更新目标数据的页面表中的条目中的标记为MS或MM，该过程转移到步骤S51。

存储器控制器3(表参考部33)参考对应更新目标数据的页面表中的条目中的RAM地址域来识别存储更新目标数据的RAM物理页面(步骤S51)。

存储器控制器3(存储器操作控制部32)控制RAM4a按照更新请求来更新数据(步骤S52)。存储器控制器3(表管理部34)然后更新表以反映由步骤S52中的更新产生的状态(步骤S53)。即，首先，在对应更新目标数据的页面表中的条目中，因为存储在NAND闪存4b或4c中的更新目标数据不再有效，所以存储器控制器3从MS或MM到M更新标记域。第二，存储器控制器3在先前已存储更新目标数据的SLC或MLC NAND闪存物理页面管理表中的页面的有效/无效指示域中写入“0”。第三，储器控制器3在对应被更新的数据的RAM物理页面管理表的条目中的上次访问时间域中写入时间。

在图1中的配置中，独立于处理器1提供存储器控制器3。但是，本实施例不限于该配置。例如图12所示，处理器1可按照用于实现存储器控制器3的功能的控制程序实现存储器控制器3的功能。在这个例子中，RAM4a通过总线6直接连接到处理器1。NAND闪存4b经由被配置为控制NAND闪存4b的NAND控制器连接到处理器1。NAND闪存4c经由被配置为控制NAND闪存4c的NAND控制器连接到处理器1。

如上所述，根据本实施例的存储器控制器以使用分级的集成方式管理存储器。响应于写入请求，存储器控制器首先尝试在具有最高的重写计数上限的最高级存储器中存储写入目标数据。存储器控制器以非访问的持续时间的降序顺序适当地在存储器中顺序地移动数据到低级的存储器。在除了最高级的存储器中响应于数据的读取请求或更新请求，存储器控制器复制读取或更新目标数据到最高级存储器。该存储位置的管理允许具有短暂非访问持续时间的数据保留在具有高重写计数上限的存储器中，同时允许具有长非访问持续时间的数据移动到具有较低重写计数上限的存储器中。根据本实施例避免了由存储器控制器管理的特定的一个或更多个存储器的降级。

注意可依照数据的特性选择存储数据的存储装置；但是许多过程需要精确地确定数据的特性，并且性质经常不能精确地确定。此外，可以使用数据文件的文件名扩展(例如，.doc，.txt，.jpg)；但是在其他方式中可以使用具有确定的文件名扩展的数据文件，并且一些数据文件甚至没有文件名扩展。相反地，根据本实施例，依照非访问持续时间移动数据，允许将被消除的这样的问题。

此外，基于数据的非访问持续时间自动地确定数据的移动，是一个容易管理的标准。因此，根据存储器控制器的包括存储器控制器的存储器***的用户不被提示以输入用于确定数据移动的信息，并且在使用数据特性的情况下将发生的数据移动的确定的故障不会发生。

虽然已经描述了某些实施例，这些实施例仅以示例的方式提出并不将限制发明的范围。实际上，在此描述的新的方法和***可以其他形式的变化体现；此外，在此描述的以方法和***形式的各种省略，替代和改变将以不偏离发明的精神作出。附属的权利要求及其等同将覆盖将落入发明的范围的该形式或修改。

Claims (20)

1.一种存储装置管理装置，所述存储装置管理装置连接到随机存取存储器、具有比所述随机存取存储器更低的重写计数上限的第一存储装置和处理器，其中；

所述随机存取存储器和所述第一存储装置在所述存储装置管理装置和所述处理器外部；

当所述随机存取存储器包括足够的空闲区域以存储作为所述存储装置管理装置从所述处理器接收的写入请求的目标的写入数据时，将所述写入数据存储在所述随机存取存储器上；

将以自从上次访问经过时间的降序的顺序选择的所述随机存取存储器上的数据顺序地复制到所述第一存储装置上，并且将在先前已存储所述复制的数据的所述随机存取存储器中的区域释放；

当作为所述存储装置管理装置从所述处理器接收的读取请求的目标的读取数据存储在所述随机存取存储器上时，将所述读取数据从所述随机存取存储器读取到所述处理器；

当所述读取数据存储在所述第一存储装置上时，将所述读取数据复制到所述随机存取存储器并且从所述随机存取存储器读取到所述处理器，并且

所述管理装置接收数据更新请求，并且当作为更新请求目标的更新数据存储在所述第一存储装置上时，所述管理装置复制所述更新数据到所述随机存取存储器上并且更新所述随机存取存储器上的所述更新数据，并且更新指示所述更新数据的状态的标记以指示所述更新数据存储在所述随机存取存储器上。

2.根据权利要求1的管理装置，其中当所述随机存取存储器无法包括足够的空闲区域来存储所述写入数据时，所述管理装置顺序地复制以自从上次访问经过时间降序的顺序选择的所述随机存取存储器上的所述数据到所述第一存储装置上，并且释放在先前已存储所述复制数据的所述随机存取存储器中的所述区域。

3.根据权利要求1的管理装置，其中：

当所述更新数据存储在所述随机存取存储器上时，所述管理装置更新所述随机存取存储器上的所述更新数据。

4.根据权利要求1所述的管理装置，其中：

所述第一存储装置包括在其中数据重写是不可行的存储区域，以及擦除包括连续存储区域的擦除区域的单元中的数据；并且

所述随机存取存储器或其它存储器保持：

第一表，为每一个逻辑地址，指示用于指示用相应的逻辑地址分配的数据的状态的状态标记、存储用相应的逻辑地址分配的所述数据的所述随机存取存储器中的区域的地址和存储用相应的逻辑地址分配的所述数据的所述第一存储装置中的区域的地址；

第二表，为所述随机存取存储器中每一个所述存储区域，指示用于指示相应的存储区域是否存储有效数据的有效标记和到所述相应的存储区域的所述上次访问的所述时间；以及

第三表，为在所述第一存储装置中的所述擦除区域的每一个地址，指示到所述相应的擦除区域中的存储区域的所述上次访问的所述时间。

5.根据权利要求1的管理装置，其中：

所述管理装置连接到具有比所述第一存储装置更低的重写计数上限的第二存储装置；

所述管理装置顺序地复制以自从上次访问经过时间的降序的顺序选择的所述第一存储装置上的有效数据到所述第二存储装置上；并且

当所述读取数据存储在所述第二存储装置上时，所述管理装置复制所述读取数据到所述随机存取存储器上并且从所述随机存取存储器读取所述读取数据到所述处理器。

6.根据权利要求5的管理装置，其中当所述随机存取存储器无法包括足够的空闲区域来存储所述写入数据时，所述管理装置顺序地复制以自从上次访问经过时间的降序的顺序选择的所述随机存取存储器上的数据到所述第一存储装置，并且释放先前已存储所述复制数据的所述随机存取存储器中的所述区域。

7.根据权利要求5的管理装置，其中：

所述管理装置接收数据更新请求；

当作为更新请求目标的更新数据存储在所述随机存取存储器上时，所述管理装置更新所述随机存取存储器上的所述更新数据；并且

当所述更新数据存储在所述第一或第二存储装置上时，所述管理装置复制所述更新数据到所述随机存取存储器上并且更新所述随机存取存储器上的所述更新数据。

8.根据权利要求5的管理装置，其中：

所述第二存储装置包括在其中数据重写是不可行的存储区域，并且擦除包括连续存储区域的擦除区域的单元中的数据；并且

所述管理装置复制以自从上次访问经过时间的降序的顺序选择的所述第二存储装置上的有效数据到以所述存储区域地址的升序的顺序选择的所述第二存储装置中的已擦除的擦除区域中的存储区域上，并且释放先前已存储所述复制数据的所述第二存储装置中的所述存储区域。

9.根据权利要求5的管理装置，其中：

所述第一和第二存储装置每一个都包括在其中数据重写是不可行的存储区域，并且擦除包括连续存储区域的擦除区域的单元中的数据；并且

所述随机存取存储器或其它存储器保持：

第一表，为每一个逻辑地址，指示用于指示用相应的逻辑地址分配的数据的状态的状态标记、存储用相应逻辑地址分配的数据的所述随机存取存储器中的区域的地址和存储用相应逻辑地址分配的数据的所述第一或第二存储装置中的区域的地址；

第二表，为所述随机存取存储器中每一个存储区域，指示用于指示相应的存储区域是否存储有效数据的有效标记和到所述相应存储区域的所述上次访问的所述时间；和

第三表，为在所述第一存储装置中的所述擦除区域的每一个地址，指示在所述相应擦除区域中的存储区域的所述上次访问的所述时间；和

第四表，为所述第二存储装置中的所述擦除区域的每一个地址，指示在所述相应擦除区域的存储区域的所述上次访问的所述时间。

10.根据权利要求5的管理装置，其中：

所述第一存储装置是使用一个存储单元以存储一位的NAND快闪存储器；和

所述第二存储装置是使用一个存储单元存储至少两位的NAND快闪存储器。

11.一种随机存取存储器和具有比所述随机存取存储器更低的重写计数上限的第一存储装置的存储装置管理装置的管理方法，所述方法包括：

当所述随机存取存储器包括足够的空闲区域以存储作为所述存储装置管理装置从处理器接收的写入请求目标的写入数据时，存储所述写入数据到所述随机存取存储器上，所述随机存取存储器和所述第一存储装置在所述存储装置管理装置和所述处理器外部；

顺序地复制以自从上次访问经过时间的降序的顺序选择的所述随机存取存储器上的数据到所述第一存储装置上，并且释放先前已存储所述复制数据的所述随机存取存储器中的区域；

当作为所述存储装置管理装置从所述处理器接收的读取请求的目标的读取数据存储在所述随机存取存储器上时，从所述随机存取存储器中读取所述读取数据到所述处理器；

当所述读取数据存储在所述第一存储装置上时，复制所述读取数据到所述随机存取存储器上并且从所述随机存取存储器读取所述读取数据到所述处理器，并且

接收数据更新请求，并且当作为更新请求目标的更新数据存储在所述第一存储装置上时，复制所述更新数据到所述随机存取存储器上，更新所述随机存取存储器上的所述更新数据，并且更新指示所述更新数据的状态的标记以指示所述更新数据存储在所述随机存取存储器上。

12.根据权利要求11的方法，进一步包括，当所述随机存取存储器无法包括足够的空闲区域以存储所述写入数据时，

顺序地复制以自从上次访问经过时间的降序的顺序选择的所述随机存取存储器上的数据到所述第一存储装置上，并且

释放先前已存储所述复制数据的所述随机存取存储器中的所述区域。

13.根据权利要求11的方法，进一步包括：

当所述更新数据存储在所述随机存取存储器上时，更新所述随机存取存储器上的所述更新数据。

14.根据权利要求11的方法，其中所述第一存储装置包括在其中数据重写是不可行的存储区域，并且擦除包括连续存储区域的擦除区域的单元中的数据，并且所述方法进一步包括：

创建第一表，所述第一表为每一个逻辑地址，指示用于指示用所述相应的逻辑地址分配的数据的状态的状态标记、存储用所述相应逻辑地址分配的所述数据的所述随机存取存储器中的区域的地址和存储用所述相应逻辑地址分配的所述数据的所述第一存储装置中的区域的地址；

创建第二表，所述第二表为所述随机存取存储器中每一个所述存储区域，指示用于指示所述相应的存储区域是否存储有效数据的有效标记和到所述相应存储区域的所述上次访问的所述时间；以及

创建第三表，所述第三表为所述第一存储装置中的所述擦除区域的每一个地址，指示到所述相应擦除区域的存储区域的所述上次访问的所述时间。

15.根据权利要求11的方法，进一步包括：

顺序地复制以自从上次访问经过时间的降序的顺序选择的所述第一存储装置上的有效数据到第二存储装置上，所述第二存储装置具有比所述第一存储装置更低的重写计数上限；并且

当所述读取数据存储在所述第二存储装置上时，复制所述读取数据到所述随机存取存储器上并且从所述随机存取存储器读取所述读取数据到所述处理器。

16.根据权利要求15的方法，进一步包括，当所述随机存取存储器无法包括足够的空闲区域来存储所述写入数据时，

顺序地复制以自从上次访问经过时间的降序的顺序选择的所述随机存取存储器上的所述数据到所述第一存储装置，并且

释放先前已存储所述复制数据的所述随机存取存储器中的所述区域。

17.根据权利要求15的方法，进一步包括：

接收数据更新请求；

当作为更新请求目标的更新数据存储在所述随机存取存储器上时，更新所述随机存取存储器上的所述更新数据；并且

当所述更新数据存储在所述第一或第二存储装置上时，复制所述更新数据到所述随机存取存储器上并且更新所述随机存取存储器上的所述更新数据。

18.根据权利要求15所述的方法，其中所述第二存储装置包括在其中数据重写是不可行的存储区域，并且擦除包括连续存储区域的擦除区域的单元中的数据；并且所述方法进一步包括：

复制以自从上次访问经过时间的降序的顺序选择的所述第二存储装置上的有效数据到以所述存储区域地址的升序的顺序选择的所述第二存储装置中的已擦除的擦除区域中的存储区域上，并且释放先前已存储所述复制数据的所述第二存储装置中的所述存储区域。

19.根据权利要求15的方法，其中所述第一和第二存储装置每一个都包括在其中数据重写是不可行的存储区域，并且擦除包括连续存储区域的擦除区域的单元中的数据，并且所述方法进一步包括：

创建第一表，所述第一表为每一个逻辑地址，指示用于指示用所述相应逻辑地址分配的数据的状态的状态标记、存储用所述相应逻辑地址分配的所述数据的所述随机存取存储器中的区域的地址和存储用所述相应逻辑地址分配的所述数据的所述第一或第二存储装置中的区域的地址；

创建第二表，所述第二表为所述随机存取存储器中每一个所述存储区域，指示用于指示所述相应的存储标记是否存储有效数据的有效标记和到所述相应存储区域的所述上次访问的所述时间；以及

创建第三表，所述第三表为所述第一存储装置中的所述擦除区域的每一个地址，指示到所述相应擦除区域的存储区域的所述上次访问的所述时间；以及

创建第四表，所述第四表为所述第二存储装置中的所述擦除区域的每一个地址，指示到所述相应擦除区域中的存储区域的所述上次访问的所述时间。

20.根据权利要求15的方法，其中：

所述第一存储装置是使用一个存储单元以存储一位的NAND快闪存储器；和

所述第二存储装置是使用一个存储单元以存储至少两位的NAND快闪存储器。