CN102655415B - 一种维特比译码装置和方法 - Google Patents

一种维特比译码装置和方法 Download PDF

Info

Publication number
CN102655415B
CN102655415B CN201210116667.9A CN201210116667A CN102655415B CN 102655415 B CN102655415 B CN 102655415B CN 201210116667 A CN201210116667 A CN 201210116667A CN 102655415 B CN102655415 B CN 102655415B
Authority
CN
China
Prior art keywords
unit
length
path
decoding
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210116667.9A
Other languages
English (en)
Other versions
CN102655415A (zh
Inventor
李帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Techtotop Microelectronics Co Ltd
Original Assignee
Techtotop Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Techtotop Microelectronics Co Ltd filed Critical Techtotop Microelectronics Co Ltd
Priority to CN201210116667.9A priority Critical patent/CN102655415B/zh
Publication of CN102655415A publication Critical patent/CN102655415A/zh
Application granted granted Critical
Publication of CN102655415B publication Critical patent/CN102655415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

一种维特比译码装置，包含输入缓存及选择单元，分支度量单元，加-比-选单元，路径度量存储单元，路径幸存存储单元，回溯单元，所述装置还包括：信号可靠性测试单元，用于对信号测试并输出信号可靠度数据；码元扩展单元，用于根据所述信号可靠度数据，计算出需要扩展的码元长度，并将所述码元长度输出到所述输入缓存及选择单元和所述回溯单元，用于码元扩展。采用本发明的技术方案后，能有效提高对突发错码的纠错能力；该方法具有针对性强，实时调整，操作简单，易实现的优点。

Description

一种维特比译码装置和方法
技术领域
本发明涉及一种维特比译码装置和方法，尤其是一种提高维特比截短译码纠错能力的装置和方法。
背景技术
信道编码是数字通信***可靠性的有效方法，维特比译码主要是针对卷积码这种信道编码方式的译码技术，其基本思想是对接收序列与所有可能的发送序列进行比较，从中选择与接收序列汉明距离最小的发送序列作为译码输出。这种译码对离散的随机错码有很好的纠错能力，对连续的突发错码的纠错能力有限，最佳的维特比译码性能是在整帧，即全部信息接收完毕之后再找出最佳路径作为译码结果，但当发送序列较长时，需要的存储量很大，同时也使得译码延时过长，不能满足实时通信的要求。所以目前维特比译码具体实现通常都会采取截短译码的方式，即当译码器中存储的路径长度达到某个指定译码深度L时，就选取量度最小的一条路径作为幸存路径，并根据编码规则输出对应的信息码元，然后再计算下一级L深度的幸存路径，对(n,k,N)的卷积形式（k为每组输入二进信息码元的数目，n为编码输出组码元的数目，N为约束长度）而言，通常取L>5KN-1（L为k的整数倍）。基本的做法如附图1所示，各功能单元配合实现维特比截短译码，其中回溯长度即是译码深度L。
截短译码方式把输入的一长串序列分为了若干段，给相邻段序列衔接处的译码增添了错误概率。实际应用中发现，当衔接处出现对于整帧译码能够纠正过来的突发错码时，截短译码方式却无法保障该处结果的准确性。以(2,1,7)的卷积码形式，帧长550，译码深度为35的例子做说明，维特比译码器中长串的输入序列被分成的段落结束位置分别是70、140、210、280…，当这些结束位置附近一旦出现突发错码（该突发错码在(2,1,7)卷积形式的维特比整帧译码容忍范围内），则会在最终结果序列的35、70、105、140…附近出现错误译码。虽然在衔接处出现突发错码的概率并不是很高，但是当分出的序列数越多时，译码错误的概率也会随之增高，这样不利于维特比截短译码的大规模及高效应用。
申请号为02121004.7，公开号为CN1159933C的中国发明专利“通用的卷积编码器和维特比译码器”中设计的通用维特比译码器即是在附图1的基础上添加了控制单元，能够对帧长、码率、约束长度、生成多项式及信道类型进行参数配置，以真正实现通用性，其中提及到“在译码器接口电路处设置一个门限比较电路，当帧长低于某一门限时，采用结尾译码算法，当帧长超过某一门限时，采用截短译码算法”，但并没有提出截短译码算法在衔接处的不足及解决方案。
发明内容
本发明的目的是提供一种针对维特比截短译码方式中衔接处突发干扰消除的方法，通过所译卷积码(n,k,N)的形式以及输入信号的可靠性，自适应确定扩展码元长度，再根据扩展码元的长度调整输入缓存及选择单元、路径度量存储单元及回溯单元的处理方式，以规避衔接处突发错码带来的错误译码，提高维特比截短译码性能，达到同维特比整帧译码相当的译码效果。
本发明提供一种维特比译码装置，包含输入缓存及选择单元，用于接收数据输入和信号时钟；分支度量单元，用于将所述输入缓存及选择单元的输出数据分成不同的分支和计算路径度量值；加-比-选单元，用于累加所述分支度量单元输出的路径度量值，选取出幸存路径；路径度量存储单元，用于存储所述加-比-选单元输出的路径度量值，并返回给所述加-比-选单元做累加的初始值；幸存路径存储单元，用于存储所述加-比-选单元选取出的所述幸存路径；回溯单元，用于根据所述幸存路径存储单元输出的所述幸存路径中，选取出最佳路径，并做回溯处理，输出译码结果；所述装置还包括：信号可靠性测试单元，用于对信号测试并输出信号可靠度数据；码元扩展单元，用于根据所述信号可靠度数据和卷积码形式，计算出需要扩展的码元长度，并将所述码元长度输出到所述输入缓存及选择单元和所述回溯单元，用于码元扩展。
更进一步，所述信号可靠性测试单元对输入信号进行实时检测，输出所述信号可靠度数据。
更进一步，所述信号可靠性测试单元对所述回溯单元的所述译码结果进行实时检测，输出所述信号可靠度数据。
更进一步，所述输入缓存及选择单元根据维特比译码（n,k,N）的卷积形式、所述码元长度M，和回溯长度L，将输入的整帧数据划分成长度为的段落序列。
更进一步，输入数据帧长小于，则直接采用结尾译码算法。
更进一步，每一所述段落序列的最后扩展P个码元，，且上一段落序列扩展的P个码元，同时作为下一段序列开始的P个码元。
更进一步，所述加-比-选单元状态数和加-比-选分支单元数均为2K(N-1)，所述加-比-选单元对每一状态处可能的路径度量进行累加，并选取最小度量处的路径作为该状态的幸存路径。
更进一步，所述路径度量存储单元在存储路径长度等于回溯长度时，记录此刻的路径度量值，且在下一段落序列开始时，回送到所述加-比-选单元作为初始值。
更进一步，所述回溯单元根据所述码元扩展单元的所述码元长度，当路径存储长度达到L+M时，标志本段落序列译码完成，且开始在所述幸存路径存储单元中选取路径度量值最小的作为最佳路径，选取最佳路径的前L长度序列作为该段落的译码结果输出。
更进一步，所述装置还包括参数配置及控制单元，用于接收配置参数信息，所述参数包括帧长、卷积码形式和回溯长度，并对所述输入缓存及选择单元，所述分支度量单元，所述加-比-选单元，所述码元扩展单元和所述回溯单元进行初始化操作。
本发明还提供一种维特比译码方法，所述方法包括：
步骤一，进行信号可靠度检测；
步骤二，确定扩展码元长度M；
步骤三，根据卷积码形式（n,k,N）、码元长度M和回溯长度L对所述输入数据做截短处理；
步骤四，判断输入数据帧长是否大于，是，则进行步骤五，否，则对所述数据进行结尾译码后，跳转到步骤九；
步骤五，进行分支度量计算；
步骤六，循环进行加-比-选操作，并存储结果，直到路径存储长度为L+M时，转到步骤七；
步骤七，在所有存储路径中判断最佳匹配路径，并回溯所述最佳匹配路径前L长度的序列作为译码结果；
步骤八，判断整帧数据是否完成，是，则跳转到步骤九，否，则跳转到步骤一，且步骤六中所述加-比-选单元取上一轮路径存储长度为L时的存储值作为初始值；
步骤九，译码结束，输出结果。
更近一步，所述步骤一中所述信号可靠度检测是对所述输入数据进行实时检测，输出信号可靠度数据。
更近一步，所述步骤一中所述信号可靠度检测是对所述译码结果进行实时检测，输出信号可靠度数据。
更近一步，在所述步骤一之前，增加参数配置步骤，根据控制要求，配置相应的参数。
更近一步，所述参数包括，帧长、卷积码形式（n,k,N）和回溯长度L。
采用本发明的技术方案后，能有效提高对突发错码的纠错能力；该方法具有针对性强，实时调整，操作简单，易实现的优点。
附图说明
图1是传统维特比译码器的功能单元框图；
图2是本发明实施例的一种维特比译码器功能单元框图；
图3是本发明实施例数据分段示意图；
图4是本发明一种实施例数据处理流程图；
图5是本发明实施例的一种维特比译码器功能单元框图；
图6是本发明实施例的一种维特比译码器功能单元框图；
图7是本发明一种实施例数据处理流程图;
图8是本发明仿真测试性能比较图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明是在传统的维特比译码操作基础上，增添了信号可靠性测试及码元扩展功能单元，具体的实施方式包括针对某一特定(n,k,N)卷积形式的维特比译码，可以任意配置(n,k,N)形式的通用性维特比译码；带前导信号可靠性检测的实施方式，带反馈信号可靠性检测的实施方式等。本领域的一般技术人员将认识到，使用本发明的方案还可以实现许多可选的实施例，并且本发明并不限于用于讲解目的的实施例。
本发明第一种实施例：
附图2为针对某一特定(n,k,N)卷积形式的改进维特比译码功能框图，回溯长度设定为L，201为信号可靠性测试单元；202为码元扩展单元，203为输入缓存及选择单元，204为分支度量单元，205为加-比-选单元，206为路径度量存储单元，207为幸存路径存储单元，208为回溯单元。这里假定该特定卷积码形式为(2,1,7)，回溯长度L设定为35。
具体工作原理及技术要点是：
信号可靠性测试单元201要在整帧数据输入的过程中，对信号进行实时检测，主要针对连续的突发错码，得出信号可靠度指标；
码元扩展单元202，根据卷积码形式(n,k,N)，以及接收到的信号可靠性指标（主要是连续突发错码的码元数目X），能够自适应的调整出需要扩展的码元长度M，调整的过程遵循公式（1）：
（1）
公式（1）中，Xmax是针对(n,k,N)形式的卷积码采取维特比整帧译码方式时能够容忍的最大突发错码数目，一旦信号可靠性比较差，突发错码数目超过Xmax时，即使整帧译码都无法纠正该错码，这是维特比译码纠错能力的极限。所以本发明中提到的扩展码长方式也有同样的上限，当X>Xmax时，M的值怎么变化都不能再实现突发错码的修正，因此令M=0。对该举例中的卷积码形式(2,1,7)而言，存在M的调整规律，如公式（2）所示：
（2）
输入缓存及选择单元203根据扩展码元长度M，将输入的整帧数据分成长度为2(35+M)的段落单元，并能够实现图3所示的数据传输方式，每一段序列中扩展的最后2M个码元，不会被丢掉，而是在随后的一段序列中作为开始的2M个码元，重新再译码一次，如附图3所示。
分支度量单元204依据不同的卷积形式，形成不同的分支，并根据相应的分支度量计算公式算出每种可能的度量值（即码距）；
加-比-选单元205，对于约束长度为N的卷积码，其状态数为2N-1，(2,1,7)形式的卷积码状态数为64，该单元拥有和状态数对等的加-比-选分支单元，能够从路径存储单元206中读取上一次对应分支的路径度量结果做为初值，对每一状态处可能的路径度量进行累加，并比较选择出最小路径度量值，并保留此路径作为该状态的幸存路径；
路径度量存储单元206，除了传统方法中存储每一次得出的对应于各个状态处的路径度量值，并送回给加-比-选单元做下一次累加的初值外，为了配合本发明中提到的方案，该单元还需要添加定点记录功能，具体做法是当存储路径的长度达到原定的回溯长度L=35时，单独开辟一片区域，记录下此刻的路径度量值，这一记录值在下一段截短序列开始译码时，送回给加-比-选单元作为初值；
幸存路径存储单元207，存储各个状态对应的幸存路径，其记录长度的上限要与扩展后的回溯长度35+M一致；
回溯单元208，根据码元扩展长度M，将原来指定的回溯长度L=35增加至35+M，当路径存储长度达到35+M时，标志着该2(35+M)段落序列译码完成，开始在幸存的2N-1=64条路径中选择路径度量值最小的那条作为最佳路径，作回溯处理，但不同的是回溯的长度并不是按照扩展之后的35+M进行，而是取最佳路径的前35长度序列做为该段落的译码结果输出。
数据处理流程如附图4所示，需要指出的是，在进行正序列译码时，可以采用结尾译码方法。
本发明第二种实施例：
本发明的方法并不局限于某一特定卷积码形式的维特比译码，同样可以增添相应的功能单元，使该方法运用于通用的维特比译码器中，附图5给出了改进后的通用维特比译码器的功能单元框架图。
相对于实施例一，增添了参数配置控制单元501，接收配置的参数信息，使整个维特比译码器完成初始化操作。
具体工作原理是：
本方案中设置了帧长，卷积码形式(n,k,N)，原回溯长度L这几个参数的配置，参数配置及控制单元501接收这些参数的配置信息，送给相应的单元，并参与控制其完成初始化操作：码元扩展单元503确定扩展长度M，需要依据信号可靠性及配置的卷积码形式(n,k,N)；输入缓存及选择单元504对整帧的截短操作需要依据配置的卷积码形式(n,k,N)，原回溯长度L及扩展码元长度M；分支度量单元505及加-比-选单元506依据不同的卷积码形式(n,k,N)会有相应的一套分支及路径度量计算方式；回溯单元509回溯长度由配置的原回溯长度L及扩展长度M决定。如此一来，各个单元都完成了相对于配置信息中卷积码形式(n,k,N)的初始化操作，变成了针对于卷积码(n,k,N)形式的维特比译码器。
数据处理流程与实施例一中的附图4一样。
本发明第三种实施例：
除了上述实施例中带前导信号可靠性检测的实施方式外，同样可以采用带反馈信号可靠性检测的实施方式，如附图6所示。
具体工作原理是：
维特比截短译码中，当某一段落译码结束，输出L长度结果时，依据该段译码结果做信号可靠性测试分析，并将测试结果反馈给码元扩展单元608，再结合卷积码形式(n.k,N)，自适应的调整扩展长度M，使输入缓存及选择单元601依据新的M值调整截短的段落长度，回溯单元606设置新的回溯控制长度L+M，然后开始下一段落的译码操作。
数据处理流程如附图7所示，需要指出的是，在进行正序列译码时，可以采用结尾译码方法。
附图8给出的是在(2,1,7)卷积码形式下，传统维特比截短译码方式、本发明改进后的截短译码方式随着衔接处突发干扰越来越强(信号可靠性越来越差)条件下的译码准确度仿真结果，以及与整帧译码方式的对比。
仿真中，一帧数据的长度设定为550bit，截短译码的回溯长度L设置为35，分别模拟了不同突变干扰（尤其在衔接处的干扰）情景下的输入信号，其可靠性逐步下降，统计最终275bit译码结果的准确率，并在若干次统计之后取平均，绘制出图8中的曲线图。可见，传统的维特比译码方式简单将一帧序列截短为70bit的段落做译码，每次输出35bit结果，在衔接处突发干扰变强，信号可靠性下降的趋势下，译码准确度明显下降，远不如整帧译码的性能；而本发明提出的截短译码方式，针对不同的信号可靠性，扩展码长度M相应变化，每次的输入段落变为2(35+M)bit，只取译码结果中的前35bit，如此操作之后，最终的275bit译码结果准确率基本和整帧译码方式一致，足见该方案在处理突发错码时的优越性。此外，当信号可靠性下降到整帧译码所能容忍的限度以下时，几种译码方式的准确度都比较低，趋于一致。
本方法可以消除维特比截短译码时衔接处突发干扰的影响，提高译码准确度，弥补了截短译码方式在纠正突发错码时的缺陷；并且能够根据信号的质量状况，自适应的调整，更加方便高效。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种维特比译码装置，包含输入缓存及选择单元，用于接收数据输入和信号时钟；分支度量单元，用于将所述输入缓存及选择单元的输出数据分成不同的分支和计算路径度量值；加-比-选单元，用于累加所述分支度量单元输出的路径度量值，选取出幸存路径；路径度量存储单元，用于存储所述加-比-选单元输出的路径度量值，并返回给所述加-比-选单元做累加的初始值；幸存路径存储单元，用于存储所述加-比-选单元选取出的所述幸存路径；回溯单元，用于根据所述幸存路径存储单元输出的所述幸存路径中，选取出最佳路径，并做回溯处理，输出译码结果；其特征在于，所述装置还包括：信号可靠性测试单元，用于对信号测试并输出信号可靠度数据；码元扩展单元，用于根据所述信号可靠度数据和卷积码形式，计算出需要扩展的码元长度，并将所述码元长度输出到所述输入缓存及选择单元和所述回溯单元，用于码元扩展；所述卷积码形式为(n,k,N)；所述码元长度的计算遵循以下公式：
其中，X为连续突发错码的码元数目；X max 是针对(n,k,N)形式的卷积码采取维特比整帧译码方式时能够容忍的最大突发错码数目。
2.根据权利要求1所述的维特比译码装置，其特征在于，所述信号可靠性测试单元对输入信号进行实时检测，输出所述信号可靠度数据。
3.根据权利要求1所述的维特比译码装置，其特征在于，所述信号可靠性测试单元对所述回溯单元的所述译码结果进行实时检测，输出所述信号可靠度数据。
4.根据权利要求1所述的维特比译码装置，其特征在于，所述输入缓存及选择单元根据维特比译码（n,k,N）的卷积形式、所述码元长度M，和回溯长度L，将输入的整帧数据划分成长度为n/K*(L+M)的段落序列。
5.根据权利要求4所述的维特比译码装置，其特征在于，输入数据帧长小于n/K*(L+M)，则直接采用结尾译码算法。
6.根据权利要求4所述的维特比译码装置，其特征在于，每一所述段落序列的最后扩展P个码元，P=n/K*M，且上一段落序列扩展的P个码元，同时作为下一段序列开始的P个码元。
7.根据权利要求1或4所述的维特比译码装置，其特征在于，所述加-比-选单元状态数和加-比-选分支单元数均为2K(N-1)，所述加-比-选单元对每一状态处可能的路径度量进行累加，并选取最小度量处的路径作为该状态的幸存路径。
8.根据权利要求1或4所述的维特比译码装置，其特征在于，所述路径度量存储单元在存储路径长度等于回溯长度时，记录此刻的路径度量值，且在下一段落序列开始时，回送到所述加-比-选单元作为初始值。
9.根据权利要求4所述的维特比译码装置，其特征在于，所述回溯单元根据所述码元扩展单元的所述码元长度，当路径存储长度达到L+M时，标志本段落序列译码完成，且开始在所述幸存路径存储单元中选取路径度量值最小的作为最佳路径，选取最佳路径的前L长度序列作为该段落的译码结果输出。
10.根据权利要求1至5任一项所述的维特比译码装置，其特征在于，所述装置还包括参数配置及控制单元，用于接收配置参数信息，所述参数包括帧长、卷积码形式和回溯长度，并对所述输入缓存及选择单元，所述分支度量单元，所述加-比-选单元，所述码元扩展单元和所述回溯单元进行初始化操作。
11.一种维特比译码方法，其特征在于，所述方法包括：
步骤一，进行信号可靠度检测；
步骤二，确定扩展码元长度M；
步骤三，根据卷积码形式（n,k,N）、码元长度M和回溯长度L对输入数据做截短处理；
步骤四，判断输入数据帧长是否大于n/K*(L+M)，是，则进行步骤五，否，则对所述数据进行结尾译码后，跳转到步骤九；
步骤五，进行分支度量计算；
步骤六，循环进行加-比-选操作，并存储结果，直到路径存储长度为L+M时，转到步骤七；
步骤七，在所有存储路径中判断最佳匹配路径，并回溯所述最佳匹配路径前L长度的序列作为译码结果；
步骤八，判断整帧数据是否完成，是，则跳转到步骤九，否，则跳转到步骤一，且步骤六中所述加-比-选操作取上一轮路径存储长度为L时的存储值作为初始值；
步骤九，译码结束，输出结果；
其中，所述码元长度M的计算遵循以下公式：
其中，X为连续突发错码的码元数目；X max 是针对(n,k,N)形式的卷积码采取维特比整帧译码方式时能够容忍的最大突发错码数目。
12.根据权利要求11所述的维特比译码方法，其特征在于，所述步骤一中所述信号可靠度检测是对所述输入数据进行实时检测，输出信号可靠度数据。
13.根据权利要求11所述的维特比译码方法，其特征在于，所述步骤一中所述信号可靠度检测是对所述译码结果进行实时检测，输出信号可靠度数据。
14.根据权利要求11至13任一项所述的维特比译码方法，其特征在于，在所述步骤一之前，增加参数配置步骤，根据控制要求，配置相应的参数。
15.根据权利要求14所述的维特比译码方法，其特征在于，所述参数包括，帧长、卷积码形式（n,k,N）和回溯长度L。
CN201210116667.9A 2012-04-20 2012-04-20 一种维特比译码装置和方法 Active CN102655415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210116667.9A CN102655415B (zh) 2012-04-20 2012-04-20 一种维特比译码装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210116667.9A CN102655415B (zh) 2012-04-20 2012-04-20 一种维特比译码装置和方法

Publications (2)

Publication Number Publication Date
CN102655415A CN102655415A (zh) 2012-09-05
CN102655415B true CN102655415B (zh) 2016-03-30

Family

ID=46730956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210116667.9A Active CN102655415B (zh) 2012-04-20 2012-04-20 一种维特比译码装置和方法

Country Status (1)

Country Link
CN (1) CN102655415B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184481A (zh) * 2013-05-24 2014-12-03 成都林海电子有限责任公司 一种高速viterbi译码器及译码算法的FPGA实现方法
CN109728825A (zh) * 2018-01-16 2019-05-07 电子科技大学 一种新型的m序列截段纠错码的校验矩阵扩展方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169624A (zh) * 1996-07-01 1998-01-07 大宇电子株式会社 用于对解紧缩码进行解码的韦特比解码器
CN1371224A (zh) * 2001-02-14 2002-09-25 摩托罗拉公司 在通信***中对码元扩展的方法和装置
CN102404011A (zh) * 2010-09-15 2012-04-04 中兴通讯股份有限公司 维特比解码实现方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169624A (zh) * 1996-07-01 1998-01-07 大宇电子株式会社 用于对解紧缩码进行解码的韦特比解码器
CN1371224A (zh) * 2001-02-14 2002-09-25 摩托罗拉公司 在通信***中对码元扩展的方法和装置
CN102404011A (zh) * 2010-09-15 2012-04-04 中兴通讯股份有限公司 维特比解码实现方法及装置

Also Published As

Publication number Publication date
CN102655415A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
US7856591B2 (en) Decoding method for tail-biting convolutional codes using a search depth viterbi algorithm
US20070089043A1 (en) Viterbi decoder and Viterbi decoding method
CN107911195B (zh) 一种基于cva的咬尾卷积码信道译码方法
CN107659318B (zh) 一种自适应的极化码译码方法
US6504882B1 (en) Add-compare-select circuit for viterbi decoder
JPH07202957A (ja) デジタル信号プロセッサ
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
EP3996285A1 (en) Parallel backtracking in viterbi decoder
CN108134612B (zh) 纠正同步与替代错误的级联码的迭代译码方法
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
CN102655415B (zh) 一种维特比译码装置和方法
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
US9160399B2 (en) System and apparatus for decoding tree-based messages
JP5169771B2 (ja) 復号器および復号方法
CN101662293A (zh) 一种译码方法和设备
CN110784283B (zh) 确定前向纠错帧边界的方法、装置和解码***
JP6144846B2 (ja) 無線通信装置及び無線通信システム
CN105721104A (zh) 一种维特比译码实现方法
US8077811B2 (en) Receiving apparatus
WO2006073697A2 (en) Parallel decoder for ultrawide bandwidth receiver
WO2006073731A2 (en) Decision voting in a parallel decoder
US6842490B1 (en) Viterbi decoder with adaptive traceback
KR102302560B1 (ko) 조인트 비터비 검출 및 복호 장치 및 그 방법
JP2001257602A (ja) データ誤り訂正方法及び装置
CN114499548B (zh) 一种译码方法、装置及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Two road 523808 in Guangdong province Dongguan City Songshan Lake high tech Industrial Development Zone headquarters No. 17 room A410-A411

Applicant after: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Address before: Two road 523808 in Guangdong province Dongguan City Songshan Lake high tech Industrial Development Zone headquarters No. 17 room A410-A411

Applicant before: TECHTOTOP MICROELECTRICS Co.,Ltd. DONGGUAN CITY

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: DONGGUAN TECHTOP MICROELECTRONICS CO., LTD. TO: TAIDOU MICROELECTRONICS TECHNOLOGY CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 510663 Guangzhou science and Technology Development Zone, Guangdong, Cai Cai Cai road, room A701, No. 11

Patentee after: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Address before: Two road 523808 in Guangdong province Dongguan City Songshan Lake high tech Industrial Development Zone headquarters No. 17 room A410-A411

Patentee before: TECHTOTOP MICROELECTRONICS Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 510530 Room 301 and 401, Building 42, Dongzhong Road, East District, Guangzhou Economic and Technological Development Zone, Guangdong Province

Patentee after: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Address before: Room A701, No. 11 Color Frequency Road, Science City, Guangzhou High-tech Development Zone

Patentee before: TECHTOTOP MICROELECTRONICS Co.,Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Viterbi decoding device and method

Effective date of registration: 20191212

Granted publication date: 20160330

Pledgee: China Co. truction Bank Corp Guangzhou Tianhe subbranch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2019440000274

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20210104

Granted publication date: 20160330

Pledgee: China Co. truction Bank Corp Guangzhou Tianhe subbranch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2019440000274

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Viterbi decoding device and method

Effective date of registration: 20210107

Granted publication date: 20160330

Pledgee: China Co. truction Bank Corp Guangzhou Tianhe subbranch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2021440000004

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220310

Granted publication date: 20160330

Pledgee: China Co. truction Bank Corp Guangzhou Tianhe subbranch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2021440000004

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Viterbi decoding device and method

Effective date of registration: 20220630

Granted publication date: 20160330

Pledgee: Societe Generale Bank Limited by Share Ltd. Guangzhou branch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2022980009607

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20160330

Pledgee: Societe Generale Bank Limited by Share Ltd. Guangzhou branch

Pledgor: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Registration number: Y2022980009607

PC01 Cancellation of the registration of the contract for pledge of patent right