CN102654702B - Tft阵列基板、tft阵列基板制造方法及显示装置 - Google Patents
Tft阵列基板、tft阵列基板制造方法及显示装置 Download PDFInfo
- Publication number
- CN102654702B CN102654702B CN201210057623.3A CN201210057623A CN102654702B CN 102654702 B CN102654702 B CN 102654702B CN 201210057623 A CN201210057623 A CN 201210057623A CN 102654702 B CN102654702 B CN 102654702B
- Authority
- CN
- China
- Prior art keywords
- metal level
- electrode
- array substrate
- pixel electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010409 thin film Substances 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 45
- 238000009413 insulation Methods 0.000 claims description 44
- 150000002739 metals Chemical class 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 20
- 238000010168 coupling process Methods 0.000 abstract description 20
- 238000005859 coupling reaction Methods 0.000 abstract description 20
- 230000006641 stabilisation Effects 0.000 abstract description 5
- 238000011105 stabilization Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 239000010408 film Substances 0.000 description 20
- 230000000873 masking effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910000809 Alumel Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- -1 aluminium Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例提供了一种TFT阵列基板、阵列基板制造方法及显示装置,能够减小TFT阵列基板的耦合电容,提高像素单元的开口率,提高电子显示设备的对比度。该TFT阵列基板包括:基板,形成于基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极、漏极、像素电极,所述数据线与所述源极相连,所述漏极与所述像素电极相连,所述源极、漏极和像素电极之间依次形成有第一绝缘层、金属层、第二绝缘层,所述金属层通过金属层引线过孔与稳定电压信号线连接。本发明用于TFT阵列基板有源驱动的电子显示设备。
Description
技术领域
本发明涉及电子设备显示领域,尤其涉及一种TFT阵列基板、TFT阵列基板制造方法及显示装置。
背景技术
随着信息和网络的发展,电子显示技术已经作为一种被广泛应用的技术。目前应用广泛的有LCD(Liquid Crystal Display)显示设备,还有作为人们阅读纸张的一种替代品——电子纸也迅速发展起来。
LCD显示设备、电子纸显示设备的有源驱动方式通常采用有源矩阵驱动技术,如TFT(Thin Film Transistor)阵列基板驱动的方式。
在实现TFT阵列基板的过程,通常像素电极和源极之间会产生耦合电容。为了减小像素电极和源极之间耦合电容,一般会通过减小像素电极的面积来减小了像素电极与源极之间的重叠面积,使得源极与像素电极之间的耦合电容减小,但是这样同时也降低了像素单元的开口率,从而影响TFT阵列基板驱动的电子显示设备的对比度。
发明内容
本发明的实施例提供一种TFT阵列基板、阵列基板制造方法及显示装置,能够提高像素单元的开口率,减小TFT阵列基板上的耦合电容对像素电极电压的影响。
为达到上述目的,本发明的实施例采用如下技术方案:
一种TFT阵列基板,包括:基板,形成于基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极、漏极、像素电极,所述数据线与所述源极相连,所述漏极与所述像素电极相连,所述源极、漏极和像素电极之间依次形成有第一绝缘层、金属层、第二绝缘层,所述金属层通过金属层引线过孔与稳定电压信号线连接。
一种TFT阵列基板的制造方法,包括:在基板上形成栅线、栅极、栅绝缘层、半导体有源层、数据线、源极、漏极、像素电极,还包括:在所述源极、漏极和像素电极之间依次形成有第一绝缘层、金属层、第二绝缘层和金属层引线过孔。
一种显示装置,包括上述的TFT阵列基板。
本发明实施例提供的TFT阵列基板、TFT阵列基板制造方法及显示装置,在基板上形成的像素电极和源极、漏极之间形成有第一绝缘层、金属层、第二绝缘层,所述金属层与稳定电压信号线连接。由于像素电极和金属层之间的电压稳定,像素电极和金属层的耦合电容之间不会有充放电的过程,这样像素电极和金属层的耦合电容不会对像素电极的电压产生影响,这样也避免了现有技术中由于需要减小源极和像素电极之间的耦合电容需要缩小像素电极面积的问题。从而本发明实施例提供的TFT阵列基板可以减小TFT阵列基板上的耦合电容对像素电极电压的影响,也可以增大像素单元开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的TFT阵列基板沿TFT区域平行栅线方向的剖视图;
图2为本发明实施例提供的TFT阵列基板的制造方法。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种TFT阵列基板,如图1所示,图1为TFT阵列基板沿TFT区域平行于栅线方向的剖视图,其中图1中数据线、栅线未示出。下面以TN型TFT阵列基板为例具体说明,包括:基板10,形成于基板10上的栅线、栅极12,在形成有栅线、栅极12的基板上形成有栅绝缘层17,在栅绝缘层17上对应TFT区域形成有半导体有源层18,在形成有栅线、栅极12、栅绝缘层17和半导体有源层18的基板上形成有数据线、源极14、漏极15、像素电极16。所述源极14、漏极15和像素电极16之间形成有金属层20。为了保证所述源极14、漏极15和所述金属层20绝缘,所述源极14、漏极15和所述金属层20之间形成有第一绝缘层19。为了保证所述金属层20和所述像素电极16绝缘,所述金属层20和所述像素电极16之间形成第二绝缘层21。其中,所述数据线与所述源极14相连,所述像素电极16通过过孔22与漏极15相连。
为了在增大开口率的情况下,同时减小耦合电容对所述像素电极16电压的影响,所述金属层20可以通过金属层引线过孔23与稳定电压信号源连接,这样由于像素电极16的电压稳定不变,从而保证了所述像素电极16和所述金属层20之间的耦合电容无法产生充放电的过程,这样像素电极16和所述金属层20之间的耦合电容也无法对像素电极16的电压产生影响。
优选的,所述金属层20可以通过金属层引线过孔23连接到地线。
其中,金属层20可以是透明金属层,如氧化铟锡或氧化铟锌,采用透明金属层的TFT阵列基板可用于透射式的电子显示装置,如TFT LCD显示器。
当然,金属层20也可以是非透明金属层,具体可以钼、铝、铝镍合金、钼钨合金、铬、或铜等非透明金属的任一种,采用非透明金属层的TFT阵列基板可用于反射式的电子显示装置,如有源电子纸的显示装置。进一步的,由于在TFT阵列基板的源极14、漏极15上形成有非透明金属层,源极14和漏极15之间的TFT沟道区域也被遮盖,TFT沟道不会因为外界的光线产生漏电流而影响有源电子纸的图像显示,从而增强了有源电子纸的光反射率,提高显示效果。
上述实施例中以TN型TFT阵列基板为例,当然,本发明也适用于其他类型阵列基板,如FFS型、IPS型TFT阵列基板。
在基板上形成的像素电极和源极、漏极之间形成有第一绝缘层、金属层、第二绝缘层,所述金属层与稳定电压信号线连接。由于像素电极和金属层之间的电压稳定,像素电极和金属层的耦合电容之间不会有充放电的过程,这样像素电极和金属层的耦合电容不会对像素电极的电压产生影响,这样也避免了现有技术中由于需要减小源极和像素电极之间的耦合电容需要缩小像素电极面积的问题。从而本发明实施例提供的TFT阵列基板可以减小TFT阵列基板上的耦合电容对像素电极电压的影响,也可以增大像素单元开口率。
本发明实施例提供的TFT阵列基板的制造方法,如图2所示,下面以TN型TFT阵列基板的四次掩膜工艺为例进行具体说明,包括:
S201、在基板上依次形成栅金属层薄膜,通过构图工艺,形成栅线、栅极。
具体包括:在基板上利用磁控溅射工艺沉积一层至栅金属层薄膜,金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料薄膜的组合结构。然后,采用掩模板通过曝光、显影、刻蚀、剥离的构图工艺处理,在基板上形成多条平行的栅线和与栅线相连的栅极。上述形成栅线、栅极的过程为第一次掩膜工艺。
S202、然后在形成有栅线、栅极的基板上形成栅绝缘层薄膜、半导体有源层薄膜、数据金属层薄膜,通过构图工艺形成栅绝缘层、半导体有源层和源极、漏极。
具体包括:利用化学汽相沉积法(Plasma Enhanced ChemicalVapor Deposition,PECVD)在栅线11、栅极12上沉积厚度为至的栅极绝缘层,栅绝缘层的材料通常是氮化硅,也可以使用氧化硅和氮氧化硅等。然后,可以通过溅射方法连续沉积厚度为金属氧化物薄膜作为半导体有源层薄膜。最后可以采用磁控溅射工艺沉积一层至数据金属层薄膜。
在形成栅绝缘层薄膜、半导体有源层薄膜、数据金属层薄膜的基板上形成光刻胶,利用灰色调掩摸板或半透式掩摸板对光刻胶进行曝光,显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域。其中,在由栅线和数据线围成的一个像素单元中,光刻胶完全保留区域对应数据线、源极、漏极,光刻胶半保留区域对应源极和漏极之间的沟道区域,光刻胶完全去除区域对应像素单元中的光刻胶完全保留区域和光刻胶半保留区域之外的区域。利用刻蚀工艺刻蚀掉光刻胶完全去除区域的数据金属层薄膜和半导体有源层薄膜;利用等离子灰化工艺再去除掉光刻胶半保留区域的光刻胶,露出光刻胶半保留区域的数据金属层薄膜,利用刻蚀工艺刻蚀掉光刻胶半保留区域的数据金属层薄膜和部分半导体有源层薄膜,形成TFT沟道;然后剥离光刻胶完全保留区域的光刻胶,形成数据线,源极、漏极。上述形成栅绝缘层、半导体有源层和源极、漏极的过程为第二次掩膜工艺。
S203、在形成上述源极、漏极的基板上依次形成第一绝缘层薄膜、金属层薄膜、第二绝缘层薄膜,通过构图工艺,形成第一绝缘层、金属层、第二绝缘层和金属层引线过孔。
具体形成过程为:在形成第一绝缘层薄膜、金属层薄膜、第二绝缘层薄膜的基板上形成光刻胶,然后对光刻胶曝光显影后形成光刻胶完全保留区域和光刻胶完全去除区域,光刻胶完全去除区域包括:漏极和像素电极连接的过孔和金属层连接到外部稳定信号源的金属层引线过孔;光刻胶完全去除区域包括由栅线和数据线组成的像素单元内除光刻胶完全去除区域之外的区域。然后对光刻胶完全去除区域进行刻蚀,刻蚀完成后剥离光刻胶完全保留区域的光刻胶,从而形成漏极和像素电极连接的过孔、金属层引线过孔、第一绝缘层、金属层、第二绝缘层。上述形成漏极和像素电极连接的过孔、金属层引线过孔、第一绝缘层、金属层、第二绝缘层的过程为第三次掩膜工艺。
上述的金属层具体可以是透明金属层,如氧化铟锡或氧化铟锌,采用透明金属层的TFT阵列基板可用于透射式的电子显示装置,如TFT LCD显示器。
当然,金属层也可以是非透明金属层,具体可以钼、铝、铝镍合金、钼钨合金、铬、或铜等非透明金属的任一种,采用非透明金属层的TFT阵列基板可用于反射式的电子显示装置,如有源电子纸的显示装置。进一步的,由于在TFT阵列基板的源极、漏极上形成有非透明金属层,源极和漏极之间的TFT沟道区域也被遮盖,TFT沟道不会因为外界的光线产生漏电流而影响有源电子纸的图像显示,从而可以增强有源电子纸的光反射率,提高显示效果。
所述金属层具体可以通过金属层引线过孔与某一稳定电压信号连接,如+5v电压。优选的,金属层可以通过金属层引线过孔直接与地线连接。
S204、在第二绝缘层上形成像素电极层薄膜,通过构图工艺,形成像素电极。
具体包括:在第二绝缘层上形成像素电极,像素电极具体材料可以是氧化铟锡或氧化铟锌。然后通过像素电极掩模板,曝光显影、刻蚀和剥离光刻胶等工艺形成像素电极。上述形成像素电极的过程为第四次掩膜工艺。
上述的构图工艺,具体包括有:涂布光刻胶,曝光、显影、刻蚀和剥离光刻胶等工艺。
本TFT阵列基板的制造方法实施例是以四次掩膜工艺为例进行具体说明的,当然对于五次掩膜工艺也是可以实现的,同样是需要在形成连接漏极和像素电极过孔的工艺过程中形成第一绝缘层、金属层和第二金属层及金属层引线过孔。对于其他的掩膜工艺,当然也需要在实现形成连接漏极和像素电极过孔的工艺过程中形成第一绝缘层、金属层和第二金属层及金属层引线过孔。或者也可以单独在源极、漏极和像素电极之间采用一次掩膜工艺形成第一绝缘层、金属层、第二金属层及金属层引线过孔。本发明在此不作具体限定。
上述实施例中以TN型TFT阵列基板为例,当然,本发明也适用于其他类型阵列基板,如FFS型、IPS型TFT阵列基板。
本发明实施例提供的TFT阵列基板的制造方法,在像素电极和源极、漏极之间形成第一绝缘层、金属层和第二绝缘层,所述金属层可以通过金属层引线过孔与稳定电压信号线连接。由于通过上述的TFT阵列基板的制造方法形成的TFT阵列基板,源极和像素电极之间设有一层连接到稳定电压源的金属层,这样像素电极和金属层的耦合电容之间不会有充放电的过程,这样像素电极和金属层的耦合电容不会对像素电极的电压产生影响,这样也避免了现有技术中由于需要减小源极和像素电极之间的耦合电容需要缩小像素电极面积的问题。从而本发明实施例提供的TFT阵列基板可以减小TFT阵列基板上的耦合电容对像素电极电压的影响,也可以增大像素单元开口率。
本发明实施例还提供了一种包括上述TFT阵列基板的显示装置,该显示装置具体可以使TFT液晶显示装置,也可以是反射式的有源电子纸显示装置,具体的结构在此不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种TFT阵列基板,包括:基板,形成于基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极、漏极、像素电极,所述源极和漏极同层,所述数据线与所述源极相连,所述漏极与所述像素电极相连,其特征在于,所述源极、漏极所在层和所述像素电极之间依次形成有第一绝缘层、金属层、第二绝缘层,所述金属层通过金属层引线过孔与稳定电压信号线连接。
2.根据权利要求1所述的基板,其特征在于,所述金属层为透明金属层或非透明金属层。
3.根据权利要求1所述的基板,其特征在于,所述稳定电压信号线为地线。
4.一种TFT阵列基板的制造方法,包括:在基板上形成栅线、栅极、栅绝缘层、半导体有源层、数据线、源极、漏极、像素电极,所述源极和漏极同层形成,其特征在于,还包括:在所述源极、漏极所在层和所述像素电极之间依次形成有第一绝缘层、金属层、第二绝缘层和金属层引线过孔。
5.根据权利要求4所述的方法,其特征在于,所述在所述源极、漏极和像素电极之间形成有第一绝缘层、金属层和第二绝缘层包括:
在形成有栅线、栅极、栅绝缘层、半导体有源层、数据线、源极、漏极的基板上,通过构图工艺形成所述漏极和像素电极连接的过孔、所述金属层引线过孔、第一绝缘层、金属层、第二绝缘层。
6.一种显示装置,其特征在于,包括权利要求1-3任一项所述的TFT阵列基板。
7.根据权利要求6所述的装置,其特征在于,所述装置具体为TFT液晶显示装置。
8.根据权利要求6所述的装置,其特征在于,所述装置具体为反射式电子纸显示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210057623.3A CN102654702B (zh) | 2012-03-06 | 2012-03-06 | Tft阵列基板、tft阵列基板制造方法及显示装置 |
US14/126,653 US9276015B2 (en) | 2012-03-06 | 2012-12-07 | TFT array substrate with metal layer between source electrode and pixel electrode |
PCT/CN2012/086216 WO2013131390A1 (zh) | 2012-03-06 | 2012-12-07 | Tft阵列基板及其制造方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210057623.3A CN102654702B (zh) | 2012-03-06 | 2012-03-06 | Tft阵列基板、tft阵列基板制造方法及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102654702A CN102654702A (zh) | 2012-09-05 |
CN102654702B true CN102654702B (zh) | 2014-07-02 |
Family
ID=46730341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210057623.3A Active CN102654702B (zh) | 2012-03-06 | 2012-03-06 | Tft阵列基板、tft阵列基板制造方法及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9276015B2 (zh) |
CN (1) | CN102654702B (zh) |
WO (1) | WO2013131390A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102654702B (zh) * | 2012-03-06 | 2014-07-02 | 京东方科技集团股份有限公司 | Tft阵列基板、tft阵列基板制造方法及显示装置 |
CN204314580U (zh) * | 2015-01-08 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种像素结构、阵列基板、显示面板和显示装置 |
CN204964955U (zh) * | 2015-07-28 | 2016-01-13 | 合肥鑫晟光电科技有限公司 | 电连接结构、阵列基板和显示装置 |
CN108646488A (zh) * | 2018-05-18 | 2018-10-12 | 信利半导体有限公司 | 一种液晶显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08338998A (ja) * | 1995-06-13 | 1996-12-24 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方 法 |
CN101114087A (zh) * | 2006-07-25 | 2008-01-30 | 奇美电子股份有限公司 | 薄膜晶体管基板及其制造方法以及在液晶显示面板中的应用 |
CN101325201A (zh) * | 2007-06-13 | 2008-12-17 | 北京京东方光电科技有限公司 | 一种透明薄膜晶体管的阵列基板结构及其制造方法 |
KR20110069378A (ko) * | 2009-12-17 | 2011-06-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100586241B1 (ko) * | 2000-10-28 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 및 제조방법 |
KR101894328B1 (ko) * | 2011-10-06 | 2018-09-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
CN102654702B (zh) | 2012-03-06 | 2014-07-02 | 京东方科技集团股份有限公司 | Tft阵列基板、tft阵列基板制造方法及显示装置 |
-
2012
- 2012-03-06 CN CN201210057623.3A patent/CN102654702B/zh active Active
- 2012-12-07 WO PCT/CN2012/086216 patent/WO2013131390A1/zh active Application Filing
- 2012-12-07 US US14/126,653 patent/US9276015B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08338998A (ja) * | 1995-06-13 | 1996-12-24 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方 法 |
CN101114087A (zh) * | 2006-07-25 | 2008-01-30 | 奇美电子股份有限公司 | 薄膜晶体管基板及其制造方法以及在液晶显示面板中的应用 |
CN101325201A (zh) * | 2007-06-13 | 2008-12-17 | 北京京东方光电科技有限公司 | 一种透明薄膜晶体管的阵列基板结构及其制造方法 |
KR20110069378A (ko) * | 2009-12-17 | 2011-06-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN102654702A (zh) | 2012-09-05 |
US9276015B2 (en) | 2016-03-01 |
WO2013131390A1 (zh) | 2013-09-12 |
US20140103348A1 (en) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
US9748286B2 (en) | Thin film transistor substrate having metal oxide semiconductor and manufacturing the same | |
US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
EP2741135A1 (en) | Tft-lcd array substrate | |
US9711544B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
EP3054483A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
US20070200984A1 (en) | Reflection type liquid crystal display device and method of manufacturing the same | |
US9673229B2 (en) | Array substrate, method for manufacturing the same and display apparatus | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
EP2991121A1 (en) | Array substrate, method for manufacturing array substrate and display device | |
CN102890378A (zh) | 一种阵列基板及其制造方法 | |
CN102654702B (zh) | Tft阵列基板、tft阵列基板制造方法及显示装置 | |
CN103293776A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN101840117B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
CN108305879B (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
CN103048840A (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
US7901951B2 (en) | Thin film transistor array substrate and method for fabricating same | |
CN102655117B (zh) | 阵列基板及制造方法、显示装置 | |
CN103456747A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |