CN102646653A - 散热器及其制造方法 - Google Patents

散热器及其制造方法 Download PDF

Info

Publication number
CN102646653A
CN102646653A CN2011102256061A CN201110225606A CN102646653A CN 102646653 A CN102646653 A CN 102646653A CN 2011102256061 A CN2011102256061 A CN 2011102256061A CN 201110225606 A CN201110225606 A CN 201110225606A CN 102646653 A CN102646653 A CN 102646653A
Authority
CN
China
Prior art keywords
duplexer
conductor
semiconductor element
radiator
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102256061A
Other languages
English (en)
Inventor
北岛宽规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN102646653A publication Critical patent/CN102646653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及散热器及其制造方法。本发明提供具有高的冷却性能，能够使外层成为兼作用于向半导体元件施加电压的电极的结构的散热器及其制造方法。散热器(100)具备设置在制冷剂循环用流路(9a)上的层叠体(12)，层叠体12具备：由金属形成的，内侧为流路(9a)的管体(9)；在管体(9)的外侧形成的绝缘层(10)；形成于绝缘层(10)的外侧，表面上具有接合冷却对象的半导体元件的电极，例如接合发射极1b的接合面即上表面(11a)的导体(11)。

Description

散热器及其制造方法
技术领域
本发明涉及用于冷却半导体元件的散热器及其制造方法。
背景技术
以往，为了使半导体元件的工作稳定，提出了各种散热器(例如，参见专利文献1)。
专利文献1所公开的散热器在由铜构成的散热器主体的内部空间中，配置了由铜构成的具有多个制冷剂通孔的多孔体。在散热器主体的表面上安装有半导体元件，通过使制冷剂从多孔体的制冷剂通孔的一端穿过到另一端，来将从半导体元件经由散热器主体传递到多孔体的热量释放到通过制冷剂通孔的制冷剂中。制冷剂通孔数越多，多孔体与制冷剂的接触面积越大，散热量增加从而提高散热效率。
专利文献1：日本特开2006-165165号公报
但是，根据以往的散热器，在将半导体元件与散热器主体直接接合的情况下，为了使半导体元件的电极与流过散热器的制冷剂无法导通，作为半导体元件，局限于在与半导体元件的接合面相反一侧具有电极。
发明内容
因此，本发明的目的在于提供一种具有高的冷却性能，能够使外层成为兼作为用于向半导体元件施加电压的电极的结构的散热器及其制造方法。
为了达到上述目的，本发明的一个方案提供以下的散热器及其制造方法。
(1)一种散热器，具备设置在制冷剂循环用流路上的层叠体，所述层叠体具备：由金属形成的，且内侧成为所述流路的管体；在所述管体的外侧形成的绝缘层；形成于所述绝缘层的外侧，表面上具有接合冷却对象的半导体元件的电极的接合面的导体。
在上述构成中，来源于半导体元件的发热传递到导体的接合面，进一步经由绝缘层传递到管体，释放到流过管体流路的制冷剂中。此外，来源于半导体元件的发热从导体的周围传递到管体，通过使用焊锡等将半导体元件的电极直接接合在导体的接合面上，能够得到高的冷却性能。并且，由于导体与管体通过绝缘层而电绝缘，半导体元件的电极与流过管体的制冷剂无法导通，保证了安全性。即，能够使外层即导体成为兼作电极的结构。
(2)上述(1)记载的散热器，其还具备设置在所述导体的表面上，经由所述导体与所述半导体元件电连接的电极体。
(3)上述(1)或者(2)记载的散热器，所述层叠体是并列配置的多个所述层叠体。
(4)上述(3)记载的散热器，所述多个层叠体在对置的一对所述导体的表面上具有所述接合面。
(5)上述(3)所述的散热器，所述多个层叠体在设置于所述导体的同一方向上的表面上，具有多个所述接合面。
(6)上述(1)至(5)任何一项记载的散热器，所述层叠体具有沿长度方向设置的相互电绝缘的多个所述导体。
(7)上述(1)至(5)任何一项记载的散热器，所述层叠体具有设置在所述导体的同一个面上的相互电绝缘的多个导体区域，所述多个导体区域分别具有所述接合面。
(8)上述(1)至(7)任何一项记载的散热器，所述管体是内表面带沟管。
(9)上述(1)至(8)任何一项记载的散热器，所述层叠体具备：沿着多个所述流路形成的多个所述管体；在所述多个管体的外侧形成的单个所述绝缘层；以及在所述单个绝缘层的外侧形成的所述导体。
(10)上述(1)至(8)任何一项记载的散热器，所述层叠体具备：具有多个所述流路的单个所述管体；在所述单个管体的外侧形成的单个所述绝缘层；以及在所述单个绝缘层的外侧形成的单个所述导体。
(11)一种散热器的制造方法，其包含以下工序：经拉拔工序形成长条状的层叠体的工序，所述层叠体具备：由金属形成的，且内侧成为所述流路的管体；在所述管体的外侧形成的绝缘层；以及在所述绝缘层的外侧形成的导体；除去所述导体的一部分的工序，切断所述长条状的所述层叠体的工序。
上述绝缘层可以由氧化镁等陶瓷形成。此外，优选上述导体具有矩形截面，接合面为平面。上述半导体元件可以为施加有200V以上的高电压，或者流过300A以上的大电流的功率半导体元件。
在上述散热器具有多个层叠体的情况下，可以通过金属构成的连结管来将多个层叠体的管体串联连接。管体与连结管的连接优选钎焊或者锡焊。
在上述层叠体具有多个流路的情况下，多个流路既可以为串联连接，也可为设置在分支部与合流部之间的多个流路。
本发明的效果如下，根据本发明，能够做成具有高的冷却性能，使外层成为兼作为用于向半导体元件施加电压的电极的结构。
附图说明
图1是表示本发明第一实施方式的散热器的概略结构的截面图。
图2A是表示本发明第二实施方式的散热器的概略结构的俯视图。
图2B是表示图2A的A-A线截面图。
图2C是表示本发明第二实施方式的***的等效电路图。
图3A是表示本发明第三实施方式的散热器的概略结构的截面图。
图3B是表示本发明第三实施方式的***的等效电路图。
图4是表示本发明第四实施方式的散热器的概略结构的截面图。
图5A是表示本发明第五实施方式的散热器的概略结构的截面图。
图5B是表示本发明第五实施方式的***的等效电路图。
图6是表示本发明第六实施方式的散热器的概略结构的俯视图。
图7是表示本发明第七实施方式的散热器的概略结构的俯视图。
图8是示意性表示第七实施方式的导体除去工序的流程图。
图9是表示本发明第八实施方式的散热器的概略结构的截面图。
图10是表示本发明第九实施方式的散热器的层叠体的截面图。
图11A是表示本发明第十实施方式的散热器的概略结构的截面图。
图11B是表示本发明第十实施方式的***的流路***的图。
图11C是表示本发明第十实施方式的***的另一种流路***的图。
图12是表示本发明第十一实施方式的散热器的概略结构的截面图。
图13是表示本发明第十二实施方式的散热器的概略结构的立体图。
符号的说明
1，1A-1D，1D1-1D4-半导体元件、1a-集电极、1b-发射极、1c-栅极、1d-阴极、1e-阳极、2-焊锡、6-外壳、7，7A-7C-电极体、9-管体、9a-流路、9b-配管材、10-绝缘层、11，11A-11E-导体、11a-上表面、11b-下表面、11c，11d-侧面、11e-导体区域、12，12A-12C-层叠体、13，13A-13C-配管材、14-连结体、14a-大直径部、14b-小直径部、14c-流路、15-突起、16-管体、16a-沟、17-管体、17a-流路、18a，18b-配线、18c-焊丝、19-配管、19a-分支部、19b-合流部、20-直流电源、21-泵、22-散热器、23-冷却风扇、100-散热器
具体实施方式
下面，参照附图来说明本发明的实施方式。另外，在各图中，对于实质上具有相同功能的构成要素标注了相同的符号，省略了其重复的说明。
实施方式的散热器，在具备设置在制冷剂循环用流路上的层叠体的散热器中，所述层叠体具备：由金属形成，内侧成为所述流路的管体；在所述管体的外侧形成的绝缘层；在所述绝缘层的外侧形成，表面上具有接合冷却对象的半导体元件的电极的接合面的导体。
在上述结构中，来源于半导体元件的发热传递到导体的接合面，接着经由绝缘层传递到管体，释放到流过管体的流路的制冷剂中。此外，来源于半导体元件的发热从导体的周围传递到管体，通过使用焊锡等将半导体元件的电极直接接合在导体的接合面上，能够获得高的冷却性能。并且，由于导体与管体通过绝缘层被电绝缘，半导体元件的电极与流过管体的制冷剂无法导通，确保了安全性。即，能够使外层即导体成为兼作电极的结构。
第一实施方式
图1是表示本发明的第一实施方式的散热器的概略结构的截面图。
该散热器100的结构为具有设在制冷剂循环用流路9a上的层叠体12、以及与层叠体12的表面电连接的电极体7，通过作为接合剂的焊锡2将冷却对象的半导体元件1接合在层叠体12的表面上。作为制冷剂，例如使用冷水。另外，半导体元件1与层叠体12的接合中，并不局限于使用焊锡2，也可以使用银膏等导电性粘接剂，还可以使用超音波焊接、常温接合(在真空中压接原子级别洁净的接合面的方法)等不使用接合剂的其他接合方法。存在由于不使用接合剂而能进一步提高导热性的情况。
首先，说明层叠体。
层叠体12具备内侧成为流路9a的管体9、在管体9的外侧形成的绝缘层10、以及在绝缘层10的外侧形成的导体11。管体9、绝缘层10及导体11为一体成形。
管体9具有矩形截面(例如，正方形截面)。管体9的厚度，越薄导热性越好。考虑加工性，安装性等来决定管体9的厚度。在本实施方式中，管体9的厚度为例如1mm～7mm。流路9a为正方形，其一边的尺寸为例如4mm～20mm。从导热性以及导电性的观点出发，管体9虽然由例如铜或者铜合金形成，但也可以为其他的金属。
绝缘层10的厚度，虽然越薄导热性能越高，但是由施加在半导体元件1上的电压、流过管体9及导体11的电流来决定。绝缘层10的厚度为例如1mm～4mm。从电绝缘性及耐热性的观点出发，绝缘层10由例如氧化镁等陶瓷形成，但也可为其他绝缘材料。即，绝缘层10的材料并不局限为氧化镁，根据半导体元件的安装方法(包含温度条件)等，也可以使用其他的陶瓷、耐热性树脂等。通过使用陶瓷作为绝缘层10的材料，在半导体元件1的焊锡接合时，即使接合部处于高温也很少会产生绝缘层10的劣化、损坏。
导体11具有由上表面11a、下表面11b、侧面11c、11d构成的矩形截面(例如，正方形截面)。在本实施方式中，上表面11a包含接合半导体元件1的接合面。导体11的厚度，虽然越薄导热性越高，但根据施加在半导体元件1上的电压及流过导体11的电流来决定。导体11的厚度为例如0.5mm～3mm。此外，导体11外形的一边的尺寸为例如7mm～35mm。成为导体11的接合面的面的尺寸根据冷却对象的半导体元件的尺寸或者电极的尺寸来决定。为了使半导体元件1易于接合，导体11的接合有半导体元件1的上表面(接合面)11a为平面。因此，接合面以外的面也可是弯曲的。从导热性及导电性的观点出发，导体11由例如铜或者铜合金形成，但也可以为其他的金属。
其次，说明电极体。
电极体7具有例如L字形状的截面。从导电性的观点出发，电极体由例如铜或者铜合金形成，但也可为其他的金属。电极体7通过锡焊、钎焊、超声波焊接等接合在导体11的表面，在本实施方式中为侧面11c上，经由导体11与半导体元件1电连接。电极体7的安装面并不局限为导体11的侧面11c，也可以是下表面11b、另一个侧面11d、上表面11a的接合半导体元件1的区域以外的区域。电极体7的形状也不局限为截面L字状，既可为平面状，也可为其他形状。
接着，说明半导体元件。
作为半导体元件1，虽然可以将例如绝缘栅双极型晶体管(IGBT：InsulatedGate Bipolar Transistor)、功率金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)、双极型静电感应晶体管(BSIT：Bipolar-Mode Static Induction Transistor)等额定电压在200V以上，额定电流在300A以上的功率半导体元件、激光二极管等作为冷却对象，但并不局限于此。例如，本实施方式使用规格为额定电压200V、额定电流300A的IGBT。IGBT半导体元件1具备位于上表面的集电极1a、位于下表面的发射极1b以及位于侧面的栅极1c。半导体元件1的集电极1a经由金属线(省略图示)与直流电源的正极连接，发射极电极1b经由金属线(省略图示)、电极体7、导体11及焊锡2与直流电源的负极连接。IGBT半导体元件1的尺寸，例如为15mm×30mm左右。
半导体元件1的集电极1a经由配线与直流电源的正极连接。半导体元件1的发射极1b经由焊锡2、层叠体12的导体11、电极体7、配线与直流电源的负极连接。通过向栅极1c输入控制信号来使半导体元件1工作。
接着，说明层叠体的制造方法。
下面，对层叠体12的制造方法的一个例子进行说明。本实施方式进行以下这样的拉拔工序来进行制造。首先，准备具有规定外径及壁厚的圆形截面的导体、管体、以及将氧化镁粉末成型成规定的外形及壁厚的筒体而得到的绝缘体，通过将绝缘体与筒体同心状地***导体内来形成层叠体。
接着，在该层叠体的管体的空心部***芯棒的状态下，通过拉模进行拉拔加工后，再进行退火，其中，该拉模的孔形为四边形各边的中央部稍稍向外侧***的形状。通过这样，层叠体(中间体)就具有了四边形各边中央部向外侧稍稍***的截面形状。
接着，在空心部***芯棒的状态下，使该层叠体(中间体)通过具有与产品尺寸相同的四边形的孔形的拉模进行拉拔加工。通过这样，就可以得到具有如图1所示的截面形状的层叠体12。之后，通过退火，得到例如60m以上的长尺寸成品。之后，切割成需要的长度。
另外，在上述制造方法的说明中，通过了两次拉拔加工来成形，但是也可增加拉拔加工与退火的次数。此外，在上述制造方法的说明中，在管体的空心部***芯棒来进行拉拔加工，但不放入芯棒进行加工也没有问题，如果不放入芯棒，可以拉拔加工成卷状，容易得到长尺寸成品。
下面，说明散热器的工作。
半导体元件1因工作而发热。来源于半导体元件1的发热传递到导体11的接合面即上表面11a，接着经由绝缘层10传递到管体9，释放到流过管体9的流路9a的制冷剂中。此外，来源于半导体元件1的发热从导体11的周围传递到管体9，由于使用了焊锡2将半导体元件1的发射极1b直接接合在导体11的接合面即上表面11a上，能够得到高的冷却性能。并且，由于导体11与管体9通过绝缘层10而电绝缘，因而半导体元件1的发射极1b与流过管体9的制冷剂无法导通，保证了安全性。即，能够使导体11成为兼作电极的结构。制冷剂流过流路9a，在通过由泵、散热片、风扇等构成的散热部(省略图示)、制冷机(省略图示)时，制冷剂所保持的热量被释放到空气中。
第一实施方式的效果如下。
根据本实施方式，达到了以下效果。
(a)层叠体12能够通过拉拔工序容易使各层成为一体的结构，且可以加工成60m以上的长尺寸，所以只需将长尺寸材料切割成规定的长度，就能够廉价地制造本散热器。
(b)因为管体9与导体11由绝缘层10绝缘，高电压不可能施加到作为制冷剂的水上。这样，只需将层叠体12作为散热器兼电极使用，就不必向以往的结构那样设置对绝缘特别注意的结构。
第二实施方式
图2A是表示本发明的第一实施方式的散热器的概略构成的俯视图。图2B是图2A的A-A线截面图。另外，在图2A、图2B中，省略了半导体元件1A的栅极1c的图示(以下的图相同)。
本实施方式将一对层叠体12A、12B并列配置，将两个半导体元件1A、1B配置在一对层叠体12A、12B之间。在本实施方式的情况下，层叠体12A的导体11的侧面11d相当于接合面，层叠体12B的导体11的侧面11c相当于接合面。
本实施方式的散热器的结构为具备：并列配置的一对层叠体12A、12B，分别连接在一对层叠体12A、12B的一个的端部的一对配管材13A、13B，两端部连接在一对层叠体12A、12B的另一个端部之间的圆弧状配管材13C，与一对层叠体12A、12B的导体11连接的一对电极体7A、7B。层叠体12A、12B、配管材13A、13B的一部分、配管材13C、以及一对电极体7A、7B容纳在外壳6中。
外壳6由例如树脂等绝缘性材料形成。外壳6为例如能够分离成上外壳和下外壳的结构，可以将层叠体12A、12B、配管材13A、13B、13C、电极体7A、7B容纳在下外壳里后，再将上外壳安装到下外壳上。
半导体元件1A为例如IGBT，在上表面具备集电极1a、在下表面具备发射极1b，在侧面具备栅极(省略图示)。半导体元件1B为例如续流二极管(FWD：Free Wheel Diode)，在上表面具备阴极1d、在下表面具备阳极1e。IGBT即半导体元件1A的集电极1a通过焊锡2连接到层叠体12A的导体11上，半导体元件1A的发射极1b通过焊锡2连接到层叠体12B的导体11上。FWD即半导体元件1B的阴极1d通过焊锡2连接到层叠体12A的导体11上，半导体元件1B的阳极1e通过焊锡2连接到层叠体12B的导体11上。
在露出于层叠体12A、12B的一边端面的管体9上连接有配管材13A、13B，在露出于层叠体12A、12B的另一边端面的管体9上连接有配管材13C。通过这样，制冷剂通过配管材13A、层叠体12A、配管材13C、层叠体12B以及配管材13B循环。还有，实际情况中设置了信号线、定位机构等来构成***，但由于着眼于散热器，省略了图示(以下的图也同样)。
配管材13A、13B、13C具有与管体9的流路9a相同大小的矩形截面流路9a。配管材13A、13B、13C由例如铜或者铜合金形成。配管材13通过银焊料(銀ろう)等焊料与管体9连接。由于通过银焊料来连接，提高了对于漏水的可靠性。
图2C是第二实施方式的***的等效电路图。如图2C所示，IGBT即半导体元件1A的集电极1a及FWD即半导体元件1B的阴极1d经由焊锡2、层叠体12A的导体11、电极体7A以及配线18a与直流电源20的正极相连接。IGBT即半导体元件1A的发射极1b及FWD即半导体元件1B的阴极1d经由焊锡2、层叠体12B的导体11、电极体7B以及配线18b与直流电源20的负极相连接。通过向栅极(省略图示)输入控制信号来使半导体元件1A工作。
第二实施方式的效果如下。
根据第二实施方式，达到了以下的效果。
(a)只要事先使用熔点比半导体元件1的焊锡接合时的温度还要高的焊料将配管材13接合，即使在锡焊半导体元件1的时候也不会破坏配管材13的接合，能够稳定地制造。
(b)并且，只要通过相同的焊锡材料来接合配管材13及半导体元件1，就可以集中在一起接合，能够更加廉价地制造。
(c)此外，能够只将半导体元件1与导体11接合的部分作为焊锡接合部，与现有技术相比，提高了对于焊接裂缝的可靠性。
(d)因为不需要在散热路径上使用传热脂，在提高冷却性能的同时提高了组装的稳定性。
(e)与以往的结构相比较，还可以使散热路径变简单、变短，可以提高性能。
第三实施方式
图3A是表示本发明的第三实施方式的散热器的概略结构的截面图。
在第二实施方式中，在一对层叠体12A、12B之间配置了半导体元件1A、1B，但本实施方式在一个层叠体12A的上表面11a上配置了半导体元件1A，在另一个层叠体12B的上表面11a上配置了半导体元件1B。即，在第二实施方式中，半导体元件1A、1B的上下两面都有散热路径，但在本实施方式中，仅在半导体元件1D1、1D2的下表面有散热路径。另外，在图3A中，标号18c是接合丝(焊丝)。
图3B是第三实施方式的***的等效电路图。如图3B所示，半导体元件1D1、1D2是例如将IGBT与FWD集成为1个芯片而得到的，半导体元件1D1的集电极1a经由焊锡2、层叠体12A的导体11、电极体7A以及配线18a与直流电源20的正极相连接。此外，半导体元件1D1的发射极1b经由接合丝18c与半导体元件1D2的集电极1a相连接。半导体元件1D2的发射极1b经由焊锡2、层叠体12B的导体11、电极体7B以及配线18b与直流电源20的负极相连接。即，半导体元件1D1、1D2为串联连接。
与第一实施方式相比较，第三实施方式虽然在冷却性能上存在缺点，但将层叠体12用于冷却以及施加电压的用途这一点，与第二实施方式相同，至于效果，也可以取得与第二实施方式相同的效果。
第四实施方式
图4是表示本发明的第四实施方式的散热器的概略结构的截面图。在第三实施方式中，在一对层叠体12A、12B的上表面分别配置有半导体元件1A、1B，本实施方式是以横跨一对层叠体12A、12B的方式配置了半导体元件1C。
本实施方式的半导体元件1C在下表面具有集电极1a及发射极1b。
如图2所示那样的半导体元件1A、1B的两面都具有电极1a、1b、1d、1e的情况，以及如本实施方式这样的仅半导体元件1C的下表面有电极1a、1b的情况，可以根据半导体元件电极的位置，将半导体元件的单面或者上下两面作为冷却对象。
并且，也可以利用外层即导体11与管体9绝缘这一特点，与电极位置无关地将层叠体12设置在半导体元件1的任意一面而有效地进行冷却。例如，层叠体12也可以不兼备施加电压的功能。
第五实施方式
图5A是表示本发明的第五实施方式的散热器的概略结构的截面图。本实施方式并列配置了三个层叠体12A、12B、13C，在层叠体12A、12B、13C之间配置了两个半导体元件1A、1B。
在图5A中，本实施方式在位于左边的层叠体12A与位于中央的层叠体12B之间配置了IGBT即半导体元件1A，在位于中央的层叠体12B与位于右边的层叠体12C之间配置了FWD即半导体元件1B。
IGBT即半导体元件1A的集电极1a通过焊锡2与位于左边的层叠体12A的导体11相连接，半导体元件1A的发射极1b通过焊锡2与位于中央的层叠体12B的导体11相连接。
FWD即半导体元件1B的阳极1e通过焊锡2与位于中央的层叠体12B的导体11相连接，半导体元件1B的阴极1d通过焊锡2与位于右边的层叠体12C的导体11相连接。
图5B是第五实施方式的***的等效电路图。IGBT即半导体元件1A的集电极1a经由焊锡2、层叠体12A的导体11、电极体7A以及配线18a与直流电源20的正极相连接。半导体元件1A的发射极1b经由焊锡2、层叠体12B的导体11、电极体7B以及配线18b与直流电源20的负极相连接。
FWD即半导体元件1B的阴极1d经由焊锡2、层叠体12C的导体11、电极体7C以及配线18a与直流电源20的正极相连接。半导体元件1B的阳极1e经由焊锡2、层叠体12B的导体11、电极体7B以及配线18b与直流电源20的负极相连接。
第五实施方式的效果如下。
根据第五实施方式，形成了半导体元件的电路，且元件彼此之间为电极导通的电路的情况下，中央的层叠体12B能够兼作半导体元件1A、1B的电极。
另外，在本实施方式中，对使用了两个半导体元件1的情况进行了说明，但本实施方式也可以应用在使用了三个以上半导体元件1的情况。
第六实施方式
图6是表示本发明的第六实施方式的散热器的概略结构的俯视图。另外，在图6中省略了电极体、外壳以及配管材。本实施方式将两组并列配置的一对层叠体在长度方向上连结在一起。
如图2A所示，本实施方式将两组并列配置的一对层叠体12A、12B通过连结体14在长度方向上连结。在一对层叠体12A、12B之间，同第二实施方式一样配置有两个半导体元件1A、1B。与此前的实施方式相同，层叠体12与半导体元件1通过焊锡2接合。
连结体14具备大直径部14a和小直径部14b，沿轴向形成矩形截面的流路14c，其中大直径部14a具有比管体9的流路9a的内径大的外径，小直径部14b被设置在大直径部14a的两端，具有比管体9的流路9a的内径稍小的外径。将小直径部14b***管体9的流路9a中，通过使用了银焊料等的钎焊来将连结体14连结到层叠体12A上。
根据第六实施方式，实现了以下效果。
(a)可以应用在一组半导体元件1A、1B与另一组半导体元件1A、1B电绝缘的情况。
(b)只要事先使用熔点比半导体元件1的焊锡接合时的温度还要高的焊料来接合连结体14，在锡焊半导体元件1的时候，连结体14的接合就不会被破坏，能够稳定地制造。
(c)只要以相同的焊锡材料来接合连结体14以及半导体元件1，就可以集中在一起接合，能够更加廉价地制造。
第七实施方式
图7是表示本发明的第七实施方式的散热器的概略结构的俯视图。另外，在图7中省略了外壳及配管材的图示。本实施方式将并列配置的一对层叠体12A、12B的导体11在规定的位置部分地除去，在一对层叠体12A、12B的剩下的导体11之间，配置了多个半导体元件1，多个半导体元件为串联连接。
本实施方式中，各层叠体12A、12B具有沿长度方向设置的、互相电绝缘的多个导体11。即，层叠体12A具有互相电绝缘的多个导体11B、11D。层叠体12B具有互相电绝缘的多个11A、11C、11E。两个层叠体12A、12B并列配置，两个层叠体12A、12B之间配置了多个半导体元件1D(1D1～1D4)。
半导体元件1D1～1D4，采用例如将IGBT与FWD集成为1个芯片而得到的元件。
半导体元件1D1的集电极1a通过焊锡2与层叠体12B的导体11A连接，发射极1b通过焊锡2与层叠体12A的导体11B连接。
半导体元件1D2的集电极1a通过焊锡2与层叠体12A的导体11B连接，发射极1b通过焊锡2与层叠体12B的导体11C连接。
半导体元件1D3的集电极1a通过焊锡2与层叠体12B的导体11C连接，发射极1b通过焊锡2与层叠体12A的导体11D连接。
半导体元件1D4的集电极1a通过焊锡2与层叠体12A的导体11D连接，发射极1b通过焊锡2与层叠体12B的导体11E连接。
通过将半导体元件1D1～1D4像以上这样连接，半导体元件1D1～1D4被串联连接。此外，半导体元件1D1的集电极1a经由焊锡2、层叠体12B的导体11A。电极体7A以及配线与直流电源的正极相连接，半导体元件1D4的发射极1b经由焊锡2、层叠体12B的导体11E、电极体7B以及配线与直流电源的负极相连接。
图8是示意性表示导体除去工序的流程图。进行如第一实施方式所说明的拉拔工序，形成60m以上的长条状层叠体(长尺寸材料)(S1)。在这种情况下，长尺寸材料的形状既可以是卷状的形态也可以是棒状的形态。
接着，通过矫直机将长条状层叠体矫直(S2)。接着，通过机械加工机将导体11部分地除去(S3)。接着，通过切割机将层叠体切断成需要的长度(S4)。
上述步骤S2、S3、S4通过将拉拔加工机、矫直机、机械加工机、切割机配置成一列而在拉拔加工机、矫直机、机械加工机、切割机之间设置被加工材料的进给机构，可以连续加工被加工材料，可以廉价地制造散热器。另外，也可以在进行机械加工及切割的工序中使用加工中心。
第七实施方式的效果如下。
根据第七实施方式，可以实现以下效果。
(a)通过在规定的位置部分地除去层叠体12的外层导体部分，能够在任意的位置设置电绝缘部，可以由半导体元件1与部分除去后的层叠体12的组合来形成电路。
(b)因为层叠体12由拉拔加工可以成为长尺寸，所以事先准备符合全长的层叠体，通过除去规定的位置就可以实现本结构，可以廉价地制造。
还有，在本实施方式中，虽然绝缘层也与外层的导体一起被去除，但是也可以只除去导体而留下绝缘层。
第八实施方式
图9是表示本发明的第八实施方式的散热器的概略结构的截面图。本实施方式是图2表示的第二实施方式的变形例。
本实施方式在层叠体12A、12B的导体11的配置半导体元件1A、1B的面上，沿长度方向设置了一对突起15。一对突起15的间隔对应于半导体元件1A、1B的宽度。突起15既可以由切削加工等机械加工来形成，也可以在层叠体的拉拔加工时形成。用拉拔工序形成突起15时，将拉拔模具的截面形状做成带有突起的形状。此外，在用拉拔工序形成突起15的情况下，需要使半导体元件1A与半导体元件1B的宽度相同。
第八实施方式的效果如下。
根据第八实施方式，实现了以下效果。
(a)在用焊锡接合层叠体12与半导体元件1时，由于可以通过突起15来定位半导体元件1，可以容易地将半导体元件1固定在规定的位置。
(b)可以通过拉拔加工将具有突起15的层叠体12加工成长尺寸，因此不需要增加形成突起用的工序，可以廉价地得到具有突起15的层叠体12.
另外，突起的形状，不局限于图9的形状，可以通过任意设定拉拔模具的截面形状来加工出任意的形状。
第九实施方式
图10是表示本发明的第九实施方式的散热器的层叠体的截面图。虽然该图只表示了层叠体12，但与此前的实施方式一样，层叠体12与半导体元件相接合，层叠体12作为散热器兼电极使用。
本实施方式的层叠体12在管体16的内表面上形成有沟16a。沟16a具有例如螺旋状。沟16a可以在层叠体的拉拔工序中形成。
根据第九实施方式，实现以下效果。
(a)通过将内表面带沟管用作管体，提高了对于流路内制冷剂的热传递率，从而提高冷却性能。
(b)因为内表面带沟管被广泛使用在空调用热交换器等中，可以在不大幅增加成本的情况下应用。
(c)由于对于层叠体12的拉拔工序不会增加工序而能以相同的工序制造，因而不会增加成本。
第十实施方式
图11A是表示本发明的第十实施方式的散热器的概略结构的截面图。虽然该图只表示了层叠体12，但与此前的实施方式一样，层叠体12与半导体元件相接合，层叠体12作为散热器兼电极使用。
本实施方式中，层叠体12具备多个(本实施方式为四个)具有多个(本实施方式为四个)流路9a的管体9、在多个管体9的外侧形成的单个绝缘层10、以及在单个绝缘层10的外侧形成的导体11。
本实施方式通过例如在层叠体12的拉拔工序中，事先将多个管体9***到绝缘体的内侧来制造此种结构的层叠体12。
图11B是表示第十实施方式的***的流路***的图。该图表示了结构为以圆弧状的配管材9b连接层叠体12内的四个流路9a得到的直流***的情况。由泵21压送而来的制冷剂流过层叠体12内的流路9a、配管19。制冷剂所保持的热量由铝制散热片等散热器22散热。在散热器22中设置有冷却风扇23。
图11C是表示第十实施方式的***的另一种流路***的图。该图表示了层叠体12内的四个流路9a的结构为平行流路的情况。由泵21压送而来的制冷剂在分支部19a被分流，流过层叠体12内的流路9a，合流部19b、配管19。制冷剂所保持的热量由散热器22散热。
第十实施方式的效果如下。
根据第十实施方式，实现了以下效果。
(a)通过此种结构，可以容易地获得宽幅的层叠体12，同时，与椭圆形截面的管体相比，可以增大内表面面积，提高冷却性能。
(b)此外，根据对管体9的配管结构，可以任意设定为串联流路、平行流路，可以根据泵的能力、全体的压力损耗，设定最优的流路，能够实现冷却性能的提高。
第十一实施方式
图12是表示本发明的第十一实施方式的散热器的概略结构的截面图。虽然该图只表示了层叠体12，但与此前的实施方式一样，层叠体12与半导体元件相接合，层叠体12作为散热器兼电极使用。
本实施方式将图11A所示的多个管体9变为单个管体9。即，本实施方式的层叠体具备具有多个(本实施方式为五个)流路17a的单个管体17、形成在单个管体17的外侧的单个绝缘层10、以及形成在单个绝缘层10外侧的单个导体11。
本实施方式通过例如在用拉拔工序制造层叠体12时，事先***管体17，可以容易地获得此种结构。
根据第十一实施方式，实现以下的效果。
(a)通过此种结构，可以容易地获得宽幅的层叠体12，同时，能够增大流路内表面面积，提高冷却性能。
(b)多孔管在铝制散热片等热交换器中被广泛应用，因此能够在不大幅增加成本的情况下获得此种结构。
第十二实施方式
图13是表示本发明的第十二实施方式的散热器的概略结构的立体图。该图省略了电极体及外壳的图示。本实施方式是在图12所示的第十一实施方式中，在层叠体12的上表面配置了多个半导体元件而得到的。
本实施方式的层叠体12具备具有多个(本实施方式为五个)流路9a的单个管体9、在单个管体9的外侧形成的单个绝缘层10、以及在单个绝缘层10的外侧形成的单个导体11，在导体11的上表面11a上配置有多个半导体元件1。所述层叠体具有设置在所述导体的同一个面上的相互电绝缘的多个导体区域，所述多个导体区域分别具有所述接合面。
在导体11上，形成有对应半导体元件1的配置而设置在同一个上表面11a上的，除去上表面11a的一部分且互相电绝缘的多个导体区域11e。可以通过切削等机械加工、蚀刻等化学处理来进行导体11的部分除去。除去导体11时，可以按照如上述图8所示的工序来进行。
根据第十二实施方式，实现了以下效果。
(a)按图案除去后的导体11通过焊锡2与半导体元件1接合。通过这样，可以将层叠体12像布线基板一样使用，半导体元件的冷却也可以高效率地进行。
(b)虽然导体11被部分地除去，但来源于半导体元件1的发热经由绝缘层10传递到管体9，传递到流过管体9的流路9a的制冷剂。
另外，在本实施方式中，只在半导体元件1的下表面连接有层叠体12，但也可以同样地将按图案除去后的层叠体12连接在半导体元件的上表面。通过这样，由于从上下两面散热而提高了冷却性能，同时，能够将更加复杂的电路形成在导体11上，提高了通用性。
本发明并不局限于上述的实施方式，可以在不脱离发明主旨的范围内，以各种变形的方式进行实施。

Claims (11)

1.一种散热器，其特征在于，具备设置在制冷剂循环用流路上的层叠体，所述层叠体具备：由金属形成的，内侧成为所述流路的管体；在所述管体的外侧形成的绝缘层；形成于所述绝缘层的外侧，表面上具有接合冷却对象的半导体元件的电极的接合面的导体。
2.根据权利要求1所述的散热器，其特征在于，还具备设置在所述导体的表面上，经由所述导体与所述半导体元件电连接的电极体。
3.根据权利要求1或者2所述的散热器，其特征在于，所述层叠体是并列配置的多个所述层叠体。
4.根据权利要求3所述的散热器，其特征在于，所述多个层叠体在对置的一对所述导体的表面上具有所述接合面。
5.根据权利要求3所述的散热器，其特征在于，所述多个层叠体在设置于所述导体的同一方向上的表面上，具有多个所述接合面。
6.根据权利要求1至5任何一项所述的散热器，其特征在于，所述层叠体具有沿长度方向设置的相互电绝缘的多个所述导体。
7.根据权利要求1至5任何一项所述的散热器，其特征在于，所述层叠体具有设置在所述导体的同一个面上的相互电绝缘的多个导体区域，所述多个导体区域分别具有所述接合面。
8.根据权利要求1至7任何一项所述的散热器，其特征在于，所述管体是内表面带沟管。
9.根据权利要求1至8任何一项所述的散热器，其特征在于，所述层叠体具备：沿着多个所述流路形成的多个所述管体；在所述多个管体的外侧形成的单个所述绝缘层；以及在所述单个绝缘层的外侧形成的所述导体。
10.根据权利要求1至8任何一项所述的散热器，其特征在于，所述层叠体具备：具有多个所述流路的单个所述管体；在所述单个管体的外侧形成的单个所述绝缘层；以及在所述单个绝缘层的外侧形成的单个所述导体。
11.一种散热器的制造方法，其特征在于，包含以下工序：
经拉拔工序形成长条状的层叠体的工序，所述层叠体具备：由金属形成的内侧成为流路的管体，在所述管体的外侧形成的绝缘层，以及在所述绝缘层的外侧形成的导体，
除去所述导体的一部分的工序，以及
切断所述长条状的所述层叠体的工序。
CN2011102256061A 2011-02-21 2011-08-02 散热器及其制造方法 Pending CN102646653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011034660A JP2012174856A (ja) 2011-02-21 2011-02-21 ヒートシンク及びその製造方法
JP2011-034660 2011-02-21

Publications (1)

Publication Number Publication Date
CN102646653A true CN102646653A (zh) 2012-08-22

Family

ID=46651791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102256061A Pending CN102646653A (zh) 2011-02-21 2011-08-02 散热器及其制造方法

Country Status (3)

Country Link
US (1) US20120211213A1 (zh)
JP (1) JP2012174856A (zh)
CN (1) CN102646653A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851626A (zh) * 2015-08-05 2018-03-27 西门子股份公司 元件模块和功率模块

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578790B2 (en) * 2012-03-19 2017-02-21 Mitsubishi Electric Corporation Power conversion apparatus
DE102013010087A1 (de) * 2013-06-18 2014-12-18 VENSYS Elektrotechnik GmbH Kühlvorrichtung für ein Stromumrichtermodul
JP6224366B2 (ja) * 2013-07-12 2017-11-01 東京エレクトロン株式会社 支持部材及び基板処理装置
AT515440B1 (de) * 2014-03-10 2019-07-15 Egston Power Electronics Gmbh Elektrische Bauteilanordnung
JP2015207599A (ja) * 2014-04-17 2015-11-19 三協立山株式会社 スパイラル流路ヒートシンク
CN104269736B (zh) * 2014-10-09 2017-05-24 西安炬光科技有限公司 一种传导冷却叠层阵列高功率半导体激光器
FR3032315B1 (fr) * 2015-02-03 2018-06-29 Valeo Systemes De Controle Moteur Modules de puissances avec des dispositifs de refroidissement, systemes electriques avec des modules de puissance et des raccords de connexion de boitiers de refroidissement des modules de puissance
ES2773479T3 (es) * 2016-05-24 2020-07-13 Mitsubishi Electric Corp Sistema que comprende al menos un módulo de potencia que comprende al menos un chip de potencia que se refrigera con una barra colectora refrigerada por líquido
DE102019203399A1 (de) * 2019-03-13 2020-09-17 Mahle International Gmbh Elektrische Stromschienen-Anordnung
FR3119930B1 (fr) * 2021-02-18 2023-02-24 Safran Electrical & Power Module électronique de puissance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437046A (en) * 1987-07-31 1989-02-07 Nec Corp Multi-chip package
EP2244289B1 (en) * 2000-04-19 2014-03-26 Denso Corporation Coolant cooled type semiconductor device
JP4284636B2 (ja) * 2001-03-23 2009-06-24 富士電機ホールディングス株式会社 金属基板
JP4292913B2 (ja) * 2003-08-06 2009-07-08 株式会社デンソー 半導体冷却ユニット
JP4538359B2 (ja) * 2005-03-31 2010-09-08 株式会社日立産機システム 電気回路モジュール
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP5094045B2 (ja) * 2005-11-09 2012-12-12 大成プラス株式会社 冷却機能を有する電子回路装置とその製造方法
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008159757A (ja) * 2006-12-22 2008-07-10 Sumitomo Light Metal Ind Ltd 発熱体の冷却構造体及びその製造方法
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP5218307B2 (ja) * 2009-07-10 2013-06-26 トヨタ自動車株式会社 冷却装置付きパワーモジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851626A (zh) * 2015-08-05 2018-03-27 西门子股份公司 元件模块和功率模块
US10741474B2 (en) 2015-08-05 2020-08-11 Siemens Aktiengesellschaft Component module and power module

Also Published As

Publication number Publication date
JP2012174856A (ja) 2012-09-10
US20120211213A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
CN102646653A (zh) 散热器及其制造方法
US9941234B2 (en) Integrated packaging of multiple double sided cooling planar bond power modules
CN104134638A (zh) 有键合衬底上冷却附接半导体芯片的冷却结构的功率模块
WO2015064197A1 (ja) 半導体モジュール
CN109920768B (zh) 一种计及运行工况的大功率igbt模块水冷散热***
JP2009177038A (ja) パワー半導体モジュール
JP6094687B2 (ja) 半導体モジュールおよび電気駆動車両
CN103887339A (zh) 一种晶体管、晶体管的散热结构以及晶体管的生产方法
JP2016082811A (ja) 電力変換装置
CN104966704A (zh) 一种低热阻的压接式功率器件封装
CN103457151A (zh) 一种高温硬焊料准连续半导体激光器巴条叠阵封装方法
CN104303299A (zh) 半导体装置的制造方法及半导体装置
CN105161467A (zh) 一种用于电动汽车的功率模块
EP0539583B1 (en) Method of producing heat pipe-type semiconductor cooling device
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
JP7039908B2 (ja) 半導体装置
CN105163485A (zh) 发热装置和发热器件的导热基板及其制作方法
US20170084515A1 (en) Power-Module Device and Power Conversion Device
CN110797318A (zh) 一种双面热管冷却的igbt封装结构
JP2007329163A (ja) 電子デバイス
JP6391533B2 (ja) 半導体装置
CN115084058B (zh) 一种功率半导体器件封装结构
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN105247675A (zh) 半导体装置
CN110829901A (zh) 一种无刷电机控制器***及其装配方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120822