CN102629664B - 一种阵列基板及其制作方法和显示装置 - Google Patents
一种阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN102629664B CN102629664B CN201210001320.XA CN201210001320A CN102629664B CN 102629664 B CN102629664 B CN 102629664B CN 201210001320 A CN201210001320 A CN 201210001320A CN 102629664 B CN102629664 B CN 102629664B
- Authority
- CN
- China
- Prior art keywords
- mountain
- film transistor
- character form
- thin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 238000009413 insulation Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 85
- 239000010408 film Substances 0.000 claims description 44
- 238000000059 patterning Methods 0.000 claims description 44
- 239000012212 insulator Substances 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 25
- 238000007641 inkjet printing Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000011368 organic material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
- H10K39/32—Organic image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板及制作方法和显示装置,涉及显示技术领域,用以实现精确控制TFT源漏极的形状。所述阵列基板,包括:在基板上形成的像素结构;所述像素结构包括:栅线、数据线、薄膜晶体管和像素电极;所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极、漏极,其中,栅极与栅线电连接,源极与数据线电连接,漏极与像素电极电连接;所述像素结构还包括:有机绝缘层,所述有机绝缘层位于所述栅绝缘层上方,且在所述薄膜晶体管的位置处为“山”字形结构;所述薄膜晶体管的源极和漏极分别位于所述“山”字形结构的两个低凹处。本发明的方案适用于液晶显示面板及液晶显示器的生产制造。
Description
技术领域
本发明涉及液晶显示器的制造领域,尤其涉及一种阵列基板及其制作方法和显示装置。
背景技术
有机薄膜晶体管(Organic Thin Film Transistor,以下简称为OTFT)具有适合大面积加工、适用于柔性基板等优点,在平板显示领域显现出应用前景。因此,OTFT阵列基板的研究与开发受到广泛关注。通常在OTFT阵列基板的制作中需要多次构图工艺,以形成图案化的层结构。目前出现一种喷墨打印工艺,用以制备OTFT的源漏极。其中,喷墨打印工艺是,将制作图案所用材料熔浆(即墨滴)打印在需要制作图案的区域,以形成所需图案的工艺。由于这种工艺是一种直接图案化的方法,故可简化工艺,降低成本和提高生产效率。
在实现上述利用喷墨打印工艺形成OTFT的源漏极的过程中,发明人发现现有技术中至少存在如下问题:
在打印过程中,由于墨滴的表面张力等原因,难以精确控制墨滴的尺寸,这就导致利用喷墨打印工艺所形成的OTFT源漏极的形状难以精确控制,从而影响到OTFT的质量,进而会影响到OTFT液晶显示器的质量。当然,其他类型的阵列基板(指非OTFT阵列基板),在利用打印工艺制作源漏电极时,也会出现上述问题。
发明内容
本发明的实施例提供一种阵列基板及其制作方法和显示装置,用以实现精确控制利用喷墨打印工艺所形成的TFT源漏极的形状的目的。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,本发明实施例提供一种阵列基板,包括:
在所述基板上形成的像素结构;所述像素结构包括:栅线、数据线、薄膜晶体管和像素电极;所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极、漏极,其中,所述栅极与所述栅线电连接,所述源极与所述数据线电连接,所述漏极与所述像素电极电连接;其特征在于,所述像素结构还包括:有机绝缘层,所述有机绝缘层位于所述栅绝缘层上方,且在所述薄膜晶体管的位置处为“山”字形结构;
所述薄膜晶体管的源极和漏极分别位于所述“山”字形结构的两个低凹处,且所述薄膜晶体管的有源层覆盖所述薄膜晶体管的源极和漏极。
其中,所述有源层为有机半导体,或氧化物半导体,或普通硅半导体。
进一步地,所述“山”字形结构为中间低、两边高的“山”字形结构,且所述薄膜晶体管的有源层设置在所述“山”字形结构的内侧。
进一步地,所述像素结构还包括:钝化层;所述钝化层覆盖所述有源层,且所述像素电极形成在所述钝化层上;
所述漏极与所述像素电极电连接具体为,所述漏极与所述像素电极通过钝化层、有源层在同一位置处的过孔电连接。
进一步地,所述像素结构还包括:公共电极;
所述公共电极位于栅绝缘层的下方,并与所述栅极同层设置。
进一步地,所述像素电极为条状,所述公共电极为板状;或者,所述像素电极为条状,所述公共电极也为条状。
进一步地,所述有机绝缘层的材料为有机光敏材料。
另一方面,本发明实施例提供一种显示装置,包括上述的阵列基板。
再一方面,本发明实施例还提供一种阵列基板的制作方法,包括:
在基板上制作栅金属薄膜,并通过构图工艺形成栅金属层;其中,所述栅金属层包括:栅线、薄膜晶体管的栅极;
在所述基板上形成栅绝缘层以覆盖所述栅金属层;
在形成所述栅绝缘层的基板上沉积有机材料薄膜,并利用一次构图工艺在薄膜晶体管区域将所述有机材料薄膜制成“山”字形结构,形成有机绝缘层;
利用喷墨打印工艺分别在所述“山”字形结构的两个低凹处打印墨滴,以形成薄膜晶体管的源极和漏极;
利用一次构图工艺制作薄膜晶体管的有源层;所述有源层覆盖所述薄膜晶体管的源极和漏极;
在形成所述有源层的基板上制作钝化层,并在所述薄膜晶体管的漏极上方的有源层、钝化层的同一位置处形成过孔;
在所述钝化层上沉积第二透明导电薄膜,并通过构图工艺形成像素电极;所述像素电极通过所述过孔和薄膜晶体管的漏极电连接。
进一步地,在基板上制作栅金属薄膜之前还包括:在基板上沉积第一透明导电薄膜,以便形成公共电极;
其中,形成所述栅金属层和所述公共电极的构图工艺为同一次半色调曝光构图工艺。
进一步地,所述制成“山”字形结构所采用的构图工艺为半色调曝光构图工艺。
进一步地,所述“山”字形结构具体为中间低、两边高的“山”字形结构;
所述有源层为有机半导体,所述利用一次构图工艺制作薄膜晶体管的有源层具体为,
利用喷墨打印工艺在所述“山”字形结构的内侧打印墨滴,以形成薄膜晶体管的有源层。
本发明实施例提供一种阵列基板及其制作方法和显示装置,通过在栅绝缘层上形成有机光敏绝缘层,且该有机绝缘层在薄膜晶体管的位置处为“山”字形结构;薄膜晶体管的源极和漏极分别位于所述“山”字形结构的两个低凹处;显然,“山”字形结构的低凹处可以防止在喷墨打印工艺的墨滴的流动,从而精确控制墨滴的尺寸,即精确控制利用喷墨打印工艺所形成的TFT源漏极的形状。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的制作过程示意图一;
图2为本发明实施例提供的阵列基板的制作过程示意图二;
图3为本发明实施例提供的阵列基板的制作过程示意图三;
图4为本发明实施例提供的阵列基板的制作过程示意图四;
图5为本发明实施例提供的阵列基板的制作过程示意图五;
图6为本发明实施例提供的阵列基板的制作过程示意图六;
图7为本发明实施例提供的阵列基板的制作过程示意图七;
图8为本发明实施例提供的阵列基板的制作过程示意图八;
图9为本发明实施例提供的阵列基板的制作过程示意图九;
图10为本发明实施例提供的阵列基板的制作过程示意图十;
图11为本发明实施例提供的阵列基板的制作过程示意图十一;
图12为本发明实施例提供的制作完成的阵列基板的结构示意图。
附图标记:
1-基板,2-第一透明导电薄膜,2a-公共电极,3-栅金属薄膜,3a-栅极,4-栅绝缘层,5-有机绝缘层,6-源极,7-漏极,8-光刻胶,9-有源层,10-钝化层,11-第二透明导电薄膜,11a-像素电极。
具体实施方式.
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种阵列基板,如图12所示,包括:基板1,在基板1上形成的像素结构;像素结构包括:栅线、数据线、薄膜晶体管和像素电极11a;薄膜晶体管包括栅极3a、栅绝缘层4、有源层9、源极6、漏极7,其中,栅极3a与所述栅线电连接,所述源极6与所述数据线电连接,漏极7与所述像素电极11a电连接;像素结构还包括:有机绝缘层5,所述有机绝缘层5位于所述栅绝缘层4上方,且在所述薄膜晶体管的位置处为“山”字形结构;所述薄膜晶体管的源极6和漏极7分别位于所述“山”字形结构的两个低凹处,且所述薄膜晶体管的有源层9覆盖所述薄膜晶体管的源极6和漏极7。
此处,上述有源层可以为有机半导体,或氧化物半导体,或普通的硅半导体。当有源层为有机半导体时,阵列基板为有机薄膜晶体管阵列基板(即OTFT阵列基板)。“山”字形结构可以是中间高、两边低的结构,也可以是中间低、两边高的结构;还可以是中间与两边高度相等的结构,还可以是左边高于右边,右边高于中间的结构等。“山”字形结构并不以上述列举为限,还可以为其他可能的组合。当“山”字形结构为左边高于右边,右边高于中间的结构时,左边的高出部分可以作为隔垫物使用;本领域的技术人员可以理解,可以通过其他方式合理设置“山”字形结构的形状,实现其额外作为隔垫物的功能;即该“山”字形结构可以同时作为隔垫物。可选的,有机绝缘层5的材料可以为有机光敏材料,也可以为普通有机材料。
上述阵列基板上具有“山”字形结构的有机绝缘层5,其低凹处可以防止在喷墨打印工艺时墨滴的流动,从而精确控制墨滴的尺寸,即精确控制利用喷墨打印工艺所形成的源漏极的形状。
优选的,在本实施例中所述“山”字形结构为中间低、两边高的“山”字形结构,且所述薄膜晶体管的有源层9设置在所述“山”字形结构的内侧。该有源层9具体可以是由有机半导体材料制作而成。这种中间低、两边高的所述“山”字形结构使得可以利用喷墨打印工艺制作该有源层9,且“山”字形结构的内侧用来防止有机半导体材料的流动。显然,喷墨打印工艺较传统的光刻构图工艺而言更为简单。更优选地,“山”字形结构为中间低、两边高,并且左边高于右边,右边高于中间的结构,此时,左边的高出部分可以作为隔垫物使用。
进一步的,像素结构还包括:公共电极2a;所述公共电极2a位于栅绝缘层4的下方,并与所述栅极3a同层设置。其中,同层设置,指公共电极2a与栅极3a处于阵列基板的同一层,并不限定二者厚度相同;并且,二者可以由相同的材料形成,也可以由不同的材料形成。优选地,所述公共电极2a和所述栅极3a、所述栅线利用一次构图工艺制作完成。所述一次构图工艺是指使用一个掩膜板完成构图的工艺。具体的,可以在透明基板基板1上先沉积透明导电材料(制作公共电极的材料)形成第一透明导电薄膜2,再沉积钼、铜等金属材料中的一种(制作栅线、栅极的材料),形成栅金属薄膜3;然后,利用一次半色调曝光构图工艺将上述两薄膜形成公共电极2a、栅极3a和栅线。如图12所示,由于第一透明导电薄膜2在栅金属薄膜3的下方,且使用的是一次构图工艺,故最终形成的栅极3a和栅线下方仍会保留第一透明导电薄膜2的与其图案一致的部分。本实施例中,阵列基板也可以不设置像素电极2a;此种情况下的阵列基板一般用于TN型液晶显示器或OLED显示面板或电子纸显示面板等。
进一步的,所述像素结构还包括:钝化层10;所述钝化层10覆盖所述有源层9,且所述像素电极形成在所述钝化层10上;所述漏极7与所述像素电极11a电连接具体为,所述漏极7与所述像素电极11a通过钝化层10、有源层9在同一位置处的过孔电连接。
在本实施例中,可以是像素电极为条状、公共电极为板状;或者,像素电极为条状、公共电极也为条状。也可以不设置公共电极,像素电极设置为板状或者条状。其中,像素电极(或公共电极)为条状,指一个像素单元内的像素电极(或公共电极)由多个条状电极构成。
本发明实施例提供一种阵列基板通过在栅绝缘层上形成有机绝缘层,且该有机绝缘层在薄膜晶体管的位置处为“山”字形结构;薄膜晶体管的源极和漏极分别位于所述“山”字形结构的两个低凹处;显然,“山”字形结构的低凹处可以防止在喷墨打印工艺的墨滴的流动,从而精确控制墨滴的尺寸,即精确控制利用喷墨打印工艺所形成的TFT源漏极的形状;进一步的,有机绝缘层在薄膜晶体管的位置处为中间低、两边高的所述“山”字形结构,薄膜晶体管的有源层设置在所述“山”字形结构的内侧,显然,“山”字形结构的内侧可以防止有机半导体材料的流动,喷墨打印工艺较传统的光刻构图工艺而言更为简单;此外,栅金属层和公共电极在一次构图工艺中完成,这样可以简化制作工艺,降低制作成本、提高生产率。
本发明还提供了一种显示装置,包括上述实施例中的任一阵列基板。所述显示装置,可以为液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例提供的显示装置,包括上述阵列基板,同样可以精确控制利用喷墨打印工艺所形成的TFT源漏极的形状,进一步利用喷墨打印工艺形成有源层的形状;并且,在形成栅极和公共电极时还可以使用一次构图工艺完成。
本发明实施例提供了上述阵列基板的制作方法,包括:
A1、在基板上制作栅金属薄膜3,并通过构图工艺形成栅金属层;其中,所述栅金属层包括:栅线、薄膜晶体管的栅极3a;
进一步的,为简化制作工艺,在此步骤中制作栅金属薄膜之前还包括:在基板上沉积第一透明导电薄膜2,以便形成公共电极2a;其中,形成所述栅金属层和所述公共电极2a的构图工艺为同一次半色调曝光构图工艺。
下面针对依次沉积第一透明导电薄膜2、栅金属薄膜3,并利用一次构图工艺对两薄膜形成公共电极2a、栅金属层(包括:栅极3a和栅线)的过程进行详述。
如图1所示,在基板1上依次沉积第一透明导电薄膜2和栅金属薄膜3,并在栅金属薄膜3上涂布光刻胶8。
如图2所示,区域A为光刻胶完全去除区,区域B为光刻胶完全保留区,区域C为光刻胶部分保留区,利用半色调掩模板对光刻胶8进行曝光,之后进行显影、刻蚀工艺,去除掉第一透明导电薄膜2和栅金属薄膜3处于光刻胶完全去除区A内的部分,得到栅极3a、栅线的图案。
如图3所示,对刻蚀后图2的阵列基板进行灰化处理,去掉光刻胶部分保留区C的光刻胶;之后,利用刻蚀工艺,刻蚀掉部分保留区C的栅金属薄膜3,得到OTFT阵列基板的公共电极2a;进一步,还需要剥离掉栅极3a和栅线上的光刻胶。
A2、如图4所示,在所述基板1上形成栅绝缘层4以覆盖所述栅金属层;
示例性的,此步骤可以利用化学汽相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD)在栅线、栅极上沉积厚度为至的氮化硅、氧化硅和氮氧化硅等材料中的至少一种,以形成栅绝缘层4。
A3、如图5所示,在形成所述栅绝缘层4的基板1上沉积有机光敏材料薄膜5,并利用一次构图工艺在薄膜晶体管区域将所述有机光敏材料薄膜制成“山”字形结构,形成有机绝缘层5;
具体的,此步骤中的所采用的构图工艺为半色调曝光构图工艺。并且,这里的“山”字形结构可以是中间高、两边低的结构,也可以是中间低、两边高的结构等。但需要说明的是,在本发明实施例中,参考图5,该“山”字形结构优选为中间低、两边高的结构。另,本步骤也可以采用如下方式:在形成所述栅绝缘层4的基板1上沉积有机材料薄膜5,涂布光刻胶,并利用半色调掩模板通过一次构图工艺(包括曝光、显影、刻蚀、灰化、刻蚀等步骤)在薄膜晶体管区域将所述有机材料薄膜制成“山”字形结构,形成有机绝缘层5。
A4、参考图6,利用喷墨打印工艺分别在所述“山”字形结构的两个低凹处打印墨滴,以形成薄膜晶体管的源极6和漏极7;
A5、参考图7,利用一次构图工艺制作薄膜晶体管的有源层9;所述有源层9覆盖所述薄膜晶体管的源极6和漏极7;
在有机绝缘层5为中间低、两边高的“山”字形结构的情况下,此步骤具体可以为,利用喷墨打印工艺在所述“山”字形结构的内侧打印墨滴(有机半导体材料),以形成薄膜晶体管的有源层9,此种情况下有源层为有机半导体。
当然,如果有机绝缘层为中间高、两边低的“山”字形结构,则可以采用传统光刻工艺形成有源层9。当然,也可以通过沉积、溅射、涂覆等其他方式形成有源层薄膜,再通过构图工艺形成有源层的图案;此时的有源层可以为普通的硅半导体材料、也可以为氧化物半导体材料、还可以为有机半导体材料。
A6、参考图8和图9,在形成所述有源层9的基板1上制作钝化层10,并在所述薄膜晶体管的漏极上方的有源层9、钝化层10,这两层的同一位置处形成过孔;
如图8所示,在图7所示的OTFT阵列基板上利用有机光敏材料(可以为普通有机材料,也可以为有机光敏材料)制作钝化层10,并通过构图工艺薄膜晶体管漏极7上方形成过孔;当然,还可以直接通过喷墨打印工艺形成带有过孔的钝化层10;之后,如图9所示,刻蚀掉图8中过孔下方的有源层9。从而使得薄膜晶体管的漏极7暴露出来以便和像素电极11a电连接。
A7、参考图10、图11、图12,在钝化层10上沉积第二透明导电薄膜11,并通过构图工艺形成像素电极11a;所述像素电极11a通过所述过孔和薄膜晶体管的漏极7电连接。
如图10所示,在形成钝化层10的阵列基板上,可以溅射制作第二透明导电薄膜11;如图11所示,在第二透明导电薄膜11上涂布一层光刻胶8,并采用光刻工艺对光刻胶8进行曝光显影;如图11所示,剥离掉光刻胶完全去除区域的第二透明导电薄膜11,形成像素电极11a。
本实施例中的半色调构图工艺,可以通过HTM (Half ToneMask)或GTM(GrayTone Mask)实现。
本发明实施例提供一种阵列基板的制作方法,通过在栅绝缘层上形成有机光敏材料薄膜,并利用半色调曝光构图工艺将薄膜晶体管区域内的有机光敏材料薄膜制成“山”字形结构的有机绝缘层,使得可以利用喷墨打印工艺在“山”字形结构两个低凹处打印墨滴来精确以控制源漏极的尺寸;另外,本实施例中,有源层(为有机半导体材料)生长在有机绝缘层内侧,相较于现有技术,这样更有利于有源层的制作;此外,栅金属层和公共电极在一次构图工艺中完成,这样可以简化制作工艺,降低制作成本、提高生产率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种阵列基板,包括:在所述基板上形成的像素结构;所述像素结构包括:栅线、数据线、薄膜晶体管和像素电极;所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极、漏极,其中,所述栅极与所述栅线电连接,所述源极与所述数据线电连接,所述漏极与所述像素电极电连接;其特征在于,所述像素结构还包括:有机绝缘层,所述有机绝缘层位于所述栅绝缘层上方,且在所述薄膜晶体管的位置处为“山”字形结构;
所述薄膜晶体管的源极和漏极分别位于所述“山”字形结构的两个低凹处,且所述薄膜晶体管的有源层覆盖所述薄膜晶体管的源极和漏极;
所述“山”字形结构的高出部分的高度大于除所述“山”字形结构以外的所述有机绝缘层的高度,所述“山”字形结构的高出部分为隔垫物。
2.根据权利要求1所述的阵列基板,其特征在于,所述有源层为有机半导体,或氧化物半导体,或普通的硅半导体。
3.根据权利要求1所述的阵列基板,其特征在于,所述“山”字形结构为中间低、两边高的“山”字形结构,且所述薄膜晶体管的有源层设置在所述“山”字形结构的内侧。
4.根据权利要求1~3任一项所述的阵列基板,其特征在于,所述像素结构还包括:钝化层;所述钝化层覆盖所述有源层,且所述像素电极形成在所述钝化层上;
所述漏极与所述像素电极电连接具体为,所述漏极与所述像素电极通过钝化层、有源层在同一位置处的过孔电连接。
5.根据权利要求4所述的阵列基板,其特征在于,所述像素结构还包括:公共电极;
所述公共电极位于栅绝缘层的下方,并与所述栅极同层设置。
6.根据权利要求5所述的阵列基板,其特征在于,所述像素电极为条状,所述公共电极为板状;或者,所述像素电极为条状,所述公共电极也为条状。
7.根据权利要求4所述的阵列基板,其特征在于,所述有机绝缘层的材料为有机光敏材料。
8.一种显示装置,其特征在于,包括权利要求1~7任一项所述的阵列基板。
9.一种阵列基板的制作方法,其特征在于,包括:
在基板上制作栅金属薄膜,并通过构图工艺形成栅金属层;其中,所述栅金属层包括:栅线、薄膜晶体管的栅极;
在所述基板上形成栅绝缘层以覆盖所述栅金属层;
在形成所述栅绝缘层的基板上沉积有机材料薄膜,并利用一次构图工艺在薄膜晶体管区域将所述有机材料薄膜制成“山”字形结构,形成有机绝缘层;其中,所述“山”字形结构的高出部分的高度大于除所述“山”字形结构以外的所述有机绝缘层的高度,所述“山”字形结构的高出部分为隔垫物;
利用喷墨打印工艺分别在所述“山”字形结构的两个低凹处打印墨滴,以形成薄膜晶体管的源极和漏极;
利用一次构图工艺制作薄膜晶体管的有源层;所述有源层覆盖所述薄膜晶体管的源极和漏极;
在形成所述有源层的基板上制作钝化层,并在所述薄膜晶体管的漏极上方的有源层、钝化层的同一位置处形成过孔;
在所述钝化层上沉积第二透明导电薄膜,并通过构图工艺形成像素电极;所述像素电极通过所述过孔和薄膜晶体管的漏极电连接。
10.根据权利要求9所述的制作方法,其特征在于,在基板上制作栅金属薄膜之前还包括:在基板上沉积第一透明导电薄膜,以便形成公共电极;
其中,形成所述栅金属层和所述公共电极的构图工艺为同一次半色调曝光构图工艺。
11.根据权利要求9所述的制作方法,其特征在于,所述制成“山”字形结构所采用的构图工艺为半色调曝光构图工艺。
12.根据权利要9~11任一项权利要求所述制作方法,其特征在于,所述“山”字形结构具体为中间低、两边高的“山”字形结构;
所述有源层为有机半导体,所述利用一次构图工艺制作薄膜晶体管的有源层具体为,
利用喷墨打印工艺在所述“山”字形结构的内侧打印墨滴,以形成薄膜晶体管的有源层。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210001320.XA CN102629664B (zh) | 2012-01-04 | 2012-01-04 | 一种阵列基板及其制作方法和显示装置 |
PCT/CN2012/084463 WO2013102372A1 (zh) | 2012-01-04 | 2012-11-12 | 阵列基板及其制造方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210001320.XA CN102629664B (zh) | 2012-01-04 | 2012-01-04 | 一种阵列基板及其制作方法和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102629664A CN102629664A (zh) | 2012-08-08 |
CN102629664B true CN102629664B (zh) | 2015-01-07 |
Family
ID=46587878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210001320.XA Active CN102629664B (zh) | 2012-01-04 | 2012-01-04 | 一种阵列基板及其制作方法和显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102629664B (zh) |
WO (1) | WO2013102372A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629664B (zh) * | 2012-01-04 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
CN103018974B (zh) * | 2012-11-30 | 2016-05-25 | 京东方科技集团股份有限公司 | 液晶显示装置、多晶硅阵列基板及制作方法 |
CN103094354B (zh) * | 2013-01-28 | 2015-08-12 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
CN103456687B (zh) * | 2013-09-02 | 2015-12-09 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法 |
CN103824866A (zh) * | 2014-03-03 | 2014-05-28 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
CN104157608B (zh) * | 2014-08-20 | 2017-02-15 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
CN104851894B (zh) | 2015-06-03 | 2017-12-22 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN104952934B (zh) | 2015-06-25 | 2018-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
CN105226068B (zh) | 2015-09-14 | 2018-01-26 | 京东方科技集团股份有限公司 | 一种双面显示基板及其制备方法和显示装置 |
US10516117B2 (en) | 2017-05-19 | 2019-12-24 | Arizona Board Of Regents On Behalf Of Arizona State University | Metal-assisted delayed fluorescent emttters employing benzo-imidazo-phenanthridine and analogues |
CN107331671A (zh) * | 2017-08-29 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板和阵列基板的制备方法 |
CN108565357B (zh) * | 2018-01-09 | 2020-06-30 | 深圳市华星光电半导体显示技术有限公司 | 一种喷墨打印的oled显示面板及其制备方法 |
CN109828395A (zh) * | 2019-04-24 | 2019-05-31 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1825548A (zh) * | 2004-12-08 | 2006-08-30 | 三星Sdi株式会社 | 形成导电图案的方法、薄膜晶体管及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5326100B2 (ja) * | 2006-08-04 | 2013-10-30 | 国立大学法人 千葉大学 | 有機薄膜トランジスタ及びその製造方法。 |
KR101532058B1 (ko) * | 2008-09-26 | 2015-06-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 제조용 절연막 패턴, 이의 제조 방법 및 이를 이용한 박막 트랜지스터 기판 제조 방법 |
KR101525801B1 (ko) * | 2008-11-14 | 2015-06-08 | 삼성디스플레이 주식회사 | 어레이 기판 및 그 제조 방법 |
CN102629664B (zh) * | 2012-01-04 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
-
2012
- 2012-01-04 CN CN201210001320.XA patent/CN102629664B/zh active Active
- 2012-11-12 WO PCT/CN2012/084463 patent/WO2013102372A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1825548A (zh) * | 2004-12-08 | 2006-08-30 | 三星Sdi株式会社 | 形成导电图案的方法、薄膜晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102629664A (zh) | 2012-08-08 |
WO2013102372A1 (zh) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102629664B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN102034750B (zh) | 阵列基板及其制造方法 | |
KR101119215B1 (ko) | 박막트랜지스터-액정표시장치 어레이 기판 및 그 제조 방법 | |
CN102655155B (zh) | 阵列基板及其制造方法和显示装置 | |
CN104216183B (zh) | 一种阵列基板及其制备方法、显示装置 | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102637636A (zh) | 有机薄膜晶体管阵列基板及其制作方法和显示装置 | |
CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
CN102789106B (zh) | 有机薄膜晶体管阵列基板及其制备方法以及显示装置 | |
CN105070765B (zh) | 薄膜晶体管、阵列基板、显示装置及制造方法 | |
US20140048826A1 (en) | Array substrate and its manufacturing method | |
CN103560114B (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
CN102263060B (zh) | 阵列基板及其制造方法、液晶显示器 | |
CN107302061A (zh) | Oled显示基板及其制作方法、显示装置 | |
CN106653767A (zh) | 一种阵列基板及其制作方法 | |
CN102683341B (zh) | 一种tft阵列基板及其制造方法和液晶显示器 | |
WO2013189144A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
CN210272363U (zh) | 阵列基板及显示面板 | |
CN102655117B (zh) | 阵列基板及制造方法、显示装置 | |
CN109564916A (zh) | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 | |
US20120241746A1 (en) | Electrophoresis display and manufacturing method | |
US7585712B2 (en) | Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate | |
CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
CN102637631A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |