CN102624475A - 一种提高1588频率恢复性能的实现方法及*** - Google Patents

一种提高1588频率恢复性能的实现方法及*** Download PDF

Info

Publication number
CN102624475A
CN102624475A CN2011104093868A CN201110409386A CN102624475A CN 102624475 A CN102624475 A CN 102624475A CN 2011104093868 A CN2011104093868 A CN 2011104093868A CN 201110409386 A CN201110409386 A CN 201110409386A CN 102624475 A CN102624475 A CN 102624475A
Authority
CN
China
Prior art keywords
clock
pdv
locked loop
shake
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104093868A
Other languages
English (en)
Other versions
CN102624475B (zh
Inventor
文林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110409386.8A priority Critical patent/CN102624475B/zh
Publication of CN102624475A publication Critical patent/CN102624475A/zh
Application granted granted Critical
Publication of CN102624475B publication Critical patent/CN102624475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种提高1588频率恢复性能的实现方法和***，涉及网络通信领域，所述方法包括：判断主时钟的1588时间戳和本地1588时间戳的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号；监测所述PDV抖动的变化量；若所述PDV抖动的变化量大于预定值，则中断所述1588频率恢复时钟信号并输出所述PDV抖动变化量大于预定值之前的所述1588频率恢复时钟信号，若所述PDV抖动变化量小于预定值，则继续步骤A的处理输出跟随主时钟的1588频率恢复时钟信号。本发明确保1588频率恢复的稳定性，提高了频率恢复质量。

Description

一种提高1588频率恢复性能的实现方法及***
技术领域
本发明涉及网络通信领域，特别涉及一种提高1588频率恢复性能的实现方法及***。
背景技术
随着3G网络的高速发展，1588时间同步协议在通讯网络中得到越来越多的重视和应用。1588协议是一种网络时间同步协议，具有次微秒级的时间同步性能、良好的载体移植能力及穿透非1588网络的贯通能力。国内外运营商不断的使用1588协议进行时间同步，逐步替换使用GPS(Global Positioning System，全球定位***)进行时间同步。
1588除了具有强大的时间同步功能，同时具有频率恢复的能力。1588频率恢复在非时钟网络中广泛被应用，穿透微波，传统路由器和交换机，DWDM(DenseWavelength Division Multiplexing，密集波分复用)和OTN(Optical TransportNetwork，光传送网)等。近几年来，1588频率恢复功能得到长足的发展和应用，成为1588功能的一大特点，也是1588应用中的一个优势。
图1是现有技术提供的普通1588频率恢复装置图，如图1所示，1588频率恢复主要通过判断主时钟的1588时间戳和本地1588时间戳的变化，消除网络传输PDV(packet delay variation，网络延时变化)抖动之后，经过滤波等功能，调整压控晶振的相位变化，跟随主时钟的频率，从而达到使用1588进行频率恢复的功能。
传统的1588频率恢复很容易受到PDV抖动的影响，当PDV抖动过大的时候，恢复出的频率质量就比较差，甚至导致频率抖动和漂移无法满足ITU(International Telecommunication Union，国际电讯联盟)等标准要求。
发明内容
本发明的目的在于提供一种提高1588频率恢复性能的实现方法及***，能更好地解决1588频率恢复过程中，由于PDV抖动过大，导致1588频率恢复的质量下降的问题。
根据本发明的一个方面，提供了一种提高1588频率恢复性能的实现方法，所述方法包括：
A、判断主时钟的1588时间戳和本地1588时间戳的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号；
B、监测所述PDV抖动的变化量；
C、若所述PDV抖动的变化量大于预定值，则中断所述1588频率恢复时钟信号并输出所述PDV抖动变化量大于预定值之前的所述1588频率恢复时钟信号，若所述PDV抖动变化量小于预定值，则继续步骤A的处理输出跟随主时钟的1588频率恢复时钟信号。
其中，所述步骤B之前还包括：
所述1588频率恢复时钟信号通过信号输出开关输入到时钟锁相环；
所述PDV抖动输入到控制模块。
其中，所述步骤C包括：
若所述PDV抖动的变化量大于预定值，则不将所述1588频率恢复的时钟信号输入到时钟锁相环，并强制时钟锁相环进入时钟保持状态；
若所述PDV抖动的变化量小于预定值时，则控制所述1588频率恢复的时钟信号输入到时钟锁相环，并控制时钟锁相环进入时钟跟踪状态。
其中，所述强制时钟锁相环进入时钟保持状态的步骤后还包括：
所述时钟锁相环保持输出经其处理后的PDV抖动变化量大于预定值之前的1588频率恢复时钟信号。
其中，所述控制时钟锁相环进入时钟跟踪状态的步骤后还包括：
所述时钟锁相环锁定所述1588频率恢复时钟信号并输出经其处理后的1588频率恢复时钟信号。
根据本发明的另一方面，提供了一种提高1588频率恢复性能的***，所述***包括：
恢复装置，用于判断主时钟的1588时间戳和本地1588时间戳的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号；
控制模块，用于监测所述PDV抖动的变化量并根据所述PDV抖动的变化量控制所述信号输出开关的开关及时钟锁相环的状态；
信号输出开关，用于根据控制模块的控制在所述PDV抖动的变化量大于预定值时切断所述1588频率恢复的时钟信号输入到时钟锁相环并在所述PDV抖动变化量小于预定值时输出所述1588频率恢复时钟信号到时钟锁相环；
时钟锁相环，用于根据控制模块的控制在所述PDV抖动的变化量大于预定值时输出经其处理后的所述PDV抖动变化量大于预定值之前的1588频率恢复时钟信号并在所述PDV抖动变化量小于预定值时输出经其处理后的1588频率恢复时钟信号。
其中，
所述控制模块还用于在所述PDV抖动变化量大于预定值时切断所述信号输出开关，并强制时钟锁相环进入时钟保持状态，在所述PDV抖动变化量小于预定值时打开所述信号输出开关并控制时钟锁相环进入时钟跟踪状态。
其中，
所述时钟锁相环还用于在进入时钟保持状态后，保持输出经其处理后的PDV抖动变化量大于预定值之前的1588频率恢复时钟信号。
其中，
所述时钟锁相环还用于进入时钟跟踪状态后锁定所述1588频率恢复时钟信号并输出经其处理后的1588频率恢复时钟信号。
其中，所述恢复装置还包括：
PDV分析模块，用于判断主时钟的1588时间戳和本地1588时间戳的变化，得到含有PDV抖动的时钟信号；
时间鉴相器，用于消除所述时钟信号的PDV抖动；
时间滤波器，用于将消除PDV抖动后的时钟信号进行滤波；
压控晶振，用于调整经滤波后的时钟信号的相位变化，生成跟随主时钟的1588频率恢复时钟信号。
与现有技术相比较，本发明的有益效果在于：确保1588频率恢复的稳定性，提高了频率恢复质量。
附图说明
图1是现有技术提供的普通1588频率恢复装置图；
图2是本发明实施例提供的一种提高1588频率恢复性能的实现方法的原理图；
图3是本发明实施例提供的一种提高1588频率恢复性能的实现方法的流程图；
图4是本发明实施例提供的一种提高1588频率恢复性能的***的结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行详细说明，应当理解，以下所说明的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明是在现有的1588频率恢复装置的基础上，增加了控制模块、时钟锁相环和信号输出开关。现有的1588频率恢复装置包括PDV分析模块、时间鉴相器、时间滤波器和压控晶振。PDV分析模块输出的含有PDV抖动的时钟信号输入到控制模块，压控晶振输出的1588频率恢复的时钟信号经信号输出开关输入到时钟锁相环。控制模块实时监控1588报文转发的PDV抖动，在发现PDV抖动比较大的时候，切断1588频率恢复，同时强制时钟锁相环进入时钟保持状态。
时钟锁相环是实现时钟同步的一种装置。它实现时钟同步效果的好坏直接关系到通信***能否正常通信。时钟锁相环的工作原理是比较接收到的参考时钟与输出时钟的频率相位，得到一个差值控制时钟锁相环的输出频率，以实现参考时钟源频率和时钟锁相环输出的时钟频率一致。
按照当前国际规定，时钟锁相环必须有自由状态、快捕状态、锁定状态(跟踪状态)、保持状态和失锁状态。其中，自由状态是在不锁定参考时钟源时的时钟锁相环的工作状态；快捕状态是时钟锁相环开始跟踪参考时钟源的时钟信号时的工作状态；锁定状态是时钟锁相环在快捕状态下，如果时钟锁相环的输出时钟频率和参考时钟频率接近时，则进入锁定状态，实现输入的参考时钟信号和本时钟锁相环输出的时钟信号同步；保持状态是输入时钟锁相环的参考时钟信号丢失时，组成锁相环的滤波器输出的数值维持参考时钟信号未丢失前的最后一次滤波器输出的数值，以维持失去外参考时时钟锁相环输出的频率值；失锁状态是在外参考时钟源的时钟信号恶化等情况下引起时钟锁相环在跟踪状态不能锁定参考时钟，则重新设置新参数，以便能重新锁定新的参考时钟的工作状态。
图2是本发明实施例提供的一种提高1588频率恢复性能的实现方法的原理图，如图2所示，所述方法包括：
步骤S201，判断主时钟的1588时间戳和本地1588时间戳的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号。
步骤S202，监测所述PDV抖动的变化量。
所述1588频率恢复时钟信号通过信号输出开关输入到时钟锁相环，所述PDV抖动输入到控制模块。控制模块监测所述PDV抖动的变化量。
步骤S203，若所述PDV抖动的变化量大于预定值，则中断所述1588频率恢复时钟信号并输出所述PDV抖动变化量大于预定值之前的所述1588频率恢复时钟信号，若所述PDV抖动变化量小于预定值，则继续步骤A的处理输出跟随主时钟的1588频率恢复时钟信号。
具体地说，若所述PDV抖动的变化量大于预定值，则不将所述1588频率恢复的时钟信号输入到时钟锁相环，并强制时钟锁相环进入时钟保持状态；若所述PDV抖动的变化量小于预定值时，则控制所述1588频率恢复的时钟信号输入到时钟锁相环，并控制时钟锁相环进入时钟跟踪状态。所述强制时钟锁相环进入时钟保持状态后，保持输出经其处理后的PDV抖动变化量大于预定值之前的1588频率恢复时钟信号。所述控制时钟锁相环进入时钟跟踪状态后锁定所述1588频率恢复时钟信号并输出经其处理后的1588频率恢复时钟信号。
图3是本发明实施例提供的一种提高1588频率恢复性能的实现方法的流程图，如图3所示，所述方法包括以下步骤：
步骤S301，配置锁定1588频率恢复输出的时钟信号。
通过时钟锁相环控制配置模块，配置锁定1588频率恢复输出的时钟信号。
步骤S302，1588频率恢复时钟输出通过开关控制电路输出到时钟锁相环。
PDV分析模块判断主时钟的1588时间戳和本地1588时间戳的变化，消除PDV抖动之后，经过滤波等功能，调整压控晶振的相位变化，最后输出跟随主时钟的1588频率恢复的时钟信号。1588频率恢复是现有技术，此处不再赘述。
1588频率恢复时钟输出通过信号输出开关输出到时钟锁相环，时钟锁相环对其进行锁定之后，对外输出时钟信号。
步骤S303，判断抖动变化量。
通过控制模块的PDV抖动侦测单元，实时监控1588频率恢复的报文PDV抖动变化。在PDV抖动变化量大于预定值时，执行步骤S304，否则执行步骤S306。
步骤S304，关闭1588频率恢复的时钟输出到时钟锁相环。
在PDV抖动检测单元检测出PDV抖动大于预定值的情况下，控制模块切断信号输出开关，关闭现有技术恢复出的1588频率恢复的时钟信号输出到时钟锁相环。
步骤S305，时钟锁相环进入时钟保持状态。
在PDV抖动检测单元检测出PDV抖动大于预定值的情况下，控制模块控制时钟锁相环进入时钟保持状态，执行步骤S309。
步骤S306，判断1588频率恢复的时钟信号是否输入到时钟锁相环。
如果1588频率恢复的时钟信号没有输入到时钟锁相环，即信号输出开关已经关闭1588频率恢复的时钟信号输入到时钟锁相环，则执行步骤S307，否则执行步骤S303。
步骤S307，1588频率恢复的时钟信号输出到时钟锁相环。
在PDV抖动检测单元检测出PDV抖动变化量小于预定值并且1588频率恢复的时钟信号没有输出到时钟锁相环的情况下，控制模块打开信号输出开关，控制现有技术恢复的1588频率恢复的时钟输出到时钟锁相环。
步骤S308，时钟锁相环进入锁定状态。
在PDV抖动变化量小于预定值的情况下，控制模块控制时钟锁相环重新锁定1588频率恢复输出的时钟信号，进入锁定状态，执行步骤S309。
步骤S309，时钟锁相环输出经其处理后的信号。
时钟锁相环输出经其处理后的1588频率恢复的时钟信号。如果时钟锁相环是锁定状态，则时钟锁相环对现有的恢复装置输入的1588频率恢复输出的时钟信号进行处理，输出处理后的跟随主时钟的1588频率恢复输出的时钟信号；如果时钟锁相环是保持状态，则时钟锁相环对PDV抖动变化量大于预定值之前现有的恢复装置输入的1588频率恢复输出的时钟信号进行处理，并输出处理后的1588频率恢复输出的时钟信号。
图4是本发明实施例提供的一种提高1588频率恢复性能的***的结构示意图，如图4所示，所述***包括恢复装置、控制模块、信号输出开关、时钟锁相环。
恢复装置用于判断主时钟的1588时间戳(主时钟时间信息)和本地1588时间戳(本地时间信息)的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号。恢复装置包括PDV分析模块、时间鉴相器、时间滤波器和压控晶振。PDV分析模块，用于判断主时钟的1588时间戳和本地1588时间戳的变化，得到含有PDV抖动的时钟信号；时间鉴相器，用于消除所述时钟信号的PDV抖动；时间滤波器，用于将消除PDV抖动后的时钟信号进行滤波；压控晶振，用于调整经滤波后的时钟信号的相位变化，生成跟随主时钟的1588频率恢复时钟信号。
控制模块用于监测所述PDV抖动的变化量并控制所述信号输出开关的开关。控制模块包括PDV抖动检测单元，该单元负责侦测1588频率恢复报文的PDV抖动，主要负责控制锁相环锁定1588频率恢复输出的时钟信号和时钟保持。控制模块根据PDV抖动变化量的大小控制信号输出开关的开关及时钟锁相环的状态。在PDV抖动变化量大于预定值时，控制模块关闭信号输出开关，并强制时钟锁相环进入时钟保持状态，在PDV抖动变化量小于预定值时，打开信号输出开关并控制时钟锁相环进入时钟跟踪状态。
信号输出开关用于负责1588频率恢复的时钟信号是否输出到时钟锁相环。信号输出开关根据控制模块的指示，在所述PDV抖动的变化量大于预定值时切断所述1588频率恢复的时钟信号输入到时钟锁相环并在所述PDV抖动变化量小于预定值时输出所述1588频率恢复时钟信号到时钟锁相环。
时钟锁相环用于根据控制模块的控制在所述PDV抖动的变化量大于预定值时输出经其处理后的所述PDV抖动变化量大于预定值之前的1588频率恢复时钟信号并在所述PDV抖动变化量小于预定值时输出经其处理后的1588频率恢复时钟信号。时钟锁相环在进入时钟保持状态后，保持输出经其处理后的PDV抖动变化量大于预定值之前的1588频率恢复时钟信号；时钟锁相环进入时钟跟踪状态后锁定所述1588频率恢复时钟信号并输出经其处理后的1588频率恢复时钟信号。
综上所述，本发明通过检测PDV抖动变化，控制时钟锁相环进入时钟保持状态，进而控制1588频率恢复输出是否输入到时钟锁相环，从而确保1588频率恢复的稳定性，提高频率恢复质量。
尽管上文对本发明进行了详细说明，但是本发明不限于此，本技术领域技术人员可以根据本发明的原理进行各种修改。因此，凡按照本发明原理所作的修改，都应当理解为落入本发明的保护范围。

Claims (10)

1.一种提高1588频率恢复性能的实现方法，其特征在于，所述方法包括：
A、判断主时钟的1588时间戳和本地1588时间戳的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号；
B、监测所述PDV抖动的变化量；
C、若所述PDV抖动的变化量大于预定值，则中断所述1588频率恢复时钟信号并输出所述PDV抖动变化量大于预定值之前的所述1588频率恢复时钟信号，若所述PDV抖动变化量小于预定值，则继续步骤A的处理输出跟随主时钟的1588频率恢复时钟信号。
2.根据权利要求1所述的方法，其特征在于，所述步骤B之前还包括：
所述1588频率恢复时钟信号通过信号输出开关输入到时钟锁相环；
所述PDV抖动输入到控制模块。
3.根据权利要求2所述的方法，其特征在于，所述步骤C包括：
若所述PDV抖动的变化量大于预定值，则不将所述1588频率恢复的时钟信号输入到时钟锁相环，并强制时钟锁相环进入时钟保持状态；
若所述PDV抖动的变化量小于预定值时，则控制所述1588频率恢复的时钟信号输入到时钟锁相环，并控制时钟锁相环进入时钟跟踪状态。
4.根据权利要求3所述的方法，其特征在于，所述强制时钟锁相环进入时钟保持状态的步骤后还包括：
所述时钟锁相环保持输出经其处理后的PDV抖动变化量大于预定值之前的1588频率恢复时钟信号。
5.根据权利要求3所述的方法，其特征在于，所述控制时钟锁相环进入时钟跟踪状态的步骤后还包括：
所述时钟锁相环锁定所述1588频率恢复时钟信号并输出经其处理后的1588频率恢复时钟信号。
6.一种提高1588频率恢复性能的***，其特征在于，所述***包括：
恢复装置，用于判断主时钟的1588时间戳和本地1588时间戳的变化，得到网络延时变化PDV抖动，消除所述PDV抖动后经过滤波、调整压控晶振的相位变化得到并输出跟随主时钟的1588频率恢复时钟信号；
控制模块，用于监测所述PDV抖动的变化量并根据所述PDV抖动的变化量控制所述信号输出开关的开关及时钟锁相环的状态；
信号输出开关，用于根据控制模块的控制在所述PDV抖动的变化量大于预定值时切断所述1588频率恢复的时钟信号输入到时钟锁相环并在所述PDV抖动变化量小于预定值时输出所述1588频率恢复时钟信号到时钟锁相环；
时钟锁相环，用于根据控制模块的控制在所述PDV抖动的变化量大于预定值时输出经其处理后的所述PDV抖动变化量大于预定值之前的1588频率恢复时钟信号并在所述PDV抖动变化量小于预定值时输出经其处理后的1588频率恢复时钟信号。
7.根据权利要求1所述的***，其特征在于，
所述控制模块还用于在所述PDV抖动变化量大于预定值时切断所述信号输出开关，并强制时钟锁相环进入时钟保持状态，在所述PDV抖动变化量小于预定值时打开所述信号输出开关并控制时钟锁相环进入时钟跟踪状态。
8.根据权利要求7所述的***，其特征在于，
所述时钟锁相环还用于在进入时钟保持状态后，保持输出经其处理后的PDV抖动变化量大于预定值之前的1588频率恢复时钟信号。
9.根据权利要求8所述的***，其特征在于，
所述时钟锁相环还用于进入时钟跟踪状态后锁定所述1588频率恢复时钟信号并输出经其处理后的1588频率恢复时钟信号。
10.根据权利要求6至9任一项所述的***，其特征在于，所述恢复装置还包括：
PDV分析模块，用于判断主时钟的1588时间戳和本地1588时间戳的变化，得到含有PDV抖动的时钟信号；
时间鉴相器，用于消除所述时钟信号的PDV抖动；
时间滤波器，用于将消除PDV抖动后的时钟信号进行滤波；
压控晶振，用于调整经滤波后的时钟信号的相位变化，生成跟随主时钟的1588频率恢复时钟信号。
CN201110409386.8A 2011-12-09 2011-12-09 一种提高1588频率恢复性能的实现方法及*** Active CN102624475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110409386.8A CN102624475B (zh) 2011-12-09 2011-12-09 一种提高1588频率恢复性能的实现方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110409386.8A CN102624475B (zh) 2011-12-09 2011-12-09 一种提高1588频率恢复性能的实现方法及***

Publications (2)

Publication Number Publication Date
CN102624475A true CN102624475A (zh) 2012-08-01
CN102624475B CN102624475B (zh) 2017-05-31

Family

ID=46564170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110409386.8A Active CN102624475B (zh) 2011-12-09 2011-12-09 一种提高1588频率恢复性能的实现方法及***

Country Status (1)

Country Link
CN (1) CN102624475B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117032394A (zh) * 2023-10-08 2023-11-10 成都世源频控技术股份有限公司 一种高频率准确度参考时钟源

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083523B (zh) * 2007-07-27 2010-08-11 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
CN101222288B (zh) * 2008-02-01 2011-07-20 华为技术有限公司 一种自适应网络抖动的ip网络传输方法、***及设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083523B (zh) * 2007-07-27 2010-08-11 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
CN101222288B (zh) * 2008-02-01 2011-07-20 华为技术有限公司 一种自适应网络抖动的ip网络传输方法、***及设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117032394A (zh) * 2023-10-08 2023-11-10 成都世源频控技术股份有限公司 一种高频率准确度参考时钟源
CN117032394B (zh) * 2023-10-08 2024-02-06 成都世源频控技术股份有限公司 一种高频率准确度参考时钟源

Also Published As

Publication number Publication date
CN102624475B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
EP3100357B1 (en) Double phase-locked loop with frequency stabilization
CA2707642C (en) Method for estimating and monitoring timing errors in packet data networks
US8824332B2 (en) Method for selecting clock source in Synchronization Digital Hierarchy network
CN101686120B (zh) 一种实现时钟同步的装置及方法
WO2011072881A1 (en) Configuration of synchronisation network having synchronization trails for time sync and frequency sync
CN103248445A (zh) 一种时钟同步方法和装置
JP2008503931A (ja) アイドル時間ループスタビライザを備えた電荷ポンプｐｌｌに基づいたバーストモード受信器
CN103686982B (zh) 一种基于时钟信息的时间同步方法以及节点设备
US20160202722A1 (en) Transmission device and method for controlling fifo circuit
CN102104474B (zh) 一种时钟检测方法及装置
CN104253665B (zh) 同步设备和包含该设备的同步***
US11835999B2 (en) Controller which adjusts clock frequency based on received symbol rate
EP2837117B1 (en) Clock switching algorithm based on preferred clock source
EP2509251B1 (en) A method and a device for controlling frequency synchronization
CN102624475A (zh) 一种提高1588频率恢复性能的实现方法及***
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
WO2011003318A1 (zh) 一种源同步接收装置及源同步方法
WO2020155308A1 (zh) 广域***保护装置的同步方法、装置、厂站及拓扑架构
JP6319423B2 (ja) 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法
US9042737B2 (en) Clock and data recovery unit and power control method therefor and PON system
JP5407976B2 (ja) 通信装置、子局装置、通信システム及び通信方法
JP2010212945A (ja) クロック同期のための受信側ノード、その方法及びそのプログラム
JP2005012537A (ja) 同期方法および通信装置
JP2012169815A (ja) 光受信器および局舎装置
CN116846530B (zh) 基于全网时钟频率同步的光交换网络、数据发送及接收方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant