CN102624371A - 输出电路、温度开关ic以及电池组 - Google Patents

输出电路、温度开关ic以及电池组 Download PDF

Info

Publication number
CN102624371A
CN102624371A CN2012100155959A CN201210015595A CN102624371A CN 102624371 A CN102624371 A CN 102624371A CN 2012100155959 A CN2012100155959 A CN 2012100155959A CN 201210015595 A CN201210015595 A CN 201210015595A CN 102624371 A CN102624371 A CN 102624371A
Authority
CN
China
Prior art keywords
voltage
mentioned
circuit
output circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100155959A
Other languages
English (en)
Other versions
CN102624371B (zh
Inventor
三谷正宏
平冈直洋
杉浦正一
五十岚敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102624371A publication Critical patent/CN102624371A/zh
Application granted granted Critical
Publication of CN102624371B publication Critical patent/CN102624371B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/20—Modifications for resetting core switching units to a predetermined state
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
    • A63B67/04—Table games physically beneficial for the human body, modelled on outdoor sports, e.g. table tennis
    • A63B67/045—Supports for table tennis nets
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B71/00—Games or sports accessories not covered in groups A63B1/00 - A63B69/00
    • A63B71/04—Games or sports accessories not covered in groups A63B1/00 - A63B69/00 for small-room or indoor sporting games
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/007188—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/007192—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H02J7/007194—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature of the battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04—Regulation of charging current or voltage
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B2208/00—Characteristics or parameters related to the user or player
    • A63B2208/12—Characteristics or parameters related to the user or player specially adapted for children
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)
  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供输出电路、温度开关IC以及电池组。即使在电源电压小于工作电压的情况下，该输出电路的输出也不会不稳定，而且面积较小。作为解决手段，在反相器电路的电源端子处设置开关电路，当电源电压小于电路的工作电压时，开关电路停止反相器电路的工作。并且，在反相器电路的输出端子处设置电流源，当反相器电路的工作停止时，将输出固定为电源电压。

Description

输出电路、温度开关IC以及电池组
技术领域
本发明涉及单侧输出为高阻抗的输出电路，尤其涉及当电源电压较低时能稳定工作的输出电路。本发明还涉及具备该输出电路的温度开关IC以及电池组。
背景技术
说明现有的输出电路。图7是示出现有的输出电路的电路图。
现有的输出电路具有与输入端子连接的反相器97、作为输出驱动器的NMOS晶体管93、设置于电源与接地之间的进行了二极管连接的NMOS晶体管95和电容96、被以上部件控制的NMOS晶体管94。
当对电路接通电源后，电源电压VDD逐渐升高。当电源电压VDD低于阈值电压Vthn95时，NMOS晶体管95处于非导通。电容96使得NMOS晶体管94的栅极电压成为接地电压VSS，因此NMOS晶体管94截止。因而输出电路的输出端子处于高阻抗状态。因此，在电源接通时等电源电压VDD低于电路的最低工作电压的情况下，可确定输出电路的输出端子必定处于高阻抗状态。
当电源电压VDD高于NMOS晶体管95的阈值电压Vthn95时，NMOS晶体管95导通。电容96利用NMOS晶体管95流出的电流进行充电。当栅极电压逐渐变高而高于阈值电压时，NMOS晶体管94导通。NMOS晶体管94导通后，NMOS晶体管93的功能变得有效，将反相器97的输出传递给输出端子。在输出电路的输入端子的电压为低电平的情况下，NMOS晶体管93导通，输出端子的输出电压VOUT成为接地电压VSS。另外，在输出电路的输入端子的电压为高电平的情况下，NMOS晶体管93截止，输出端子的输出电压VOUT成为高阻抗状态(例如，参见专利文献1)。
专利文献1：日本特开平06-075668号公报
在现有的输出电路中，与NMOS晶体管93串联地设有NMOS晶体管94。作为输出驱动器的NMOS晶体管93，要求具有驱动能力，因此要使用大尺寸的NMOS晶体管。因此，对于NMOS晶体管94，要求具有与NMOS晶体管93同等以上程度的驱动能力。
在现有的输出电路中，NMOS晶体管94的尺寸较大，因此存在输出电路的面积变大的课题。
发明内容
本发明的输出电路正是鉴于上述课题而完成的，提供面积较小的输出电路。
本发明为了解决上述课题，提供一种开漏输出的输出电路，其特征在于，该输出电路具有：反相器电路，其与上述输出电路的输入端子连接；输出MOS晶体管，其栅极与上述反相器电路的输出端子连接，漏极与上述输出电路的输出端子连接，源极与第1电源端子连接；开关电路，其设置于上述反相器电路与第2电源端子之间；以及电流源，其设置于上述输出MOS晶体管的栅极与上述第1电源端子之间，当电源电压低于上述输出电路的最低工作电压时，上述开关电路截止。
本发明的输出电路构成为，在电源电压小于电路的工作电压时，停止反相器的工作，控制输出驱动器的栅极，使其截止。因此，在输出驱动器的源极与电源之间无需尺寸较大的MOS晶体管，因此能够提供即使电源电压小于工作电压、输出也不会不稳定、且面积较小的输出电路。
附图说明
图1是示出本实施方式的输出电路的电路图。
图2是示出本实施方式的输出电路的其它例子的电路图。
图3是示出本实施方式的输出电路的其它例子的电路图。
图4是示出电池组的框图。
图5是示出电池保护IC的框图。
图6是示出温度开关IC的框图。
图7是示出现有的输出电路的电路图。
标号说明
10输出电路；31电流源；50电池组；51电池保护IC；52温度开关IC；58电池；61、62、71、72基准电压生成电路；63过放电检测比较器；64过充电检测比较器；73高温检测比较器；74低温检测比较器；75温度电压生成电路。
具体实施方式
下面参照附图说明本发明的实施方式。
图1是示出本实施方式的输出电路的电路图。
输出电路10具有PMOS晶体管11和12、NMOS晶体管21和22、电流源31。
PMOS晶体管11的栅极与输出电路10的输入端子连接，源极与PMOS晶体管12的漏极连接，漏极与NMOS晶体管22的栅极连接。NMOS晶体管21的栅极与输出电路的输入端子连接，源极与接地端子(接地电压侧的电源供给端子)连接，漏极与NMOS晶体管22的栅极连接。PMOS晶体管12的栅极与接地端子连接，源极与电源端子(电源电压侧的电源供给端子)连接。PMOS晶体管12设置于由PMOS晶体管11和NMOS晶体管21构成的反相器36的电源供给线上。
电流源31设置于PMOS晶体管11的漏极与接地端子之间。NMOS晶体管22的源极与接地端子连接，漏极与输出电路10的输出端子连接。NMOS晶体管22是开漏(open drain)形式的输出驱动器。
此处，PMOS晶体管12的阈值电压的绝对值|Vthp12|比PMOS晶体管11的阈值电压的绝对值|Vthp11|高，是输出电路10的最低工作电源电压。如果电源电压VDD低于最低工作电源电压，则PMOS晶体管12截止，不会将电源电压VDD提供给反相器36。另外，电流源31使NMOS晶体管22截止。
下面说明输出电路10的工作。
接通电源后，电源电压VDD升高。此时，如果电源电压VDD低于PMOS晶体管12的阈值电压的绝对值|Vthp12|，则PMOS晶体管12截止。于是，电源电压VDD不会被提供给反相器36。因此，该反相器36的输出端子会被电流源31下拉，从而反相器36的输出电压成为接地电压VSS。由于栅极电压成为接地电压VSS，因此作为输出驱动器的NMOS晶体管22截止，输出电路10的输出端子成为高阻抗状态。因此，输出电路10的输出端子会被上拉至将其与输入端子连接的后级电路的电源电压，因而后级电路不会进行误动作。
当电源电压VDD高于PMOS晶体管12的阈值电压的绝对值|Vthp12|时，PMOS晶体管12导通。于是，电源电压VDD被提供给反相器36。
此处，当输出电路10的输入端子的电压为低电平时，NMOS晶体管22的栅极电压通过反相器36而变为高电平，NMOS晶体管22导通，输出电压VOUT成为接地电压VSS。并且，电流源31的驱动能力被设计为低于PMOS晶体管11的驱动能力。
另外，如果输出电路10的输入端子的电压为高电平，则NMOS晶体管22的栅极电压通过反相器36而成为低电平，NMOS晶体管22截止，输出电路10的输出端子成为高阻抗状态。
根据本实施方式的输出电路，当电源电压小于电路的工作电压时，停止反相器的工作，通过电流源使输出驱动器的栅极截止，因此在输出驱动器与电源之间无需尺寸较大的MOS晶体管。因此能减小输出电路10的面积。
另外，当电源接通时等电源电压VDD低于输出电路10的最低工作电源电压时，输出电压VOUT必定会成为高阻抗，因此后级电路不会进行误动作。
图2是示出本实施方式的输出电路的其它例子的电路图。图2的输出电路10还具有电流源32与PMOS晶体管13。
PMOS晶体管13与电流源32串联连接在电源端子与接地端子之间。PMOS晶体管13的栅极以及漏极与接地端子连接。电流源32与PMOS晶体管13的源极的连接点连接于PMOS晶体管12的栅极。
通过采取这种结构，可利用电流源32和2个PMOS晶体管12～13设定输出电路10的最低工作电源电压。即，当电源电压VDD高于2个PMOS晶体管12和13的阈值电压的绝对值的合计电压时，PMOS晶体管12导通，电源电压VDD被提供给反相器36。
并且，在图2的输出中，在PMOS晶体管12的栅极与接地端子之间设有进行二极管连接的PMOS晶体管13，但也可以设置进行二极管连接的NMOS晶体管。
图3是示出本实施方式的输出电路的其它例子的电路图。如图3所示，NMOS晶体管22的栅极可以经由电阻33与PMOS晶体管11的漏极连接。
通过采取这种结构，由电阻33和NMOS晶体管22的栅/源间电容构成低通滤波器，因此浪涌(surge)导致的NMOS晶体管22的误动作会变少。并且，电流源31可以连接在电阻33和NMOS晶体管21的漏极的连接点处。
并且，在图1的输出电路中，用于对向反相器36提供电源电压VDD进行控制的NMOS晶体管也可以设置于反相器36与接地端子之间。另外，图1中使用的是开漏形式的NMOS晶体管22，当电源电压VDD低于输出电路10的最低工作电源电压时，输出电压VOUT成为高阻抗。然而，虽然没有图示，也可以使用开漏形式的PMOS晶体管。
此时，用于对向反相器36提供电源电压VDD进行控制的NMOS晶体管的栅极与电源端子连接，源极与接地端子连接，漏极与NMOS晶体管21的源极连接。开漏形式的PMOS晶体管的栅极与反相器36的输出端子连接，源极与电源端子连接，漏极与输出电路10的输出端子连接。电流源31设置于电源端子与反相器36的输出端子之间。
此处，当电源电压VDD高于NMOS晶体管的阈值电压Vthn时，NMOS晶体管导通，电源电压VDD被提供给反相器36。
另外，当电源电压VDD低于PMOS晶体管12的阈值电压的绝对值|Vthp12|时，PMOS晶体管12截止。于是，电源电压VDD不会被提供给反相器36。因此，该反相器36的输出端子会被电流源31上拉，从而反相器36的输出电压成为电源电压VDD，PMOS晶体管截止，输出电路10的输出端子成为高阻抗状态。
接着，说明输出电路10的一个应用例。首先说明具备输出电路10的温度开关IC和具备电池保护IC的电池组的结构。此处，温度开关IC检测异常温度。电池保护IC保护电池不会受到过充电/过放电的影响。图4是示出电池组的框图。图5是示出电池保护IC的框图。图6是示出温度开关IC的框图。
如图4所示，电池组50具有电池保护IC51、温度开关IC52、P型FET53～55、电阻57和电池58。另外，电池组50具有外部端子EB+和外部端子EB-。
如图5所示，电池保护IC51具有基准电压生成电路61～62、过充电检测比较器64和过放电检测比较器63。另外，电池保护IC51具有电源端子、接地端子、充电控制端子CO和放电控制端子DO。
如图6所示，温度开关IC52具有温度电压生成电路75、基准电压生成电路71～72、高温检测比较器73、低温检测比较器74、NOR电路76和输出电路10。虽然没有图示，但是，温度电压生成电路75由PNP双极型晶体管等构成。另外，温度开关IC52具有电源端子、接地端子和输出端子DET。
电池保护IC51的电源端子与电池58的正极端子连接，接地端子与电池58的负极端子连接，放电控制端子DO与P型FET53的栅极连接，充电控制端子CO与P型FET54的栅极以及P型FET55的漏极连接。温度开关IC52的电源端子与电池58的正极端子连接，接地端子与电池58的负极端子连接，输出端子DET与P型FET55的栅极连接。
电阻57设置于外部端子EB+、与输出端子DET和P型FET55的栅极的连接点之间。P型FET53的源极以及背栅极与电池58的正极端子连接，漏极与P型FET54的漏极连接。P型FET54的源极以及背栅极与外部端子EB+连接。P型FET55的源极以及背栅极与外部端子EB+连接。外部端子EB-与电池58的负极端子连接。即，P型FET53～54串联设置于电池58的充放电路径上。
基准电压生成电路61～62、过充电检测比较器64与过放电检测比较器63设置于电源端子与接地端子之间。过充电检测比较器64的反相输入端子与基准电压生成电路62的输出端子连接，同相输入端子与电源端子连接，输出端子与充电控制端子CO连接。过放电检测比较器63的反相输入端子与电源端子连接，同相输入端子与基准电压生成电路61的输出端子连接，输出端子与放电控制端子DO连接。
基准电压生成电路71～72、高温检测比较器73、低温检测比较器74、温度电压生成电路75、NOR电路76、输出电路10设置于电源端子与接地端子之间。高温检测比较器73的同相输入端子与基准电压生成电路71的输出端子连接，反相输入端子与温度电压生成电路75的输出端子连接。低温检测比较器74的同相输入端子与温度电压生成电路75的输出端子连接，反相输入端子与基准电压生成电路72的输出端子连接。NOR电路76的第1输入端子与高温检测比较器73的输出端子连接，第2输入端子与低温检测比较器74的输出端子连接，输出端子与输出电路10的输入端子连接。输出电路10的输出端子与输出端子DET连接。
温度开关IC52在检测到异常温度时，流出输出电流。电阻57基于输出电流而产生电压。P型FET55通过产生于电阻57的电压而导通。于是，充电控制用的P型FET54截止，对充电进行控制。另外，当电池58处于过充电状态时，电池保护IC51进行工作，以使得P型FET54截止。当电池58处于过放电状态时，电池保护IC51进行工作，以使得放电控制用的P型FET53截止。
下面，说明电池组50的工作。
[电池58处于过充电状态时的工作]
充电器(未图示)与电池组50连接。基准电压生成电路62生成与表示电池58处于过充电状态的过充电电压对应的基准电压VREF2。过充电检测比较器64比较电池58的电压的分压电压与基准电压VREF2，根据比较结果，使输出电压反转。具体而言，当电池58的电压的分压电压为基准电压VREF2以上时，过充电检测比较器64的输出电压反转而成为高电平。于是，P型FET54截止，停止对电池58充电。
[电池58处于过放电状态时的工作]
负载(未图示)与电池组50连接。基准电压生成电路61生成与表示电池58处于过放电状态的过放电电压对应的基准电压VREF1。过放电检测比较器63比较电池58的电压的分压电压与基准电压VREF1，根据比较结果，使输出电压反转。具体而言，当电池58的电压的分压电压为基准电压VREF1以下时，过放电检测比较器63的输出电压反转而成为高电平。于是，P型FET53截止，停止从电池58放电。
[高温的异常温度时的工作]
温度电压生成电路75生成基于温度的温度电压VTEMP。温度电压生成电路75具有温度变高时温度电压VTEMP变低的特性。基准电压生成电路71生成与应检测的高温的异常温度对应的基准电压VREF3。高温检测比较器73比较温度电压VTEMP与基准电压VREF3，根据比较结果，使输出电压反转。具体而言，温度变高使得温度电压VTEMP变低，当温度电压VTEMP为基准电压VREF3以下时，高温检测比较器73的输出电压成为高电平。即，当温度为高温的异常温度以上时，高温检测比较器73的输出电压成为高电平。于是，NOR电路76的输出电压成为低电平，输出电路10导通而向电阻57流过电流，在电阻57上产生电压，输出端子DET的电压成为低电平。于是，P型FET55导通，P型FET54截止，停止对电池58充电。
[低温的异常温度时的工作]
基准电压生成电路72生成与应检测的低温的异常温度对应的基准电压VREF4。低温检测比较器74比较温度电压VTEMP与基准电压VREF4，根据比较结果，使输出电压反转。具体而言，温度变低使得温度电压VTEMP变高，当温度电压VTEMP为基准电压VREF4以上时，低温检测比较器74的输出电压成为高电平。即，当温度为低温的异常温度以下时，低温检测比较器74的输出电压成为高电平。于是，如上所述，停止对电池58充电。
由此，通过上述输出电路10的工作，在电源电压VDD低于输出电路10的最低工作电源电压的情况下，温度开关IC52的输出电路10必定会截止。于是，输出电路10的输出端子、即温度开关IC52的输出端子DET的电压必定会被电阻57上拉至外部端子EB+的电压。因而，在电源电压VDD低于输出电路10的最低工作电源电压的情况下，P型FET55必定会截止，因此温度开关IC52必定无法经由P型FET55控制P型FET54。于是，例如在从0伏附近电压的状态起对电池58进行充电的情况下，电池58的电压(电源电压VDD)较低，因而可防止这样的情况：温度开关IC52进行误动作而使P型FET54截止，尽管电池58的电压较低也会停止充电。
并且，如图6所示，作为电池组50的保护功能，需要过充电检测比较器64和过放电检测比较器63。然而，未进行图示，当在电池组50的规格方面不需要过放电检测功能作为保护功能时，也可以去除过放电检测比较器63。此时，也去除P型FET53。
另外，如图6所示，作为电池组50的保护功能，需要高温检测比较器73和低温检测比较器74。然而，当电池组50的规格方面不需要低温检测功能或高温检测功能作为保护功能时，可以不具备低温检测比较器74或高温检测比较器73。
另外，电阻57和P型FET55等可以通过温度开关IC52而内置。
另外，在图4中，充放电控制用的P型FET53～54设置于外部端子EB+与电池58的正极端子之间，虽然没有图示，然而2个N型FET也可以设置于外部端子EB-与电池58的负极端子之间。此时，可适当变更P型FET55、电阻57、电池保护IC51的内部电路、温度开关IC52的内部电路。
另外，在图4中，温度开关IC52仅控制充电控制用的P型FET54，然而，虽然没有图示，也可以仅控制放电控制用的P型FET53。还可以控制P型FET53～54双方。

Claims (5)

1.一种开漏输出的输出电路，其特征在于，该输出电路具有：
反相器电路，其与上述输出电路的输入端子连接；
输出MOS晶体管，其栅极与上述反相器电路的输出端子连接，漏极与上述输出电路的输出端子连接，源极与第1电源端子连接；
开关电路，其设置于上述反相器电路与第2电源端子之间；以及
电流源，其设置于上述输出MOS晶体管的栅极与上述第1电源端子之间，
当电源电压低于上述输出电路的最低工作电压时，上述开关电路截止。
2.根据权利要求1所述的输出电路，其特征在于，
上述开关电路由栅极与第1电源端子连接的MOS晶体管构成，
上述MOS晶体管的阈值电压的绝对值是上述最低工作电压。
3.根据权利要求2所述的输出电路，其特征在于，
上述开关电路还具有串联连接在第1电源端子与第2电源端子之间的第2电流源以及第2MOS晶体管，
上述第2电流源与上述第2MOS晶体管的连接节点连接于上述MOS晶体管的栅极，上述MOS晶体管与上述第2MOS晶体管的阈值电压的绝对值的合计电压是上述最低工作电压。
4.一种温度开关IC，其特征在于，该温度开关IC具有：
温度电压生成电路，其生成基于温度的温度电压；
基准电压生成电路，其生成与异常温度对应的基准电压；
比较器，其比较上述温度电压与上述基准电压，根据比较结果，使输出电压反转；以及
权利要求1所述的输出电路，其与上述比较器的输出端子连接。
5.一种电池组，其具有电池和控制上述电池的充放电的电池保护IC，其特征在于，该电池组具有：
充电控制用FET，其设置于上述电池的充放电路径上；以及
权利要求4所述的温度开关IC，其检测异常温度，
上述温度开关IC在检测到异常温度时，使上述充电控制用FET截止。
CN201210015595.9A 2011-01-25 2012-01-18 输出电路、温度开关ic以及电池组 Expired - Fee Related CN102624371B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011013326A JP5588370B2 (ja) 2011-01-25 2011-01-25 出力回路、温度スイッチｉｃ、及び、電池パック
JP2011-013326 2011-01-25

Publications (2)

Publication Number Publication Date
CN102624371A true CN102624371A (zh) 2012-08-01
CN102624371B CN102624371B (zh) 2016-06-22

Family

ID=46543705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210015595.9A Expired - Fee Related CN102624371B (zh) 2011-01-25 2012-01-18 输出电路、温度开关ic以及电池组

Country Status (5)

Country Link
US (1) US9118326B2 (zh)
JP (1) JP5588370B2 (zh)
KR (1) KR101751547B1 (zh)
CN (1) CN102624371B (zh)
TW (1) TWI539747B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024337A1 (ja) * 2012-08-10 2014-02-13 パナソニック株式会社 バッテリー装置およびバッテリー制御装置
TWI583089B (zh) * 2016-04-29 2017-05-11 盧昭正 電池放電保護裝置
KR101944989B1 (ko) * 2017-06-20 2019-02-01 장철호 장애인 및 비장애인용 비상 경고 장치
US10979049B2 (en) * 2019-05-03 2021-04-13 Taiwan Semiconductor Manufacturing Company Ltd. Logic buffer circuit and method
DE102020104129A1 (de) * 2019-05-03 2020-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Logikpufferschaltung und verfahren

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750135A (en) * 1980-09-09 1982-03-24 Nec Corp Inverter circuit
JPS5869115A (ja) * 1981-10-20 1983-04-25 Toshiba Corp 半導体集積回路
JPH02210913A (ja) * 1989-02-10 1990-08-22 Matsushita Electric Ind Co Ltd Ｍｏｓ集積回路
JPH11201830A (ja) * 1997-11-17 1999-07-30 Fuji Electric Co Ltd 温度検出機能内蔵ドライバｉｃ
US6351158B1 (en) * 1999-11-19 2002-02-26 Intersil Americas Inc. Floating gate circuit for backwards driven MOS output driver
JP2005260868A (ja) * 2004-03-15 2005-09-22 Nec Saitama Ltd 移動通信機器
JP2009198476A (ja) * 2008-01-24 2009-09-03 Ricoh Co Ltd 電圧検出回路
CN101944903A (zh) * 2009-07-03 2011-01-12 精工电子有限公司 Cmos输入缓冲电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323669A (en) * 1976-08-17 1978-03-04 Citizen Watch Co Ltd Small electronic device
JPS592436A (ja) * 1982-06-29 1984-01-09 Fujitsu Ltd Ｔｔｌ回路
US4791323A (en) * 1986-10-23 1988-12-13 Silicon Systems, Inc. Level translation circuit
JPH0814781B2 (ja) * 1988-07-18 1996-02-14 三菱電機株式会社 Ｉｃメモリカード
JPH0334719A (ja) * 1989-06-30 1991-02-14 Toshiba Micro Electron Kk 半導体集積回路
JPH0675668A (ja) 1992-08-25 1994-03-18 Nec Corp 出力回路
US5406139A (en) * 1993-03-19 1995-04-11 Advanced Micro Devices, Inc. Input buffer utilizing a cascode to provide a zero power TTL to CMOS input with high speed switching
US6069491A (en) * 1997-02-17 2000-05-30 Siemens Aktiengesellschaft Integrated buffer circuit
US6362655B1 (en) * 2000-11-15 2002-03-26 Intel Corporation Linear active resistor and driver circuit incorporating the same
US7598779B1 (en) * 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
JP2006112889A (ja) * 2004-10-14 2006-04-27 Kawasaki Microelectronics Kk 電源電圧検出回路
US8018268B1 (en) * 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
JP4764234B2 (ja) * 2006-04-07 2011-08-31 株式会社東芝 インピーダンス変換回路及び電子機器
JP2008028442A (ja) * 2006-07-18 2008-02-07 Ricoh Co Ltd 電流駆動型差動ドライバを備える半導体装置及び電流駆動差動ドライバの動作制御方法
US7511534B1 (en) * 2007-10-05 2009-03-31 Micron Technology, Inc. Circuits, devices, systems, and methods of operation for a linear output driver
JP5442558B2 (ja) * 2010-08-06 2014-03-12 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750135A (en) * 1980-09-09 1982-03-24 Nec Corp Inverter circuit
JPS5869115A (ja) * 1981-10-20 1983-04-25 Toshiba Corp 半導体集積回路
JPH02210913A (ja) * 1989-02-10 1990-08-22 Matsushita Electric Ind Co Ltd Ｍｏｓ集積回路
JPH11201830A (ja) * 1997-11-17 1999-07-30 Fuji Electric Co Ltd 温度検出機能内蔵ドライバｉｃ
US6351158B1 (en) * 1999-11-19 2002-02-26 Intersil Americas Inc. Floating gate circuit for backwards driven MOS output driver
JP2005260868A (ja) * 2004-03-15 2005-09-22 Nec Saitama Ltd 移動通信機器
JP2009198476A (ja) * 2008-01-24 2009-09-03 Ricoh Co Ltd 電圧検出回路
CN101944903A (zh) * 2009-07-03 2011-01-12 精工电子有限公司 Cmos输入缓冲电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路

Also Published As

Publication number Publication date
TW201304413A (zh) 2013-01-16
JP2012156718A (ja) 2012-08-16
TWI539747B (zh) 2016-06-21
US20120187911A1 (en) 2012-07-26
CN102624371B (zh) 2016-06-22
JP5588370B2 (ja) 2014-09-10
KR101751547B1 (ko) 2017-06-27
US9118326B2 (en) 2015-08-25
KR20120086256A (ko) 2012-08-02

Similar Documents

Publication Publication Date Title
CN101552482B (zh) 充放电控制电路及电池装置
JP5439000B2 (ja) 組電池システム及び組電池の保護装置
EP2595270B1 (en) Electric power tool using battery pack as power supply thereof, and adapter therefor
CN101814725B (zh) 二次电池
US9018914B2 (en) Low side NMOS protection circuit for battery pack application
US10498149B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
CN104022541B (zh) 充放电控制电路以及电池装置
CN102624371A (zh) 输出电路、温度开关ic以及电池组
CN104022542A (zh) 充放电控制电路以及充放电控制方法
WO2008019391A1 (en) Charge-pump biased battery protection circuit
CN102122734A (zh) 电池组
US20090243543A1 (en) Charge and discharge control circuit and battery device
CN103972949A (zh) 充放电控制电路以及电池装置
CN102969698A (zh) 半导体集成电路、保护电路以及电池组
JP2017208881A (ja) バッテリ装置
US6194871B1 (en) Charge and discharge control circuit and apparatus for secondary battery
CN101252284B (zh) 半导体装置和充电式电源装置
KR20150032818A (ko) 충방전 제어 회로 및 배터리 장치
CN102111000B (zh) 电池状态监视电路及电池装置
CN113419617A (zh) 一种可穿戴设备充电复位电路及控制方法
CN101877478A (zh) 电池放电保护装置
CN102005788B (zh) 电池状态监视电路以及电池装置
US20230387712A1 (en) Power system design and control technology
CN117879119B (zh) 储能电源扩容的控制***及方法
US20220216702A1 (en) Pre-charge circuit and battery system having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160405

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

Termination date: 20220118

CF01 Termination of patent right due to non-payment of annual fee