CN102623480A - 发光二极管阵列及其制造方法 - Google Patents

发光二极管阵列及其制造方法 Download PDF

Info

Publication number
CN102623480A
CN102623480A CN2011100368433A CN201110036843A CN102623480A CN 102623480 A CN102623480 A CN 102623480A CN 2011100368433 A CN2011100368433 A CN 2011100368433A CN 201110036843 A CN201110036843 A CN 201110036843A CN 102623480 A CN102623480 A CN 102623480A
Authority
CN
China
Prior art keywords
emitting diode
light
electrode
light emitting
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100368433A
Other languages
English (en)
Inventor
洪瑞华
卢怡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pinecone Energies Inc Taiwan
Original Assignee
Pinecone Energies Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pinecone Energies Inc Taiwan filed Critical Pinecone Energies Inc Taiwan
Priority to CN2011100368433A priority Critical patent/CN102623480A/zh
Publication of CN102623480A publication Critical patent/CN102623480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Led Device Packages (AREA)

Abstract

本发明揭露一种发光二极管阵列及其制造方法，首先形成一发光二极管结构于一暂时基板上；进行一元件化程序，通过间隙区隔发光二极管结构为第一发光二极管与第二发光二极管，且分别电性连接一第一电极以及一第二电极；放置至少一种高分子材料层于发光二极管结构上方且至少部分填充于间隙当中；于高分子材料层上形成至少一内连线，电性连接第一电极与第二电极；于完成内连线的高分子材料层上形成一功能结构；最后移除暂时基板。

Description

发光二极管阵列及其制造方法
技术领域
本发明有关于一种半导体发光元件，特别是有关于一种发光二极管阵列及其制造方法。
背景技术
请参阅图1A，其是一现有技术水平式发光二极管的构造示意图，水平式发光二极管包含有磊晶基板11，自磊晶基板11向上磊晶成长的磊晶结构12a，以及设置在磊晶结构12a上，用以提供电能的电极单元13a。磊晶基板11由易于供氮化(铟)镓系列半导体材料磊晶成长的材料，例如蓝宝石(sapphire)或碳化硅来构成。
磊晶结构12a通常是选自氮化(铟)镓系列半导体材料自磊晶基板11向上磊晶形成n型掺杂层121a及p型掺杂层122a，提供电能时n型掺杂层121a及p型掺杂层122a接面处所构成的发光区123a将产生电子-电洞复合现象，导致电子会位移到较低的能阶，同时以光子的模式释放出能量。目前发光区123a是以一多量子井(Multiple Quantum Well，简称MQW)结构来完成，用以在空间上限制了电子电洞的运动，使得电子和电洞有较高的机率复合，进而增强发光效率。
而上述电极单元13a包括第一电极131a与第二电极132a，分别与n型掺杂层121a及p型掺杂层122a完成欧姆接触，进而对磊晶结构12a提供电能。当对第一、二电极131a、132a施加电压时，电流自第二电极132a向磊晶基板11方向向下行进后再于磊晶结构12a中水平分散流通，而使磊晶结构12a以光电效应产生光子，进而向外发光，这也是水平式发光二极管的命名由来。
水平式发光二极管的优势在于制作过程简单，但其存在有电流雍塞(current crowding)、非均匀出光及热堆积(thermal accumulation)等问题。于是，用以改善上述缺失的垂直式结构发光二极管便被发展出来。
请参见图1B，其是一现有技术垂直式发光二极管的构造示意图，垂直式发光二极管包含有磊晶结构12b以及设置在磊晶结构12b上，用以提供电能的电极单元13b。磊晶结构12b同样可选自氮化(铟)镓系列半导体材料自磊晶基板(本图未示出)向上磊晶形成n型掺杂层121b、多量子井(MQW)结构123b及p型掺杂层122b。然后，接上第二电极132b，与p型掺杂层122b完成欧姆接触，而且第二电极132b还可贴合至一散热基板14，增加散热效率。最后，再将磊晶基板剥除后接上第一电极131b，与n型掺杂层121b完成欧姆接触。当对第一、二电极131b、132b施加电压时，电流是呈垂直方向流通。于是，发展出的垂直式发光二极管(vertical LED)可有效改善传统的水平式发光二极管的电流雍塞、非均匀出光，与热堆积的问题，但是无可避免地，制程步骤将较为繁复。
而上述水平式发光二极管与垂直式发光二极管，大都是以单颗晶粒的方式完成封装，若是要制作出大面积的面光源，便需要发展出更适合的发光二极管结构，故本案再提出关于发光二极管的新制造方法与结构，用以改善现有手段的不足之处。
发明内容
有鉴于此，本发明的目的是提供一种发光二极管阵列及其制造方法，以提高产品的良率。
本发明主要揭露一种发光二极管阵列，包含：功能结构，至少包含永久基板；第一发光二极管，位于功能结构的上方；第一电极，第一电极电性连接第一发光二极管，其中，第一电极位于第一发光二极管与功能结构之间；第二发光二极管，位于功能结构的上方；第二电极，第二电极电性连接第二发光二极管，其中，第二电极位于第二发光二极管与功能结构之间，第一发光二极管与第二发光二极管是被间隙所分隔；至少一层高分子材料，至少部分填充于间隙当中；内连线，位于上述高分子材料层的下方，电性连接第一电极与第二电极。
本发明另一方面揭露一种发光二极管阵列的制造方法，首先形成发光二极管结构于暂时基板上；进行元件化程序，通过间隙区隔发光二极管结构为第一发光二极管与第二发光二极管，且分别电性连接第一电极以及第二电极；放置至少一种高分子材料层于发光二极管结构上方且至少部分填充于间隙当中；于高分子材料层上形成至少内连线，电性连接第一电极与第二电极；于完成内连线的高分子材料层上形成一功能结构；最后移除暂时基板。
在本发明的一个范例中，该发光二极管阵列更包含至少一层介电材料位于该高分子材料与该内连线之间。
在本发明的一个范例中，该功能结构至少包含该永久基板与一绝缘层，该绝缘层位于该永久基板的上方，且该第一发光二极管、该第一电极、该第二发光二极管、该第二电极、该至少一层高分子材料、该内连线均位于该绝缘层上方。
在本发明的一个范例中，该功能结构包含该永久基板、一种子层、一反射层以及一绝缘层，该种子层位于该永久基板的上方，该反射层位于该种子层的上方，该绝缘层位于该反射层的上方。
在本发明的一个范例中，该功能结构包含该永久基板、一反射层以及一绝缘层，该反射层位于该永久基板的上方，该绝缘层位于该反射层的上方。
在本发明的一个范例中，该绝缘层包含一黏胶层。
在本发明的一个范例中，该绝缘层是为一绝缘反射层。
在本发明的一个范例中，该第一发光二极管与该第二发光二极管并联连接。
在本发明的一个范例中，该第一发光二极管与该第二发光二极管串联连接，且该第一发光二极管更电性连接一第三电极，其电性与该第一电极相反，该第二发光二极管更电性连接一第四电极，其电性与该第二电极相反。
在本发明的一个范例中，该发光二极管阵列更包含一第一外部开口以及一第一外连线，该第一外部开口穿过该第一发光二极管，而露出该第三电极，该第一外连线形成于该第一外部开口中，电性接触至该第三电极。
在本发明的一个范例中，该发光二极管阵列更包含一第二外部开口以及一第二外连线，该第二外部开口穿过该第二发光二极管，而露出该第四电极，该第二外连线形成于该第二外部开口中，电性接触至该第四电极。
在本发明的一个范例中，该发光二极管阵列更包含一第三发光二极管，具有短路的电极结构，与该第一发光二极管相关的该第三电极电性连接，该第三发光二极管更具有一第三外连线，以便于该发光二极管阵列与外部环境电性连接。
在本发明的一个范例中，该发光二极管阵列更包含一第四发光二极管，具有短路的电极结构，与该第二发光二极管相关的该第四电极电性连接，该第四发光二极管更具有一第四外连线，以便于该发光二极管阵列与外部环境电性连接。
在本发明的一个范例中，于该高分子材料填充于该间隙后，进行一移除程序以移除部分该高分子材料而露出该第一发光结构相关的该第一电极与该第二发光结构相关的该第二电极。
在本发明的一个范例中，于该高分子材料填充于该间隙后，更包含放置至少一种介电材料于该高分子材料上方。
在本发明的一个范例中，该功能结构至少包含一永久基板与一绝缘层，该绝缘层是位于该内连线与该永久基板之间。
在本发明的一个范例中，该制造方法更包含下列步骤：移除部分该第一发光二极管以形成一第一外部开口而露出该第三电极；以及于该第一外部开口中形成一第一外连线，电性接触至该第三电极。
在本发明的一个范例中，该制造方法更包含下列步骤：移除部分该第二发光二极管以形成一第二外部开口而露出该第四电极；以及于该第二外部开口中形成一第二外连线，电性接触至该第四电极。
在本发明的一个范例中，该元件化程序更包含形成一第三发光二极管，该第三发光二极管具有短路的电极结构，与该第一发光二极管相关的该第三电极电性连接。
在本发明的一个范例中，于该移除暂时基板程序之后，形成一第三外连线于该第三发光二极管的暂时基板移除面上，以便于该发光二极管阵列与外部环境电性连接。
在本发明的一个范例中，该元件化程序更包含形成一第四发光二极管，该第四发光二极管具有短路的电极结构，是与该第二发光二极管相关的该第四电极电性连接。
在本发明的一个范例中，于该移除暂时基板程序之后，形成一第四外连线于该第四发光二极管的暂时基板移除面上，以便于该发光二极管阵列与外部环境电性连接。
本发明的发光二极管阵列是在各发光二极管间的间隔填充高分子材料层，并在其上形成内连线，如此可避免现有连接相邻两发光二极管时，内连线因两发光二极管上电极的高低位置落差而发生断裂的现象。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A为现有技术水平式发光二极管的构造示意图。
图1B为现有技术垂直式发光二极管的构造示意图。
图2A及图2B是形成在同一暂时基板上发光二极管阵列的俯视图。
图3是现有发光二极管阵列的剖面示意图。
图4A至图4F为本发明的一个实施例中发光二极管阵列在部分制程中的剖面示意图。
图5A显示根据本发明的一个实施例中，填充两层高分子材料于间隙中的示意图。
图5B显示根据本发明的一个实施例中，填充高分子材料以及介电材料于间隙中的示意图。
图6A至6D显示根据本发明实施例的另一范例中，一种近垂直式外连线的制造流程图。
图7A至7E显示根据本发明实施例的又一范例中，一种近水平式外连线的制造流程图。
图7F显示根据本发明实施例的又一范例中，通过串联内连线以及并联内连线形成并联/串联组合连接的发光二极管阵列。
图8A至8F显示根据本发明实施例的再一范例中，另一种近水平式外连线的制造流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的发光二极管阵列及其制造方法其具体实施方式、结构、特征及其功效，详细说明如后。
于本发明的一个实施例中，图2A与图2B是在一暂时基板205上形成的发光二极管阵列200的俯视图。参考图2A，发光二极管阵列200具有四行(Y)与四列(X)分开的但是完全相同的发光二极管210[0:3，0:3]，每个发光二极管为台面形(mesa)，上述行列数是为了说明的目的，其他数目的行列数也可应用于本发明中。发光二极管210可通过激光蚀刻或者感应耦合电浆反应离子蚀刻(Inductively Coupled Plasma ReactiveIon Etching，ICP-RIE)隔断。例如，相邻的发光二极管210[2，3]与210[3，3]由间隙220隔断。发光二极管210[2，3]具有两个电极，例如分别作为发光二极管210[2，3]的阳极213[2，3]与阴极215[2，3]。电极可形成在P型氮化镓(P-GaN)与N型氮化镓(N-GaN)上(无论是P侧向上还是N侧向上)。本发明所提供的发光二极管阵列，其中各个发光二极管之间可以并联连接、串联连接、或并联/串联组合连接。于一范例中，同一列的发光二极管的阳极接近于相邻发光二极管的阴极，以便发光二极管210可容易地串联连接；另外，同一列发光二极管210左右两端的阴极或阳极可以与相邻列的阴极或阳极进行并联，借此形成并联/串联组合连接的发光二极管阵列200。
请参考图2B，阳极213[2，3]与阴极215[3，3]由串联内连线230[2，3]连接。所有最左侧阴极215[0，0]、215[0，1]、215[0，2]、215[0，3]由并联内连线230a连接。所有最右侧阳极213[3，0]、213[3，1]、213[3，2]、213[3，3]由并联内连线230b连接。阳极213[2，3]与阴极215[3，3]的材质为金属基(metal based)，所有内连线230[2，3]、230a、230b也是如此。阳极213[2，3]、阴极215[3，3]与所有内连线230、230a、230b的材质可以相同或不同。
图3是现有发光二极管阵列的剖面示意图。在一暂时基板105上，构成多个如图3中所示相邻发光二极管110[1，3]与110[2，3]。113[1，3]是发光二极管110[1，3]的阳极，115[2，3]是发光二极管110[2，3]的阴极。传统技术中，氧化层310被沉积于发光二极管110之间的间隙120[1]中以将电极113[1，3]与115[2，3]与相邻结构电绝缘。然后串联内连线130[1，3]形成在氧化层310上以连接电极113[1，3]与115[2，3]。由于间隙120[1]的深度，氧化层310不能充满间隙120，并且使串联内连线130形成具有锋利边角的复杂轮廓。锋利边角相对易于断裂因此降低可靠性的问题。
图4A至图4F为本发明的一个实施例中发光二极管阵列在部分制程中的剖面示意图。由图4A至图4D可了解本发明的一个实施例使用高分子材料至少填充部分，或充分填满发光二极管210之间的间隙220的方法和步骤。由于本发明的发光二极管阵列是在相对低的电流密度下操作以达到高效率。低电流密度产生较少的热量并且允许在完成的发光二极管阵列中保留高分子材料。详细结构与制造方法将在下文中说明。
请参考图4A，于基板205上形成一发光二极管结构，且进行一元件化程序，以间隙220区分第一发光二极管210[1，3]其具有第一电极213[1，3](以下以阳极213[1，3]为例进行说明)和第二发光二极管210[2，3]其具有第二电极215[2，3](以下以阴极215[2，3]为例进行说明)。将高分子层410沉积在第一发光二极管210[1，3]和第二发光二极管210[2，3]上方，且高分子层410充分填满间隙220。高分子材料可以是光阻材料，例如聚甲基戊二酰亚胺(Polymethyl glutarimide，PMGI)或者SU-8。高分子层410的折射率在1到2.6的范围内(在空气与半导体之间)以提高光萃取。高分子层410的光学透明度等于或大于90％，较佳的更可等于或大于99％。通常，阳极213[1，3]上测量到的高分子层410的厚度大约为2微米。高分子层410可与荧光粉(约为聚合物的30wt％)预先混合以调整输出光色。然而，高分子层410的厚度与荧光粉粒子尺寸的相对尺寸必须相互配合。例如，当阳极213[1，3]上高分子层410的厚度约为3微米时，适当的荧光粉粒子尺寸约为3微米或更小。
请参考图4B，形成图案的光罩420置放于高分子层410上方。光罩420在阳极213[1，3]与阴极215[2，3]的对应位置具有开口423，以允许其上高分子层410的移除。移除部分高分子材料层410后，可曝露阳极213[1，3]与阴极215[2，3]，且高分子层410呈现平滑的表面轮廓。此外，可于高分子材料表面上进行表面亲水改性(例如氧气电浆处理)以将原来的疏水表面转化成亲水表面，可使后续形成的金属基(metalbased)内连线对高分子层410可具有更高的结合力。
请参考图4C，形成串联内连线430在高分子层410上方以连接阳极213[1，3]与阴极215[2，3]。因为高分子层410的平滑表面轮廓，后续形成的串联内连线430可增加耐久性，改善传统的内连线由于复杂的轮廓与锋利的边角而易于断裂的问题。
请参考图4D，于上述串联内连线430上形成一功能结构450。在本实施例中，上述功能结构450至少包含一永久基板458与一绝缘层452。请再参考图4D，功能结构450是以原位形成法一层接着一层形成。首先，形成一绝缘层452(例如：沈积一介电材料)于串联内连线430的上方；其次，形成一反射层454于绝缘层452的上方；接着，形成一种子层456于反射层454的上方；最后，形成一永久基板458于种子层456的上方。
其中绝缘层452的材料可选择二氧化硅，而反射层454的材料则可选择钛/铝金属层或是钛/银金属层，种子层456的材料可选择金(Au)，厚度约为150纳米(nm)左右；若反射层454为导体，种子层456可通过电镀或无电电镀方式形成。至于永久基板458可通过电镀铜(Cu)方式形成，厚度约为50～100微米(um)，或是通过化学气相沉积法以原位形成一二氧化硅的永久基板。
而且，功能结构450可视需求而选用其中几层即可，例如只完成绝缘层452、反射层454以及永久基板458或是只完成绝缘层452以及永久基板458。因为反射层454主要是当作反射镜面(mirror)来用，用以增加出光效率，反射镜面(mirror)可直接镀上钛/铝镜面或是钛/银镜面而形成，例如：钛的厚度约为10纳米(nm)，银的厚度约为300纳米(nm)，其中钛的功能为增加附着性。值得注意的是，反射镜面不一定为导体，也可以使用分布型布拉格反射镜(distributed Bragg reflector，DBR)做为一绝缘反射层454。或是介电材料与金属所组成的全方位反射镜(Omidirectional Reflectors；ODR)
完成图4A至图4D后，制成的发光二极管阵列包含功能结构450、第一发光二极管210[1，3]、第一电极213[1，3]、第二发光二极管210[2，3]、第二电极215[2，3]、至少一层高分子材料层410和串联内连线430。其中，功能结构450至少包含永久基板458，第一发光二极管210[1，3]位于功能结构450的下方，第一电极213[1，3]电性连接至第一发光二极管210[1，3]，且第一电极213[1，3]位于第一发光二极管210[1，3]与功能结构450之间，第二发光二极管210[2，3]位于功能结构450的下方，第二电极215[2，3]电性连接至第二发光二极管210[2，3]，且第二电极215[2，3]位于第二发光二极管210[2，3]与功能结构450之间，第一发光二极管210[1，3]与第二发光二极管210[2，3]可被间隙220所分隔，至少一层高分子材料层410至少部分填充于间隙220当中，串联内连线430位于高分子材料层410的上方，电性连接第一电极213[1，3]与第二电极215[2，3]。
图4E为本发明的另一实施例中发光二极管阵列在部分制程中的剖面示意图。请参考图4E，在本发明的另一实施例中，于上述串联内连线430上形成另一功能结构460。与图4D相比，功能结构450是以原位形成法形成，而功能结构460则是预先形成主体结构后(绝缘层464、反射层466、永久基板468)，再以黏胶层462将主体结构贴附至串联内连线430上方。
请参考图4F，于本发明的另一实施例中，可将图4D的发光二极管阵列移除暂时基板205，并以暂时基板的移除面作为发光面。因此，实际应用时会将发光二极管阵列上下颠倒使用，类似覆晶(flip chip)的使用方式。请再参考图4F，根据上述理由，本范例所提供的发光二极管阵列的功能结构470所含各层材质由下而上依序为永久基板478与绝缘层474，当然功能结构470也可以与功能结构450或460相同，或包含其他组合或不同材质，只要注意其顺序是上下颠倒的；多个发光二极管210，位于功能结构470的绝缘层474上方；相邻发光二极管的阳极213[1，3]与阴极215[2，3]位于发光二极管与绝缘层474之间；相邻发光二极管是被间隙(gap)220所分隔(separated)；高分子材料410填充于间隙220当中；串联内连线(interconnect)430，位于高分子材料410与绝缘层474之间，电性连接相邻发光二极管的阳极213[1，3]与阴极215[2，3]。
此外，间隙220中除了填充单一层高分子，也可填充多层高分子。图5A显示根据本发明的一个实施例中，填充两层高分子材料于间隙中的示意图。如图5A中所示，例如：先填入PMGI光阻510，然后再填充SU-8光阻520。PMGI光阻具有较佳的填充特性。沉积在PMGI光阻510的上的SU-8光阻520可以作为保护层以保护下面的PMGI光阻510不与后续制程中的的显影剂反应。后续制程通过使用NR-7图案形成光阻的金属溅镀或蒸镀形成串联内连线430。如果没有SU-8光阻520的保护，和NR-7光阻材料配合使用的显影剂可能与PMGI光阻510反应。然而，如果串联内连线430是由银浆以网印或钢板印刷形成的，单一PMGI或是SU-8光阻可用于填充整个间隙220以进一步降低成本。
再者，间隙220中除了填充单一层高分子，也可先填充高分子层510再沈积一介电材料层525，图5B显示根据本发明的一个实施例中，填充高分子材料以及介电材料于间隙中的示意图。如图5B中所示，在某些范例中，串联内连线430材料与高分子层510的接着性不佳，因此，可以先填充高分子层510再沈积介电材料层525，由于介电材料层525通常与串联内连线430材料有较佳的接着性，借此增加产品的可靠度；而且，先填充高分子层510之后，间隙220的深度大幅减少，因此，后续所形成介电材料525不容易发生断裂情形。
于本实施例的另一范例中，显示一种近垂直式外连线的形成方法。图6A至6D显示根据本发明实施例的另一范例中，近垂直式外连线的制造流程图。图6A至图6D所示是图2B中所示的发光二极管阵列200在位置A-A’处的剖面制程示意图。首先，图6A显示发光二极管阵列包含填充高分子材料610于四个发光二极管的间隙220，并形成串联内连线430串联的第一发光二极管210[1，3]、第二发光二极管210[2，3]、第三发光二极管210[0，3]和第四发光二极管210[3，3]。第一发光二极管210[1，3]除具有第一电极213[1，3]外，还具有第三电极215[1，3]其和第一电极213[1，3]电性相反(以下以阴极215[1，3]为例进行说明)，第二发光二极管210[2，3]除具有第二电极215[2，3]外，还具有第四电极213[2，3]其和第二电极215[2，3]电性相反(以下以阳极213[2，3]为例进行说明)。
图6B显示以激光剥离技术(Laser Lift-off，LLO)或化学蚀刻分离技术(Chemical Lift-off，CLO)来移除暂时基板205。接着，图6C显示移除部分最左侧发光二极管210[0:3]以形成一第一外部开口650a而露出最左侧的阴极215[0:3]，以及移除部分最右侧发光二极管210[3:3]以形成一第二外部开口650b而露出最右侧的阳极213[3:3]。最后，于第一外部开口650a中形成近垂直式外连线660a，电性接触至最左侧的阴极215[0:3]，以及于第二外部开口650b中形成近垂直式外连线660b，电性接触至最右侧的阳极213[3:3]。
于本实施例的又一范例中，显示一种近水平式外连线的形成方法。图7A至图7E显示根据本发明实施例的又一范例中，近水平式外连线的制造流程图。首先，图7A显示四个发光二极管210[0:3]、210[1:3]、210[2:3]、210[3:3]且发光二极管上方和各个发光二极管间隙220中填充了至少一种高分子材料710，移除部分高分子材料层710而露出各个阳极213[0:3]、213[1:3]、213[2:3]、213[3:3]与阴极215[0:3]、215[1:3]、215[2:3]、215[3:3]。特别是最左侧发光二极管210[0:3]与最右侧发光二极管210[3:3]的表面也移除了大部分的高分子材料层710，使得阳极213[3:3]与阴极215[3:3]之间无高分子材料层710存在。图7B显示于高分子材料层710上方形成串联内连线740，以串联阳极213[1:3]与阴极215[2:3]，同时最左侧发光二极管210[0:3]本身的阴极215[0:3]与阳极213[0:3]以并联内连线740a形成短路的电极结构，并延伸至相邻阴极215[1:3]，最右侧发光二极管210[3:3]也通过并联内连线740b连接本身的阴极215[3:3]与阳极213[3:3]形成短路的电极结构，并延伸至相邻阳极213[2:3]。其中，串联内连线740、并联内连线740a和并联内连线740b可于同一制程中或分开形成。
图7F显示根据本发明实施例的又一范例中，通过串联内连线以及并联内连线形成并联/串联组合连接的发光二极管阵列。请参考第7F图，与第2B图相似，同一列发光二极管中相邻发光二级管的阴极与阳极可通过内连线740进行串联；所有最左侧阴极215[0，0]、215[0，1]、215[0，2]、215[0，3]由并联内连线740a连接，所有最右侧阳极213[3，0]、213[3，1]、213[3，2]、213[3，3]由并联内连线740b连接，借此形成并联/串联组合连接的发光二极管阵列。
回到原本的制程，请参考图7C，形成功能结构460于并联内连线740a、740b上方。接着，图7D显示以激光剥离技术(Laser Lift-off，LLO)或化学蚀刻分离技术(Chemical Lift-off，CLO)来移除暂时基板205。最后，形成近水平式外连线770a与770b于暂时基板移除面上，分别对应已经短路的第三发光二极管210[0:3]和第四发光二极管210[3:3]，以便于发光二极管阵列与外部环境电性连接。
于本实施例的再一范例中，显示近水平式外连线的另一种形成方法。图8A至8F显示根据本发明实施例的再一范例中，近水平式外连线的另一种制造流程图。图8A至图8F显示发光二极管阵列的剖面制程示意图。首先，图8A显示四个发光二极管210[0:3]、210[1:3]、210[2:3]、210[3:3]的间隙220中尚未填充高分子材料，先进行电极短路步骤。最左侧发光二极管210[0:3]本身的阴极215[0:3]与阳极213[0:3]以并联内连线840a形成短路的电极结构，最右侧发光二极管210[3:3]也通过并联内连线840b，连接本身的阴极215[3:3]与阳极213[3:3]形成短路的电极结构。
与第2B图相似，本范例中同一列发光二极管左右两端的阴极或阳极可以与相邻列的阴极或阳极进行并联，细节部分不再赘述。
请参考图8B，电极短路步骤完成后，四个发光二极管210[0:3]、210[1:3]、210[2:3]、210[3:3]的间隙220与上方填充了至少一种高分子材料810，移除部分高分子材料层810而露出各个阳极213[1:3]、213[2:3]与阴极215[1:3]、215[2:3]。特别注意的是，最左侧第三发光二极管210[0:3]与最右侧第四发光二极管210[3:3]的短路电极结构上方并没有高分子材料层810覆盖，或是覆盖高分子材料层810后再移除的。
请参考图8C，形成串联内连线845，以串联阳极213[1:3]与阴极215[2:3]；形成并联内连线845a以连接最左侧第一发光二极管210[0:3]短路的电极结构，并延伸至相邻电极215[1:3]；形成并联内连线845b以连接最右侧第四发光二极管210[3:3]短路的电极结构，并延伸至相邻电极213[3:3]。其中，串联内连线845、并联内连线845a和并联内连线845b可于同一制程中或分开形成。
请参考图8D，形成功能结构460于所有内连线上方。接着，图8E显示以激光剥离技术(Laser Lift-off，LLO)或化学蚀刻分离技术(ChemicalLift-off，CLO)来移除暂时基板205。最后，请参考图8F，形成近水平式外连线870a与近水平式外连线870b于暂时基板移除面上，且对应阵列两端已经短路的发光二极管，以便于发光二极管阵列与外部环境电性连接。
综上所述，本发明的发光二极管阵列可于发光二极管间的间隙填充高分子材料层，并在其上形成内连线，因此可避免现有连接两发光二极管时，内连线因两发光二极管上电极的高低位置落差而发生断裂的现象。此外直接在发光二极管阵列边缘的发光二极管上形成内连线可确保其完全短路，并于其基板移除面上配置外连线，如此可避免现有发光二极管为形成外连线与外部环境电性连接而在发光二极管上进行开口的制程，以降低对发光二极管阵列结构的伤害。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (24)

1.一种发光二极管阵列，包含一功能结构、一第一发光二极管、一第一电极、一第二发光二极管、一第二电极以及一内连线，其特征在于：该功能结构至少包含一永久基板，该第一发光二极管位于功能结构的上方，该第一电极电性连接该第一发光二极管，且位于该第一发光二极管与该功能结构之间，该第二发光二极管位于功能结构的上方，该第二电极电性连接该第二发光二极管，且位于该第二发光二极管与该功能结构之间，该第一发光二极管与该第二发光二极管被一间隙所分隔，该发光二极管阵列还包括至少一层高分子材料，至少部分填充于该间隙当中，该内连线位于该高分子材料层的下方，电性连接该第一电极与该第二电极。
2.如权利要求1所述的发光二极管阵列，其特征在于：该发光二极管阵列更包含至少一层介电材料位于该高分子材料与该内连线之间。
3.如权利要求1所述的发光二极管阵列，其特征在于：该功能结构至少包含该永久基板与一绝缘层，该绝缘层位于该永久基板的上方，且该第一发光二极管、该第一电极、该第二发光二极管、该第二电极、该至少一层高分子材料、该内连线均位于该绝缘层上方。
4.如权利要求1所述的发光二极管阵列，其特征在于：该功能结构包含该永久基板、一种子层、一反射层以及一绝缘层，该种子层位于该永久基板的上方，该反射层位于该种子层的上方，该绝缘层位于该反射层的上方。
5.如权利要求1所述的发光二极管阵列，其特征在于：该功能结构包含该永久基板、一反射层以及一绝缘层，该反射层位于该永久基板的上方，该绝缘层位于该反射层的上方。
6.如权利要求5所述的发光二极管阵列，其特征在于：该绝缘层包含一黏胶层。
7.如权利要求1所述的发光二极管阵列，其特征在于：该绝缘层是为一绝缘反射层。
8.如权利要求1所述的发光二极管阵列，其特征在于：该第一发光二极管与该第二发光二极管并联连接。
9.如权利要求1所述的发光二极管阵列，其特征在于：该第一发光二极管与该第二发光二极管串联连接，且该第一发光二极管更电性连接一第三电极，其电性与该第一电极相反，该第二发光二极管更电性连接一第四电极，其电性与该第二电极相反。
10.如权利要求9所述的发光二极管阵列，其特征在于：该发光二极管阵列更包含一第一外部开口以及一第一外连线，该第一外部开口穿过该第一发光二极管，而露出该第三电极，该第一外连线形成于该第一外部开口中，电性接触至该第三电极。
11.如权利要求9所述的发光二极管阵列，其特征在于：该发光二极管阵列更包含一第二外部开口以及一第二外连线，该第二外部开口穿过该第二发光二极管，而露出该第四电极，该第二外连线形成于该第二外部开口中，电性接触至该第四电极。
12.如权利要求9所述的发光二极管阵列，其特征在于：该发光二极管阵列更包含一第三发光二极管，具有短路的电极结构，与该第一发光二极管相关的该第三电极电性连接，该第三发光二极管更具有一第三外连线，以便于该发光二极管阵列与外部环境电性连接。
13.如权利要求9所述的发光二极管阵列，其特征在于：该发光二极管阵列更包含一第四发光二极管，具有短路的电极结构，与该第二发光二极管相关的该第四电极电性连接，该第四发光二极管更具有一第四外连线，以便于该发光二极管阵列与外部环境电性连接。
14.一种发光二极管阵列的制造方法，包含：
形成一发光二极管结构于一暂时基板上；
进行一元件化程序，通过一间隙区隔该发光二极管结构为一第一发光二极管与一第二发光二极管，其中，该第一发光二极管电性连接一第一电极，该第二发光二极管电性连接一第二电极；
放置至少一种高分子材料于该发光二极管结构上方且至少部分填充于该间隙当中；
于该高分子材料上形成至少一内连线，电性连接该第一发光结构相关的该第一电极与该第二发光结构相关的该第二电极；
于完成该内连线的该高分子材料上形成一功能结构；以及
进行一移除暂时基板程序。
15.如权利要求14所述的发光二极管阵列的制造方法，其特征在于：于该高分子材料填充于该间隙后，进行一移除程序以移除部分该高分子材料而露出该第一发光结构相关的该第一电极与该第二发光结构相关的该第二电极。
16.如权利要求14所述的发光二极管阵列的制造方法，其特征在于：于该高分子材料填充于该间隙后，更包含放置至少一种介电材料于该高分子材料上方。
17.如权利要求14所述的发光二极管阵列的制造方法，其特征在于：该功能结构至少包含一永久基板与一绝缘层，该绝缘层是位于该内连线与该永久基板之间。
18.如权利要求14所述的发光二极管阵列的制造方法，其特征在于：该第一发光二极管与该第二发光二极管为串联连接，且该第一发光二极管更电性连接一第三电极，其电性与该第一电极相反，该第二发光二极管更电性连接一第四电极，其电性与该第二电极相反。
19.如权利要求18所述的发光二极管阵列的制造方法，其特征在于：该制造方法更包含下列步骤：
移除部分该第一发光二极管以形成一第一外部开口而露出该第三电极；以及
于该第一外部开口中形成一第一外连线，电性接触至该第三电极。
20.如权利要求18所述的发光二极管阵列的制造方法，其特征在于：该制造方法更包含下列步骤：
移除部分该第二发光二极管以形成一第二外部开口而露出该第四电极；以及
于该第二外部开口中形成一第二外连线，电性接触至该第四电极。
21.如权利要求18所述的发光二极管阵列的制造方法，其特征在于：该元件化程序更包含形成一第三发光二极管，该第三发光二极管具有短路的电极结构，与该第一发光二极管相关的该第三电极电性连接。
22.如权利要求21所述的发光二极管阵列的制造方法，其特征在于：于该移除暂时基板程序之后，形成一第三外连线于该第三发光二极管的暂时基板移除面上，以便于该发光二极管阵列与外部环境电性连接。
23.如权利要求18所述的发光二极管阵列的制造方法，其特征在于：该元件化程序更包含形成一第四发光二极管，该第四发光二极管具有短路的电极结构，是与该第二发光二极管相关的该第四电极电性连接。
24.如权利要求23所述的发光二极管阵列的制造方法，其特征在于：于该移除暂时基板程序之后，形成一第四外连线于该第四发光二极管的暂时基板移除面上，以便于该发光二极管阵列与外部环境电性连接。
CN2011100368433A 2011-02-01 2011-02-01 发光二极管阵列及其制造方法 Pending CN102623480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100368433A CN102623480A (zh) 2011-02-01 2011-02-01 发光二极管阵列及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100368433A CN102623480A (zh) 2011-02-01 2011-02-01 发光二极管阵列及其制造方法

Publications (1)

Publication Number Publication Date
CN102623480A true CN102623480A (zh) 2012-08-01

Family

ID=46563288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100368433A Pending CN102623480A (zh) 2011-02-01 2011-02-01 发光二极管阵列及其制造方法

Country Status (1)

Country Link
CN (1) CN102623480A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178074A (zh) * 2011-12-21 2013-06-26 华夏光股份有限公司 发光二极管阵列及其形成方法
CN103178075A (zh) * 2011-12-21 2013-06-26 华夏光股份有限公司 发光二极管阵列及其形成方法
CN106129206A (zh) * 2016-07-29 2016-11-16 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法
CN108461515A (zh) * 2012-08-07 2018-08-28 首尔伟傲世有限公司 晶圆级发光二极管阵列
CN110854250A (zh) * 2015-02-13 2020-02-28 首尔伟傲世有限公司 发光元件
US11024552B2 (en) 2016-04-15 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly having adhesive tape layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078656A1 (en) * 2008-09-30 2010-04-01 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
US7709849B1 (en) * 2008-12-17 2010-05-04 Seoul Semiconductor Co., Ltd. Light emitting diode having plurality of light emitting cells and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078656A1 (en) * 2008-09-30 2010-04-01 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
US7709849B1 (en) * 2008-12-17 2010-05-04 Seoul Semiconductor Co., Ltd. Light emitting diode having plurality of light emitting cells and method of fabricating the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178074A (zh) * 2011-12-21 2013-06-26 华夏光股份有限公司 发光二极管阵列及其形成方法
CN103178075A (zh) * 2011-12-21 2013-06-26 华夏光股份有限公司 发光二极管阵列及其形成方法
CN108461515A (zh) * 2012-08-07 2018-08-28 首尔伟傲世有限公司 晶圆级发光二极管阵列
CN110854250A (zh) * 2015-02-13 2020-02-28 首尔伟傲世有限公司 发光元件
US11024552B2 (en) 2016-04-15 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly having adhesive tape layer
TWI735544B (zh) * 2016-04-15 2021-08-11 台灣積體電路製造股份有限公司 元件配置結構組裝體及測試方法
CN106129206A (zh) * 2016-07-29 2016-11-16 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法
CN106129206B (zh) * 2016-07-29 2019-02-26 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
TWI616004B (zh) 半導體發光元件
CN102237460B (zh) 发光器件
KR102617962B1 (ko) 반도체 발광소자
CN108231820A (zh) 用于实现多颜色的发光二极管（led）装置
US10998468B2 (en) Semiconductor light-emitting device
CN102623480A (zh) 发光二极管阵列及其制造方法
EP3923326A1 (en) Light-emitting element for display and display device comprising same
CN105280772A (zh) 发光二极管及其制造方法
US10177290B2 (en) Light-emitting device
CN113169259A (zh) 发光二极管及其制作方法
US11894491B2 (en) Semiconductor light-emitting device
CN112768484A (zh) 发光二极管及其制作方法
CN110021691B (zh) 一种半导体发光器件
US20240113272A1 (en) Light emitting device
TWI466327B (zh) 晶圓級發光二極體結構之製造方法
CN106159073B (zh) 发光元件及其制造方法
EP2930749A1 (en) Light-emitting device and method of producing the same
CN109659412A (zh) 半导体发光元件
TWI672837B (zh) 半導體發光元件
TWI599017B (zh) 晶圓等級之發光二極體陣列及其製造方法
CN103367582A (zh) 半导体发光元件及其制作方法
CN116154079A (zh) 一种发光二极管、发光模块及发光装置
CN115602773A (zh) 一种发光二极管
KR20130017360A (ko) 성장기판, 발광 소자 및 발광소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120801