CN102623449B - Esd保护装置 - Google Patents
Esd保护装置 Download PDFInfo
- Publication number
- CN102623449B CN102623449B CN201210016467.6A CN201210016467A CN102623449B CN 102623449 B CN102623449 B CN 102623449B CN 201210016467 A CN201210016467 A CN 201210016467A CN 102623449 B CN102623449 B CN 102623449B
- Authority
- CN
- China
- Prior art keywords
- region
- contact
- resistor
- esd protection
- thyratron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims abstract description 18
- 230000015556 catabolic process Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 20
- 238000002955 isolation Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
为输入节点和输出节点之间的放电电流提供了静电放电(ESD)保护。根据多种实施方式，ESD保护装置包括具有发射极和集电极的开路-基极晶体管，发射极连接至输入节点，集电极连接用于响应于输入节点处的超过引起晶体管击穿的阈值的电压而经由电阻器将电流传输至输出节点。电阻器连接在第二开路-基极晶体管的发射极和集电极区域之间，第二开路-基极晶体管配置用于响应于通过电阻器的超过在第二晶体管上施加阈值击穿电压的阈值的电流而导通，用于传输电流。在一些实施方案中，第二晶体管的发射极和/或基极连接至第一晶体管的基极和集电极，或分别为与第一晶体管的基极和集电极相同的区域。
Description
技术领域
本公开内容通常涉及静电放电(ESD)保护，并且更具体地涉及静电放电(ESD)保护装置。
背景技术
ESD保护装置用来保护多种集成电路和***。***级ESD保护装置特别设计用于在不妨碍正常操作模式(即，非ESD条件下的操作并处于工作电压/电流范围内)的情况下提供对ESD脉冲的保护。ESD保护装置具有通常与ESD保护装置上的阈值电压降相关的钳位电压，该保护装置在该钳位电压处导通以通过/分流电流。例如，该阈值电压可以作为ESD事件开始时的ESD脉冲的第一峰值出现。在多种应用中，在20～30ns左右达到ESD事件的最大电压。
发明内容
在多个实施方案和应用中举例说明了本发明，这些实施方案和应用中的一些总结如下。
根据多种示例性实施方式，一种ESD保护装置为***提供了ESD脉冲保护。该ESD装置包括具有交替导电类型的多个相邻半导体区域，包括在其间形成第一P-N结的第一区域和第二区域、与第二区域一起形成P-N结的第三区域、与第三区域一起形成P-N结的第四区域、以及与第四区域一起形成P-N结的第五区域。第一触点连接至第一区域，第二触点连接至第五区域。电阻器连接在第三区域和第五区域之间。电阻器与第一、第二、第三和第五区域形成第一电流路径，第一电流路径配置用于响应于超过由第一、第二和第三区域形成的第一晶体管的击穿阈值的电压，使电流经由第一区域和第五区域在第一触点和第二触点之间流动。第一、第二、第三、第四和第五区域形成第二电流路径，第二电流路径配置用于响应于流过电阻器的电流超过由第三、第四和第五区域形成的第二晶体管上的电压达到第二晶体管的击穿电压时的阈值，使电流经由第一区域和第五区域在第一触点和第二触点之间流动。
另一种示例性实施方式涉及一种ESD装置，包括双极晶体管和闸流管，配置用于响应于ESD事件流出电流。该双极晶体管包括发射极、集电极和基极，并且所述发射极连接至第一外部触点。闸流管包括交替P-型和N-型半导体材料的四个区域，包括连接至双极晶体管的基极的第一端部区域，第一端部区域和双极晶体管的基极由相同类型的半导体材料形成。闸流管的第一中间区域与第一端部区域形成P-N结，并连接至双极晶体管的集电极。第一中间区域和双极晶体管的集电极由相同类型的半导体材料形成。闸流管的第二中间区域与第一中间区域形成P-N结，并由与第一端部区域相同类型的半导体材料形成。闸流管的第二端部区域与第二中间区域形成P-N结并连接至第二外部触点。第二端部区域由与第一中间区域相同类型的材料形成。电阻器连接至双极晶体管的集电极、闸流管的第一中间区域和闸流管的第二端部区域。
本公开内容的多种实施方式涉及用于在第一触点和第二触点之间分流电流的方法。该方法用在具有交替导电类型的多个相邻半导体区域的静电放电(ESD)电路上。所述多个相邻半导体区域包括在其间形成第一P-N结的第一区域和第二区域、与第二区域形成P-N结的第三区域、与第三区域形成P-N结的第四区域、以及与第四区域形成P-N结的第五区域。电阻器连接在第三区域和第五区域之间。第一区域连接至易受ESD脉冲影响的第一触点，第五区域连接至第二触点。该方法如下。响应于第一触点处的在由第一、第二和第三区域形成的第一晶体管上引起电压降的电压超过第一晶体管的阈值电压，电流通过第一触点和第二触点之间的第一电流路径流动。第一电流路径包括所述第一晶体管、所述电阻器和第五区域。响应于流过第一电流路径中的电阻器的超过阈值的电流，在所述阈值处电阻器两端的电压已经相应地由第三、第四和第五区域形成的第二晶体管两端的电压达到第二晶体管的击穿电压，电流通过第一触点和第二触点之间的第二电流路径流动。第二电流路径包括第一、第二、第三、第四和第五区域。
在多种实施方式中，ESD保护装置配置具有两个击穿电压。在第一击穿电压处，电流通过第一电流路径从ESD保护装置的发射极流向集电极，所述第一电流路径包括与电阻器串联的晶体管。当电阻器上的电压降随着电流增加而增加至第二击穿电压时，该装置的具有第二击穿电压的第二部分断开第二电流路径。
上述讨论不是要描述本公开内容的每一种实施方式或每一种实施方案。接下来的附图和详细描述更具体地举例说明多种实施方式。
附图说明
考虑结合附图的本发明的多种实施方式的以下详细描述，将可以更完全地理解本发明，在附图中：
图1示出了根据本公开内容的实施方式的ESD保护装置的示意性图示；
图2示出了根据本公开内容的实施方式的ESD保护装置的垂直实施方案；
图3示出了根据本公开内容的实施方式的ESD保护装置的另一种垂直实施方案；
图4示出了根据本公开内容的实施方式的ESD保护装置的横向实施方案；
图5示出了根据本公开内容的实施方式的ESD保护装置的另一种垂直实施方案；
图6示出了根据本公开内容的实施方式的ESD保护装置的另一种垂直实施方案；
图7示出了根据本公开内容的实施方式的具有用于垂直隔离的沟槽的ESD保护装置的垂直实施方案；
图8示出了根据本公开内容的实施方式的具有用于垂直隔离的沟槽的ESD保护装置的另一种垂直实施方案；
图9示出了根据本公开内容的实施方式的ESD保护装置的横向实施方案；
图10示出了根据本公开内容的实施方式的ESD保护装置的另一种横向实施方案；以及
图11示出了根据本公开内容的实施方式的ESD保护装置的另一种横向实施方案。
具体实施方式
虽然本公开内容能够修改为多种修改和替换形式，但已经在附图中以举例的方式示出并将详细描述其具体细节。然而，应当理解，目的不是将本发明限制为所描述的特定实施方式。相反，目的是涵盖落入本发明的包括由权利要求限定的多个方面的范围之内的所有修改、等同物和替换。
本公开内容的实施方式涉及具有交替导电类型(如，P-型和N-型材料)的五个区域的ESD保护装置。第一、第三和第五区域包括第一导电类型的半导体材料，第二区域和第四区域包括第二导电类型的半导体材料。例如，第一、第三和第五区域可以为N-型，第二区域和第四区域可以为P-型。每个区域与一个或多个相邻区域形成P-N结，包括第一区域和第二区域之间、第二和第三区域之间、第三和第四区域之间、以及第四和第五区域之间的结。电阻器连接第三区域和第五区域，电阻器两端的电压降施加至第三、第四和第五区域(如，第三、第四和第五区域形成双极晶体管)。第一区域连接至存在ESD脉冲的触点或电路节点，并将来自这种脉冲的电流传输至也连接至触点(如，地或集电极)的第五区域。
在更具体的实施方式中，上述ESD保护装置配置用于如下操作。在ESD事件开始时，第一、第二和第三区域上的电压增加至由这些区域形成的第一晶体管的击穿电压电平。在该击穿电平处，该晶体管导通并经由电阻器将电流传导至第二触点。当通过电阻器的电流增加时，由第三、第四和第五区域形成的第二晶体管上的电压降增加至第二晶体管的击穿电压电平。当该电压降达到击穿电压电平时，第二晶体管接通并将电流从第一晶体管传输至连接至第五区域的触点，通过第二晶体管的流动相对于通过电阻器的电流流动实现了低电阻路径。在其导通状态中，第二晶体管影响包括第二、第三、第四和第五区域的闸流管的活动，并且闸流管以低的钳位电压(和闸流管的对应的触发电压)将电流从第一区域传输至第五区域触点。
在某些更具体的实施方式中，上述ESD装置形成在半导体衬底中。第一区域为高掺杂区域，其已经扩散到衬底的轻掺杂外延层中，所述轻掺杂外延层可以形成在相反导电类型的阱区域中(如，相应地扩散、掩埋或掺杂的阱区域)。第三区域为高掺杂掩埋区域，第一、第二和第三区域根据双极晶体管特性操作。第三区域位于第四区域上。在一些实施方案中，第四区域分成由内部电阻器连接的两个区域，如上所述，内部电阻器将第三区域连接至第五区域。在本文中，第三区域和第五区域经由电阻器并进一步由第四区域(第三区域和第五区域与第四区域一起形成P-N结和有效的双极晶体管)彼此连接。
在多种实施方式中，ESD保护装置包括双极晶体管、闸流管和电阻器，双极晶体管的发射极连接至易受ESD脉冲影响的输入电路节点，并且电阻器和闸流管阴极端都连接至输出电路节点(例如，集电极或地)。双极晶体管具有三个区域，用作发射极、集电极和基极。闸流管具有交替P-型和N-型材料的四个区域，这四个区域中位于闸流管的阳极端处的第一和第二区域连接至双极晶体管的基极和集电极，或者与双极晶体管的基极和集电极公共。电阻器连接在闸流管的阴极端与双极晶体管的阳极端的基极区域和集电极之间(例如，基极和集电极彼此连接，或连接至公共区域)。
ESD保护装置具有两条电流路径，一条电流路径由双极晶体管的击穿电压调节，此外另一条电流路径另外由闸流管的触发电压调节。当双极晶体管上的电压超过晶体管的击穿电压时，电流从输入电路节点流入第一电流路径，通过双极晶体管和电阻器，到达集电极/地电路节点。当电阻器上的电压降处于闸流管的触发电压时，电流流过第二电流路径中的闸流管的所有区域。作为其它方面的考虑，当电阻器上的电压降达到由两个(中间)基极区域和闸流管的阳极形成的双极晶体管的击穿电压时，双极晶体管流过电流，还使闸流管导通，闸流管稳定至其触发电压以将电流分流至输出节点。这种结构便于ESD保护装置对不同的阶段的ESD脉冲的开始起反应。
因此，当连接至输入电路节点的电路或装置的电压或电流超过预定阈值时，ESD保护装置“导通”并传导电流通过第一电流路径。例如，当施加至双极晶体管的发射极的电压由于ESD事件而增加时，电阻器上的电压降增加。当电阻器上的电压降达到闸流管(和相关的内部双极晶体管)接通的阈值时，第二电流路径传导电流。
在根据本公开内容的多种实施方式中，用于传导的阈值或击穿可以用击穿电压、触发电压或电流电平描述。使装置的不同部分导通所需要的电压和/或电流电平与该装置的电阻相关。例如，电阻器上的电压降还表示已经达到特定的电流电平。尽管已经参照击穿电压或触发电压讨论了多种实施方式，但本领域技术人员将会理解，可以基于发射极处的达到阈值电流电平的电流的电平来启动电流传导，该阈值电流电平实现相反极性的不同区域的导通和相关操作。
在某些更具体的实施方式中，电阻器为内部电阻器。内部电阻源自形成闸流管的第三区域的掺杂衬底中的不连续性(如，孔或空隙)，电阻具有与具有交替掺杂浓度的闸流管区域(例如，如上所述的第三和第五区域)的极性相同的极性。这允许电流从阴极侧基极(中间)区域流向闸流管的阳极端区域，将阳极侧基极(中间)区域旁路。
本公开内容的某些实施方式涉及提供***级ESD脉冲保护的ESD保护装置。在某些更具体的实施方式中，ESD保护装置与IEC6100-4-2兼容。ESD保护装置在ESD事件期间将低电容与低钳位电压相结合。
根据本公开内容的ESD保护装置可能对具有高数据传输速率的应用(如USB3.0和HDMI)特别有用)，在这些应用中要求***级ESD保护装置来保护敏感集成电路免受有害ESD压力的影响。USB3.0和HDMI都具有要求数据线中的非常低的最大电容的数据传输标准。因此，除了低钳位电压之外，有效的ESD保护装置还包括非常低的最大电容。
在如在本文中讨论的多种实施方式中，术语闸流管用来指代一种半导体器件，其具有以串联类型配置的相反极性的四个交替区域，在每个区域之间具有P-N结。例如，p-n-p-n型配置的半导体区域在接下来的附图中表征，多种实施方式也适用于n-p-n-p型配置，其中对应的n-p-n型双极晶体管连接至闸流管。这种结构的可替换考虑是两个双极晶体管，一个双极晶体管的集电极与另一个双极晶体管的发射极相匹配(例如，如上所述，具有对应的击穿电压)。在多种应用中，这种闸流管型器件称为肖克利二极管，其实际上为其内部n-p区域(四个p-n-p-n区域中的第二或第三区域)保持浮置(例如，未连接至外部触点)的闸流管。
在本公开内容的多种实施方式中，闸流管按照采用通过ESD保护装置的电流作为控制参数的受控方式导通。闸流管响应于在正被保护的应用(如电路或装置)的工作范围之外的电流幅度而导通。控制参数基于电流，允许装置具有非常低的钳位电压，同时避免闸流管的意外导通。此外，由于闸流管的相对高的导通电流，闸流管和ESD保护装置操作用于在ESD事件结束之后关断。
多种实施方式涉及具有相同极性的两个开路-基极双极晶体管的ESD保护装置，如可以根据上述讨论实现的。第一双极晶体管的发射极直接连接至易受ESD脉冲影响的输入触点。在某些实施方式中，第一双极晶体管的基极也连接至该触点。第二双极晶体管的发射极连接至与第一双极晶体管的集电极相同区域，或者为与第一双极晶体管的集电极相同区域的一部分。第二双极晶体管的基极浮置，第二双极晶体管的集电极连接至输出触点，将电流从输入触点分流至该输出触点。第二双极晶体管的发射极和集电极由电阻器连接，使得第二晶体管的基极未完全隔离晶体管的发射极和集电极。
在正常操作期间，第二双极晶体管的集电极连接至地，将负偏压施加至第一双极晶体管的发射极。第一晶体管的发射极-基极结被正向偏置，且基极-集电极结被反向偏置。当发射极处的电压达到第一晶体管的击穿电压时，该晶体管开路，并且电流流过第一晶体管以及电阻器。一旦电阻器上的电压降达到第二双极晶体管的击穿电压，则电流流过第二双极晶体管以及电阻器。在这种状态中第一和第二晶体管的组合可以视为闸流管和二极管。总电压降为闸流管(包括第一双极晶体管和第二双极晶体管的基极)的吸持电压和二极管(包括第二双极晶体管的基极和集电极)的击穿(触发)电压。
在多种实施方式中，如这里所讨论的ESD保护装置在输入和输出节点之间呈现出小于其中使用ESD保护装置的特定应用的最大工作电压的电压降，该应用包括在预定电流范围内工作的电路。如果ESD保护装置变为闸流管模式所处的电流电平在该应用的工作电流范围之外，则该装置将在ESD事件之后安全地关断，因为正常操作期间的电流不足以在电阻器上提供将闸流管维持在导通(传导)状态(例如，或使第二双极晶体管导通)所需要的电压降。电阻器的值设置第二双极晶体管导通和截止的点，因此控制处于闸流管模式的ESD保护装置的操作。
在接下来的附图中，+号和-号连同N或P一起使用不是表示区域的极性。相反，N表示负N-型半导体材料，P表示正P-型半导体材料。+号和-号表示区域的掺杂水平。+号表示高掺杂区域，而-号表示轻掺杂区域。在接下来的实施方式，+号和-号用于N-型和P-型材料二者。而且，所描述和所示的多个区域可以用其它极性或掺杂实现，以实现相似的功能，如通过在示出P-型材料的地方使用N-型材料，并且还在示出N-型材料的地方使用P-型材料。
图1示出了根据本公开内容的实施方式的ESD保护装置100的示意性图示。该ESD保护装置包括晶体管110、闸流管120和电阻器108。晶体管110具有发射极112、开路基极114和集电极116，分别以N-型、P-型和N-型材料为例。闸流管120具有阳极122、基极(中间)区域124和126、以及阴极128，分别以P-型、N-型、P-型和N-型区域为例。晶体管110的基极114连接至闸流管120的阳极122，晶体管的集电极116连接至闸流管的基极区域124。电阻器108连接至晶体管110的集电极116，并连接至闸流管120的基极区域124和阴极128。
ESD保护装置100在输入发射极节点102连接至电路，输入发射极节点102的ESD电流被分流至输出集电极节点104。更具体地，晶体管发射极112连接至发射极节点102，闸流管阴极128连接至集电极节点104。发射极节点102例如可以由与制成发射极112的材料相同类型(如图所示的N-型)的半导体材料制成，或者可以为与发射极112相同的材料。类似地，集电极节点104可以由与制成阴极128的材料相同类型(如图所示的N-型)的半导体材料制成，或者可以为与阴极128相同的材料。虽然示出了连接的区域，但在某些实施方式中，阳极122和基极114为公共区域，和/或集电极116和基极124也为公共区域。
当ESD事件发生时，在发射极节点102处的电压影响晶体管110上的达到晶体管的击穿电压的电压降时，图1的ESD保护装置导通，在晶体管的击穿电压处晶体管110使电流经由电阻器108流向集电极节点104。当发射极102处的电流增加时，达到晶体管110的触发电压，并且电流开始流过晶体管110并流过电阻器108。
当电阻器108上的电压降随着电流增加而增加时，达到与闸流管区域124、126和128相对应的击穿电压，该击穿电压也与闸流管120的触发电压相对应。闸流管响应于达到触发电压而导通，并且电流开始流过闸流管以及电阻器108。闸流管提供低电阻路径，装置100在该低电阻路径将来自发射极节点102的电流分流至集电极节点104。
图2示出了根据本公开内容的另一个实施方式的ESD保护装置200的垂直实施方案。ESD保护装置200具有连接至重掺杂N-型半导体衬底220的集电极204以及连接至区域206的发射极202，如下文进一步讨论的那样，区域206用于在发射极和集电极之间传导电流。高掺杂P-型半导体材料的掩埋层212连接在N-型衬底220和N-型掺杂层210之间。p-型区域212例如可以采用诸如硼之类的掺杂剂扩散在N-型衬底220中，并且n-型层210可以顺序扩散在P-型材料212上方。内部电阻器214(如，断点)位于P-型半导体材料212的多个部分之间。具有非常低的掺杂浓度的N-型外延层218位于(例如，生长在)N-型掺杂层210的顶部上，P-型基极208和N-型发射极206位于(例如，扩散到)N-型外延层218中。
N-型发射极206、P-型基极208和掩埋N-型层210形成晶体管。N-型层210、P-型层212和N-型衬底220形成第二晶体管。这些晶体管的每一个的P-型(基极)区域208和212是浮置的。如图所示，电阻器214提供N-型区域210和N-型衬底220之间的电流路径，通过***P-型区域212(例如，在n-p-n区域210、212和220未处于传导状态时)来消除这些N-型区域的隔离。各层的掺杂浓度和层212的几何尺寸可以被设定以确定内部电阻器214的电阻。电压可以被设计为小于ESD装置200连接到其上的外加电压，并且因此变为(在制造期间)特定应用。
在一些实施方式中，装置200包括与上述第一晶体管并联的二极管。具体地，扩散到N-型层218中的P-型区域216形成如图所示的二极管。P-型区域216连接至发射极202，发射极202连接至N-型区域210。
装置200的示例性操作如下。衬底220连接至地，负偏置施加至发射极202。区域206和208之间的发射极-基极结正向偏置，区域208和掩埋层210(以及其间的部分218)之间的基极-集电极结反向偏置。当发射极202处的电压达到包括区域206、208和210的开路基极晶体管的触发电压时，该晶体管开路，并且电流流过该晶体管和内部电阻器214至集电极204。一旦电阻器214上的电压降变为等于包括区域210、212和衬底220的掩埋式开路晶体管的击穿电压，所述掩埋式晶体管开路，并且将空穴注入到外延层中。该装置可以看作是由区域206、208、210和掩埋层212形成的闸流管(其处于其导通状态)，以及由N-型衬底220和P-型掩埋层212形成的二极管。总电压降为闸流管的吸持电压、二极管(如果使用)的击穿电压以及衬底上的任何电压降。
图3示出了根据本公开内容的另一个实施方式的ESD保护装置300的另一种垂直实施方案。ESD保护装置300具有N-型衬底320，其连接至集电极304处的外部触点和发射极302处的其它两个外部触点。发射极302连接至N-型区域306，N-型区域306用作发射极区域。N-型区域306是高掺杂的，并扩散到轻掺杂P-型外延层318中。N-型扩散区域322放在P-型区域316周围。P-型区域316与N-型区域310结合用作平行板二极管。P-型掩埋层308用作开路基极。P-型掩埋层308与N-型区域306和N-型掩埋层310一起形成晶体管。P-型掩埋层312包括孔和/或空隙，内部电阻器314位于所述孔和/或空隙处，并且所述孔和/或空隙防止N-型层310与N-型衬底320隔离。因此，包括N-型层310、P-型层312和N-型衬底320的第二晶体管在发射极和集电极之间不具有隔离。P-型区域308和312浮置。
如果足够高的负偏置(大于包括区域306、308和310的晶体管的击穿电压)施加至发射极302，则晶体管开路并且电流流过电阻器314流向地。各层的掺杂浓度和层312的几何尺寸确定了内部电阻器314的电阻。由区域310、312和衬底320形成的晶体管在包括区域310、312和衬底320的晶体管还未达到其击穿电压(开路-基极晶体管在击穿电压处通过电流)时是不会开路的。因此，在晶体管达到击穿电压之前，由用来保护ESD的电路装置300提供的有效反馈回路未导通，且不发生任何闸流管动作。一旦晶体管击穿并允许电流流动，则反馈回路启动，并且包括区域306、308、310和312的闸流管切换至导通状态。当脉冲结束时电流降低时，电阻器314将晶体管的电压降拉到低于晶体管的击穿电压，并且由包括区域310、312和衬底320的晶体管传导的电流停止。
图4示出了根据本公开内容的另一个实施方式的ESD保护装置400的横向实施方案。用于ESD保护装置400的发射极402和集电极404都位于半导体本体的上表面上，并且电流横向地流过该装置。N-型扩散区域406连接至外部触点和发射极402。P-型扩散区域408用作开路基极。ESD保护装置还包括位于N-型衬底420顶部上的掩埋N-型层410。N-型区域406和P-型区域408与围绕P型区域轻掺杂N-型外延层418一起作为npn晶体管。在一些实施方案中，外延层418的区域424扩散有附加的n-型材料。外延层418、P-型基极区域412和N-型集电极区域414作为第二npn晶体管。在制造期间，区域412和414下面的开口422的尺寸用来设置包括外延层418、基极412和集电极414的横向晶体管何时导通。N-型扩散区域426将集电极404连接至N-型掩埋层410和N-型衬底420。这允许电流沿横向方向流动。装置400还包括可选的P-型区域416，其与层418一起形成二极管。
图5示出了根据本公开内容的另一种实施方式的ESD保护装置500的另一种垂直实施方案。发射极502连接至半导体本体的上表面，集电极504连接至N-型衬底520的相对侧的半导体本体。包括N-型发射极区域506和开路基极P-型区域508的第一晶体管通过沟槽522与轻掺杂N-型外延层518隔离。掩埋N-型层510用作用于第一晶体管的集电极。第二晶体管由掩埋N-型层510、掩埋P-型层512和N-型衬底520构成。P-型层512是不连续的，区域514用作内部电阻器。在一些实施方案中，装置500还包括P-型扩散区域516，以形成与构成ESD保护装置的晶体管并联的二极管。
如果大于包括区域506、508和510的晶体管的击穿电压的足够高的负偏置施加至发射极，则该晶体管开路且电流流过电阻器514流向地。各层的掺杂浓度和层512的几何尺寸确定了内部电阻器514的电阻。由区域510、512和衬底520形成的晶体管在包括区域512和衬底520的晶体管还未达到其击穿电压时不会开路。因此，在晶体管达到其击穿电压之前，由装置500提供的用来保护ESD的反馈回路不导通，并且不发生任何闸流管动作。一旦晶体管击穿并允许电流流动，则反馈回路启动，并且包括区域506、508、510和512的闸流管切换至导通状态。当脉冲结束电流降低时，电阻器514将晶体管的电压降拉到低于晶体管的击穿电压，并且由包括区域510、512和衬底520的晶体管传导的电流停止。
图6示出了根据本公开内容的另一种实施方式的ESD保护装置600的另一种垂直实施方案。装置600类似于图2中示出的装置200，具有是P-型基极区域的掩埋层608。P-型扩散区域622在连接至P-型层608的外延层618中形成N-型岛。掩埋N-型层610与N-型区域606和掩埋P-型层608一起实现了第一晶体管。第二P-型掩埋层612具有至少一个内部电阻器(例如，孔型)区域614。第二晶体管由N-型层610、P-型层612和N-型衬底620构成。可选的二极管包括P-型扩散区域616，并且配置为至少与第一晶体管并联。
图7示出了ESD保护装置700的另一种垂直实施方案。ESD保护装置700包括连接至半导体本体的上表面的发射极702和连接至半导体本体的下表面的集电极704。半导体本体包括N-型衬底720。掩埋P-型层712在N-型衬底720的顶部扩散。掩埋P-型层712是不连续的。在P-型层712的空隙处存在至少一个电阻器714。内部电阻器714形成在层712中的断点或空隙处。掩埋N-型层710在P-型层712的顶部扩散。第二掩埋P-型层708在N-型层710的顶部扩散。轻掺杂N-型层718生长在P-型层708的顶部上。N-型区域706扩散到外延层中。沟槽722用来形成N-型岛，所述N-型岛将N-型区域706连接至P-型掩埋层708。区域706、层708和层710用作第一晶体管。层710、层712和衬底720用作第二晶体管。电阻器714连接层710和衬底720，电流流过电阻器，直到达到包括层710、层712和衬底720的晶体管的击穿电压为止。此时，电流也流过掩埋层712。可选的二极管由P-型区域716实现为与晶体管并联。
图8示出了根据本公开内容的另一种实施方式的ESD保护装置800的另一种垂直实施方案。发射极802和集电极804位于半导体本体的相对侧。半导体本体包括N-型衬底820。掩埋P-型层812在N-型衬底820的顶部扩散。掩埋P-型层812包括位于电阻器814处的至少一个空隙或断点。在掩埋P-型层812的顶部扩散有N-型掩埋层810。N-型层810、掩埋P-型层812和N-型衬底820用作晶体管。在掩埋N-型层810的顶部扩散有第二掩埋P-型层808。轻掺杂P-型外延层818生长在P-型掩埋层808的顶部上。N-型区域806扩散到外延层中并连接至发射极802。包括P-型扩散区域816的可选二极管通过沟槽822在外延层818中隔离。
图9示出了根据本公开内容的另一种实施方式的ESD保护装置900的另一种横向实施方案。集电极904位于与发射极902相同的表面，N-型扩散区域922将集电极连接至掩埋N-型层910。在图示的实施方式中，P-型掩埋层912在N-型衬底920的顶部扩散。P-型掩埋层912是不连续的，该层中的孔或空隙形成将N-型衬底920连接至掩埋N-型层910的电阻器914。N-型区域906扩散到轻掺杂N-型外延层918中。P-型区域908还扩散到外延层918中，并用作开路基极。可选的二极管包括P-型区域916。
图10示出了根据本公开内容的另一种实施方式的ESD保护装置1000的另一种横向实施方案。ESD保护装置1000包括N-型衬底1020。P-型掩埋层1012在N-型衬底1020的顶部扩散。P-型掩埋层是不连续的，至少一个孔或断点形成内部电阻器1014。N-型掩埋层构造成两部分，即N-型区域1010和N-型区域1024。这两个区域之间的断开确保在ESD保护装置导通时电流流过层1012。N-型扩散区域1022将集电极1004连接至区段1024。发射极1002连接至N-型区域1006。P-型区域1008围绕区域1006并用作开路基极。区域1006、1008、1016和1022扩散到轻掺杂N-型外延层1018中。P-型区域1016为可选二极管的一部分。
图11示出了根据本公开内容的另一种实施方式的ESD保护装置1100的另一种横向实施方案。发射极1102和集电极1104连接在半导体本体的同一侧。半导体本体包括P-型衬底1120和在P-型衬底的顶部上扩散的N-型掩埋层1110。层1110中的空隙1122处的电阻器用来设置电流阈值，ESD保护装置在该电流阈值处导通，以经由N-型掩埋层1110分流电流。轻掺杂N-型外延层1118生长在N-型掩埋层1110的顶部上。发射极1102连接至形成在开路-基极-P-型区域1108中的N-型扩散区域1106。在一些实施方案中，N-型区域1114的区域1124为重掺杂N-型区域。轻掺杂N-型外延区域1118用作用于具有区域1106和1108的第一晶体管的集电极。第二晶体管可选地包括区域1124、P-型区域1112(其也用作开路基极)和N-型区域1114。可选的二极管包括P-型区域1116。
基于上述讨论和图示，本领域技术人员将容易认识到，可以对本发明进行多种修改和改变，而不用严格地遵从本文中图示和描述的示例性实施方式。例如，如图所示的多种垂直实施方案可以以水平配置实施，ESD装置的发射极和集电极位于衬底的上表面上例(如，如图4中一样)。多种水平实施方案也可以垂直地实施，横向发射极/集电极区域设置成具有掩埋集电极的垂直结构(例如，如图2中一样)。此外，多个区域的极性可以改变，以用N-型区域替换P-型区域。这种修改未偏离本发明的包括在接下来的权利要求中提出的真实精神和范围。
Claims (20)
1.一种ESD保护装置，包括：
具有交替导电类型的多个相邻半导体区域，包括在其间形成第一P-N结的第一区域和第二区域、与第二区域一起形成P-N结的第三区域、与第三区域一起形成P-N结的第四区域以及与第四区域一起形成P-N结的第五区域；
连接至第一区域的第一触点；
连接至第五区域的第二触点；
连接在第三区域和第五区域之间的电阻器；
电阻器与第一、第二、第三和第五区域形成第一电流路径，所述第一电流路径配置用于响应于超过由第一、第二和第三区域形成的第一晶体管的击穿阈值的电压，使电流经由第一区域和第五区域在第一触点和第二触点之间流动；以及
第一、第二、第三、第四和第五区域形成第二电流路径，所述第二电流路径配置用于响应于流过电阻器的电流超过由第三、第四和第五区域形成的第二晶体管上的电压达到第二晶体管的击穿电压时的阈值，使电流经由第一区域和第五区域在第一触点和第二触点之间流动。
2.根据权利要求1所述的ESD保护装置，其中第二区域和第四区域未连接至外部触点。
3.根据权利要求1或2所述的ESD保护装置，其中第一、第二和第三区域分别形成晶体管的发射极、基极和集电极，
并且第二、第三、第四和第五区域形成闸流管。
4.根据权利要求3所述的ESD保护装置，其中双极型晶体管的发射极耦合至易受ESD事件的外部电路，闸流管配置用于响应于电流大于外部电路操作电流而导通。
5.根据权利要求4所述的ESD保护装置，其中电阻器的电阻值设置了闸流管导通的阈值电流。
6.根据权利要求3所述的ESD保护装置，其中第一外部触点是其中形成所述ESD保护装置的半导体衬底的上表面，第二外部触点在半导体衬底的下表面处耦合至集电极。
7.根据权利要求3所述的ESD保护装置，其中第一和第二外部触点在其中形成所述装置的半导体衬底的相同表面上，并且配置为横向地通过电流。
8.根据权利要求3所述的ESD保护装置，其中所述装置包括与第三触点相连的P型区域，第三外部触点与第一外部触点相连。
9.一种ESD保护装置，包括：
双极晶体管，具有发射极、集电极和基极，发射极连接至第一外部触点；
闸流管，具有交替的P-型和N-型半导体材料的四个区域，包括：
连接至双极晶体管的基极的第一端部区域，第一端部区域和双极晶体管的基极由相同类型的半导体材料形成，
第一中间区域，与第一端部区域一起形成P-N结并连接至双极晶体管的集电极，第一中间区域和双极晶体管的集电极由相同类型的半导体材料形成，
第二中间区域，与第一中间区域一起形成P-N结，第二中间区域由与第一端部区域相同类型的半导体材料形成，以及
第二端部区域，与第二中间区域一起形成P-N结并连接至第二外部触点，第二端部区域由与第一中间区域相同类型的材料形成；以及
电阻器，连接至双极晶体管的集电极、闸流管的第一中间区域和闸流管的第二端部区域。
10.根据权利要求9所述的ESD保护装置，其中
双极晶体管的发射极连接至易受ESD事件影响的外部电路，并且
闸流管配置用于并设置用于响应于大于外部电路的工作电流的电流而导通。
11.根据权利要求9所述的ESD保护装置，其中电阻器的电阻值设置闸流管导通时的阈值电流。
12.根据权利要求9所述的ESD保护装置，其中第一外部触点位于其中形成所述ESD保护装置的半导体衬底的上表面上，并且第二外部触点在半导体衬底的下表面处连接至集电极。
13.根据权利要求9所述的ESD保护装置，其中第一外部触点和第二外部触点位于其中形成该ESD保护装置的半导体衬底的相同表面上并且配置用于横向地通过电流。
14.根据权利要求9所述的ESD保护装置，还包括连接至第三外部触点的P-型区域，第三外部触点连接至第一外部触点。
15.根据权利要求9所述的ESD保护装置，其中响应于ESD脉冲，双极晶体管在闸流管达到击穿电压并传导电流之前达到击穿电压并传导电流。
16.根据权利要求9所述的ESD保护装置，其中双极晶体管的基极未连接至外部触点。
17.根据权利要求9所述的ESD保护装置，其中
双极晶体管具有击穿电压，双极晶体管在该击穿电压处导通以使电流在第一外部触点和电阻器之间流动，以及
闸流管具有触发电压，闸流管在该触发电压处导通以使电流在第一端部区域和第二端部区域之间流动。
18.根据权利要求9所述的ESD保护装置，其中
双极晶体管具有击穿电压，双极晶体管在所述击穿电压处导通以使电流在第一外部触点和电阻器之间流动，
闸流管具有触发电压，闸流管在所述触发电压处导通以使电流在第一端部区域和第二端部区域之间流动，
响应于其中第一外部触点处的电压超过击穿电压的ESD事件的开始，双极晶体管导通并使电流从第一触点流向电阻器，并通过电阻器流向第二触点，以及
响应于经由流过电阻器的电流在电阻器上引起的超过触发阈值的电压降，闸流管导通并使电流经由闸流管从双极晶体管传输至第二触点。
19.一种采用静电放电(ESD)电路的方法，所述静电放电电路具有交替导电类型的多个相邻半导体区域和电阻器，所述多个相邻半导体区域包括在其间形成第一P-N结的第一区域和第二区域、与第二区域形成P-N结的第三区域、与第三区域形成P-N结的第四区域以及与第四区域形成P-N结的第五区域，电阻器连接在第三区域和第五区域之间，第一区域连接至易受ESD脉冲影响的第一触点，第五区域连接至第二触点，所述采用静电放电(ESD)电路的方法用于在第一触点和第二触点之间分流电流，所述采用静电放电(ESD)电路的方法包括：
响应于第一触点处的引起在由第一、第二和第三区域形成的第一晶体管上的电压降超过第一晶体管的阈值电压的电压，使电流在第一触点和第二触点之间的第一电流路径流动，所述第一电流路径包括所述第一晶体管、所述电阻器和第五区域；以及
响应于流过第一电流路径中的电阻器的超过阈值的电流，使电流在第一触点和第二触点之间的第二电流路径流动，所述第二电流路径包括第一、第二、第三、第四和第五区域，所述电阻器上的以及相应地由第三、第四和第五区域形成的第二晶体管上的电压在所述阈值处达到第二晶体管的击穿电压。
20.根据权利要求19所述的采用静电放电(ESD)电路的方法，还包括：在第二晶体管上的电压达到第二晶体管的击穿电压之后，在闸流管上的与相对于第一晶体管的击穿电压减小的闸流管触发电压相对应的电压电平下，使电流经由由第二、第三、第四和第五区域形成的闸流管继续使电流流动。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/016,443 | 2011-01-28 | ||
| US13/016,443 US8441031B2 (en) | 2011-01-28 | 2011-01-28 | ESD protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102623449A CN102623449A (zh) | 2012-08-01 |
| CN102623449B true CN102623449B (zh) | 2014-11-12 |
Family
ID=45557878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210016467.6A Active CN102623449B (zh) | 2011-01-28 | 2012-01-18 | Esd保护装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8441031B2 (zh) |
| EP (1) | EP2482314B1 (zh) |
| CN (1) | CN102623449B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6187984B2 (ja) | 2012-02-07 | 2017-08-30 | ソフィックス ビーヴィービーエー | 交互伝導タイプの領域を有する静電放電保護用の半導体デバイス |
| US20140159180A1 (en) * | 2012-12-06 | 2014-06-12 | Agency For Science, Technology And Research | Semiconductor resistor structure and semiconductor photomultiplier device |
| US9882375B2 (en) * | 2013-03-15 | 2018-01-30 | Sofics Bvba | High holding voltage clamp |
| EP2863432A1 (en) * | 2013-10-21 | 2015-04-22 | Nxp B.V. | ESD protection device |
| US10192863B2 (en) * | 2014-03-21 | 2019-01-29 | Texas Instruments Incorporated | Series connected ESD protection circuit |
| CN105529370A (zh) * | 2015-11-30 | 2016-04-27 | 电子科技大学 | 一种mos触发负阻二极管及其制造方法 |
| US10347621B2 (en) * | 2016-10-12 | 2019-07-09 | Texas Instruments Incorporated | Electrostatic discharge guard ring with snapback protection |
| US10573637B2 (en) | 2016-11-21 | 2020-02-25 | Nexperia B.V. | Carrier bypass for electrostatic discharge |
| US10600776B2 (en) * | 2017-02-24 | 2020-03-24 | Nxp B.V. | Device and method for electrostatic discharge (ESD) protection |
| EP3951884A1 (en) * | 2020-08-05 | 2022-02-09 | Nexperia B.V. | A semiconductor device and a method of manufacture of a semiconductor device |
| CN113161347B (zh) * | 2021-06-02 | 2023-09-08 | 江苏韦达半导体有限公司 | 低电容低残压大功率过压保护器件芯片及其制作工艺 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512662B1 (en) * | 1999-11-30 | 2003-01-28 | Illinois Institute Of Technology | Single structure all-direction ESD protection for integrated circuits |
| CN1466208A (zh) * | 2002-07-01 | 2004-01-07 | 旺宏电子股份有限公司 | 双极性输入垫的静电放电保护装置及方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3351826A (en) | 1963-02-05 | 1967-11-07 | Leroy N Hermann | Five-region, three electrode, symmetrical semiconductor device, with resistive means connecting certain regions |
| JP3386943B2 (ja) * | 1995-10-30 | 2003-03-17 | 三菱電機株式会社 | 半導体装置 |
| US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
| EP1368875A1 (en) | 2001-03-16 | 2003-12-10 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| US7812403B2 (en) * | 2002-08-14 | 2010-10-12 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuit devices |
| EP1482554B1 (en) | 2003-05-28 | 2006-03-01 | Interuniversitair Microelektronica Centrum ( Imec) | Electrostatic discharge protection device |
| US7456441B2 (en) * | 2006-09-15 | 2008-11-25 | Semiconductor Components Industries, Llc | Single well excess current dissipation circuit |
| US7868387B2 (en) | 2008-06-13 | 2011-01-11 | Analog Devices, Inc. | Low leakage protection device |
| US7986502B2 (en) | 2008-07-09 | 2011-07-26 | Sofics Bvba | High trigger current silicon controlled rectifier |
-
2011
- 2011-01-28 US US13/016,443 patent/US8441031B2/en active Active
-
2012
- 2012-01-18 CN CN201210016467.6A patent/CN102623449B/zh active Active
- 2012-01-24 EP EP12152254.4A patent/EP2482314B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512662B1 (en) * | 1999-11-30 | 2003-01-28 | Illinois Institute Of Technology | Single structure all-direction ESD protection for integrated circuits |
| CN1466208A (zh) * | 2002-07-01 | 2004-01-07 | 旺宏电子股份有限公司 | 双极性输入垫的静电放电保护装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102623449A (zh) | 2012-08-01 |
| US20120193675A1 (en) | 2012-08-02 |
| EP2482314B1 (en) | 2016-08-03 |
| EP2482314A1 (en) | 2012-08-01 |
| US8441031B2 (en) | 2013-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102623449B (zh) | Esd保护装置 | |
| US11990467B2 (en) | Low capacitance bidirectional transient voltage suppressor | |
| US8653557B2 (en) | High holding voltage electrostatic discharge (ESD) device | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| US20140167099A1 (en) | Integrated circuit including silicon controlled rectifier | |
| CN103872046B (zh) | 形成esd器件及其结构的方法 | |
| JPH0240221B2 (zh) | ||
| CN103579224B (zh) | Esd保护 | |
| CN102738144B (zh) | 静电放电防护装置及其静电放电防护电路 | |
| CN103490399B (zh) | 保护电路 | |
| CN104241272A (zh) | 静电放电晶体管及其静电放电保护电路 | |
| US8278684B1 (en) | Voltage protection device | |
| CN107799517A (zh) | 用于半导体结构的esd装置 | |
| CN104716132A (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| US6717219B1 (en) | High holding voltage ESD protection structure for BiCMOS technology | |
| JP5203850B2 (ja) | 静電気保護素子 | |
| CN100590872C (zh) | 低触发电压晶闸管静电保护结构 | |
| CN103872038B (zh) | 双向三极栅流体装置及其制造方法以及包含该装置的电路 | |
| US10249610B1 (en) | IGBT coupled to a reverse bias device in series | |
| KR102166618B1 (ko) | 정전기 방전 회로 및 그 제조 방법 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| US20040245573A1 (en) | Semiconductor device serving as a protecting element | |
| CN202695443U (zh) | 一种可控硅静电放电保护结构 | |
| KR101258993B1 (ko) | Ｅｓｄ 보호소자 | |
| CN116013925A (zh) | 静电防护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160908 Address after: Holland Ian Deho Finn Patentee after: Naizhiya Co., Ltd. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Nijmegen Patentee after: Yasuyo Co. Ltd. Address before: Holland Ian Deho Finn Patentee before: Naizhiya Co., Ltd. |