CN102622320A

CN102622320A - 用于飞腾服务器的中断控制方法

Info

Publication number: CN102622320A
Application number: CN2012100405189A
Authority: CN
Inventors: 邵立松; 张铎; 吴庆波; 戴华东; 孔金珠; 单晋奎; 肖敛涛; 邓林文
Original assignee: National University of Defense Technology
Current assignee: Kirin Software Co Ltd
Priority date: 2012-02-22
Filing date: 2012-02-22
Publication date: 2012-08-01
Anticipated expiration: 2032-02-22
Also published as: CN102622320B

Abstract

本发明公开了一种用于飞腾服务器的中断控制方法，包括以下步骤：初始化；硬件中断源通过南桥CS5536中的硬件控制逻辑部件产生相应类型的中断信号，通过南桥CS5536中的中断控制器8259A路由输出为一公共中断触发信号，并在中断控制器8259A的内部寄存器中修改相应的中断位，公共中断触发信号经桥接芯片映射转换成中断消息报文并传至PCIE总线；飞腾处理器从PCIE总线获取中断消息报文，进入中断状态并调用一公共中断响应函数，读取中断控制器8259A的内部寄存器获取中断位，从而确定硬件中断源并处理中断。本发明能使飞腾处理器能实时接收到CS5536设备的中断消息报文并准确实时的响应并处理各种中断。

Description

用于飞腾服务器的中断控制方法

技术领域

本发明涉及操作***中断技术领域，尤其涉及用于飞腾服务器的中断控制方法。

背景技术

飞腾服务器采用两路飞腾处理器，每个处理器由8核64个硬线程组成，处理器频率为800MHz～1GHz，通过点到点高速交换芯片提供6个PCIE2.0总线插槽，单路最高IO频率可达5Gbps。

飞腾服务器采用了PCI总线标准的南桥CS5536，南桥CS5536芯片内部集成了USB控制器、IDE磁盘控制器、音频控制器、RTC实时时钟和键盘鼠标PS/2接口控制器等硬件接口控制逻辑。单片的8259A包含8个中断输入引脚、1个中断输出引脚、1个中断应答引脚、级联引脚以及其他控制引脚。通过级联引脚，可以将多个8259A以“主-从”配置的方式串联起来，进而扩大硬件中断数。典型的8259A应用方式存在两种：一种是采用独立的8259A芯片对中断进行控制，***设备中断直接输入8259A，再通过8259A的中断输出引脚传递给处理器进行中断处理；另一种是集成在南桥CS5536中8259A的应用，通过此中断控制器直接处理CS5536芯片中支持的设备中断，此集成式的设计方式一般只用在X86系列的处理器平台上，具有X86体系结构依赖性。在X86平台上，8259A以处理器接口串行线CIS的带外方式向处理器发送中断信号。CIS串行数据格式如图1所示：CIS提供了20位的串行数据格式，包括2位start，16位data[0…15]，和2位stop。其中，data[7]为8259A的中断位。X86处理器***能接收和解析CIS，获取中断位，并对处理器流水线进行中断。8259A提供了软件中断号获取机制。在不需要软件干预的前提下，X86处理器可以直接读取地址0对中断进行确认，并自动获取中断源的软件中断号，然后跳转到中断向量地址上运行相应的中断处理函数。

飞腾服务器是UltraSPARC（传统SPARC体系结构）体系结构，既不提供CIS带外串行线，也不能自动对地址0进行确认，更不能直接跳转到相应的中断向量地址上。因此需提供一种新的中断处理方法以便能用集成在南桥CS5536中8259A实现飞腾服务器中的中断处理。

发明内容

本发明所要解决的技术问题是：针对现有技术存在的问题，本发明提供一种实时、准确且有效的用于飞腾服务器的中断控制方法。

为解决上述技术问题，本发明采用以下技术方案：

一种用于飞腾服务器的中断控制方法，包括以下步骤：

（1）初始化：在操作***内核启动过程中，对南桥CS5536中的硬件控制逻辑部件分配中断控制器8259A的中断位，并设置中断路由；

（2）中断触发：硬件中断源通过南桥CS5536中的硬件控制逻辑部件产生相应类型的中断信号；在中断控制器8259A的内部寄存器中修改相应的中断位，中断信号通过南桥CS5536中的中断控制器8259A路由输出为一公共中断触发信号，所述公共中断触发信号经桥接芯片映射转换成中断消息报文并传至PCIE总线；

（3）中断响应：飞腾处理器从PCIE总线获取所述中断消息报文，进入中断状态并调用一公共中断响应函数；所述公共中断响应函数读取所述中断控制器8259A的内部寄存器获取中断位，根据所述中断位确定硬件中断源，并通知飞腾处理器调用相应的中断处理函数处理中断。

作为本发明的进一步改进：

所述中断信号通过南桥CS5536中的中断控制器8259A路由输出到南桥CS5536的通用I/O端口GPIO12上，通过边缘触发方式输出为一公共中断触发信号。

所述中断消息报文包括PCIE总线规范定义的Assert_INTx和Deasser_INTx，所述Assert_INTx为中断电平信号从无效状态转换成有效状态，所述Deasser_INTx为中断电平信号从有效状态转换成无效状态。

所述步骤的初始化流程包括以下步骤：

（1）设置飞腾处理器访问GPIO的IO地址；

（2）屏蔽中断控制器8259A除内部级联中断外的中断位；

（3）通过对相关MSR寄存器的设置去能所有中断路由功能；

（4）通过对GPIO基址的访问去能GPIO12的所有部件的功能；

（5）使能GPIO12的需使用的部件的功能设置；

（6）根据硬件连接或设置，通过设置相关MSR寄存器路由中断源到对应8259A中断引脚，以设置中断路由；

（7）初始化中断控制器8259A。

所述GPIO12的需使用的部件具体指：GPIO12的上拉位、翻转位、AUX1输出选择位以及输出使能位。

所述初始化中断控制器8259A具体为：对ICW1～ICW4逐一进行初始化，设置中断触发模式、主/从8259A对应IR0的中断号以及ID。

与现有技术相比，本发明的优点在于：

本发明的用于飞腾服务器的中断控制方法，飞腾处理器能实时接收到硬件中断源的中断消息报文，实现了飞腾处理器平台南桥CS5536各功能部件与飞腾处理器的中断交互。通过对中断触发方式的修改，使飞腾处理器能实时接收到CS5536设备的中断消息报文；通过中断确认和分发方式的修改，可以使CS5536相关设备控制器驱动准确实时的响应并处理各种中断。可以满足CS5536中所有以中断触发为基础的设备控制器的要求，在公共的共享中断源基础上根据CS5536中各控制器的中断状态进行中断的确认、分发和响应处理。

附图说明

图1是CIS串行数据格式示意图。

图2是本发明实施例1的总流程示意图。

图3是DIVIL_LBAR_GPIO寄存器的结构示意图；其中，BASE_ADDR为IO基地址；LBAR_EN为本地BAR寄存器访问使能位；IO_MASK为掩码位；RSVD为保留位。

图4是中断初始化命令字寄存器的结构示意图；其中ICW1中的TRIGGER为触发模式，0-边缘触发、1-电平触发；RSVD为保留位；ICW2中的A为8259基准中断向量；RSVD为保留位；Master 对应的ICW3中用来存放8259A级联的中断号，而Slave对应的ICW3中用来存放Slave的ID号。针对Master和Slave，ICW3寄存器格式都是一样的，通过访问IO端口0x21可以操作Master的ICW3，访问IO端口0xA1可以操作Slave的ICW3。ICW4中的AUTO_EOI为中断结束处理模式。

图5是本发明实施例1的硬件连线逻辑示意图。

图6是本发明实施例1的飞腾服务器的局部PCIE总线结构示意图。

图7是本发明实施例1的CS5536中断控制器的连接示意图。

图8是本发明实施例1的内核级基于硬件的中断初始化流程示意图。

图9是本发明实施例1的内核级基于硬件的中断响应流程示意图。

图10是本发明实施例2的USB OHCI产生的中断的初始化流程示意图。

图11是本发明实施例3的测试驱动的结构示意图。

图12是本发明实施例3中的中断测试驱动的工作流程示意图。

图13是本发明实施例3中的应用模块的工作流程示意图。

具体实施方式

以下将结合说明书附图和具体实施例对本发明作进一步详细说明。

实施例1：

如图2所示，以内核级基于硬件的中断为例，详细说明本发明的用于飞腾服务器的中断控制方法。

飞腾服务器采用了PCI总线标准的南桥CS5536，芯片内部集成了USB控制器、IDE磁盘控制器、音频控制器、RTC实时时钟和键盘鼠标PS/2接口控制器等硬件接口控制逻辑。南桥CS5536通过桥接芯片PLX8112连接到PCIE总线上。这些内部硬件控制器逻辑中断信号全部通过CS5536内部的8259A中断控制器进行路由，桥接芯片PLX8112负责将电平形式的中断信号转换成PCIE2.0总线消息形式的中断信号，并传递给处理器芯片。本实施例的方法开始之前，先对飞腾服务器的硬件做如下连接和设置：

如图5所示，将两片8259A中断控制器按主-从级联，可提供15个可接收中断信号的中断引脚。主8259A的INTR#（中断请求引脚）输出直接连接到GPIO12（第12个通用I/O接口）上（主8259A的输出在逻辑上被路由到GPIO12的AUX1输入上），GPIO12的中断输出连接到PCIE-PCI桥芯片的PCI_INTA#（中断引脚）上。GPIO12可以配置为输出端口或者输入端口。输出端口包括选择开关（用来选择输出方式，连接OutputVal可使软件动态产生输出信号；AUX1和AUX2为两个连接通道）、输出使能部件（使能输出模块）、翻转部件（翻转电平）以及下拉开关（拉低电平）。（本发明的中断过程主要使用输出端口）。

硬件连接和设置完成后，进行中断控制：

（1）初始化。如图8所示，初始化包括以下步骤：

a. 桥窗口的初始化。

在进行GPIO12的初始化前，需要指定GPIO的IO地址，此地址由CS5536的IO基址和GPIO寄存器基址组成。如图6所示，本实施例的南桥芯片连接在三个PCIE-PCIE桥和一个PCIE-PCI桥后，为了让飞腾处理器能够访问到GPIO的IO地址，需要将GPIO的IO地址映射在这四个桥的IO窗口范围内，通过对这四个桥配置空间的IO BASE（IO基地址，位于桥配置空间0x1C处）和IO LIMIT（IO 窗口范围，位于桥配置空间0x1D处）进行地址范围设置来满足要求。

设置GPIO的IO地址；设置MSR寄存器DIVIL_LBAR_GPIO(0x8000000C) （存在于南桥CS5536中，结构如图3所示），将此DIVIL_LBAR_GPIO寄存器的[8:15]设成GPIO对应的IO基址（本实施例设置为0x5c00-0x5cff）；[32]使能打开（设置为1），即允许LBAR的访问，[44:47]设置IO的掩码（本实施例设置为0xf），根据IO的基址以及IO 掩码确定GPIO的IO地址范围。

b. 屏蔽中断控制器8259A的中断位（内部级联中断除外）。本实施例中，对IO基址加偏移量为0x21（主8259A）/0xa1（从8259A）的位置进行屏蔽中断位的设置，将每一位置1。

c. 去能中断路由功能。

各类中断源首先会通过一个MAM（映射）控制器，然后根据寄存器配置路由到XPIC（扩展的可编程中断控制器），最后再连到8259A 的中断输入引脚上，通过对相关MSR寄存器设置去能所有的中断路由。

如图7所示，中断源分为四类：PRIMARY中断源、LPC中断源、Y中断源以及Z中断源。四种类型共有15个中断输入引脚，Y类和Z类中断源需要通过MSR寄存器PIC_YSEL_LOW/HIGH和PIC_ZSEL_LOW/HIGH路由配置到IGX（X为0～15）中的一路，然后从8259A输入。此时需要将这些中断路由全部去能。中断位和硬件中断源映射和路由也通过配置相关MSR寄存器实现。

d. 去能GPIO12的所有部件的设置。 GPIO12模块包含了控制GPIO12的相关功能部件。如：选择开关、翻转、输出输入使能和上/下拉等功能部件，通过对GPIO基址的访问去能GPIO12的所有部件功能。

e. 使能GPIO12的设置。打开GPIO12的上拉位、翻转位、AUX1输出选择位以及输出使能位，完成GPIO12的初始化。

f. 使能中断路由功能。按照规定，路由中断源到对应8259A中断引脚，如：RTC（实时时钟）中断路由到级联8259A的8号引脚上，该引脚用来接收RTC产生的中断信号。通过对相关MSR寄存器设置所有的中断路由。

g. 初始化中断控制器8259A。如图4所示，对ICW1～ICW4（初始化命令字）逐一进行初始化，包括中断触发模式、主/从8259A对应IR0的中断号以及ID等相关信息。设置主/从ICW1为0x11，中断触发模式采用边缘触发；设置主ICW2为0x0，表示中断向量基准号为0，设置从ICW2为0X8，表示中断向量基准号为8；设置主ICW3为0x4，从ICW3为0x2（ICW3为固定设置）；设置主/从ICW4为0x1，采用8086/8088模式等。

（2）中断触发。

如图5所示，在硬件中断源（外部设备）触发中断后，南桥中的设备控制器产生中断信号并交给中断控制器8259A， 8259A接收到中断信号后，将IRR（中断请求寄存器）寄存器对应的位置1，表示有中断请求到来；中断信号通过8259A的INTR#输出，到达GPIO12并传到PCI-PCIE桥的PCI_INTA#引脚上，从而传至PCIE总线。

从软件层面上来说，因为CS5536中的设备都是虚拟的逻辑设备，***在初始化时并没有认为这些逻辑设备是真实的PCI设备，不会对这些逻辑设备进行PCI空间的初始化和配置，这样逻辑设备驱动将获取不到相关的PCI信息，特别是跟中断相关的配置，如PCI配置空间中INTERRUPT LINE的值，将导致中断处理失效，所以在中断触发前，需要首先虚拟出CS5536逻辑设备的PCI空间，如图2流程所示。当中断触发时，产生自陷，首先调用公共中断处理函数，这个公共处理函数用来获取中断向量号并调用CS5536逻辑设备中断处理函数，由逻辑设备中断处理函数完成对应中断处理。

（3）中断响应。

如图9所示，飞腾处理器从PCIE总线接收到此中断消息报文后，产生自陷，调用公共中断响应函数，此函数获取中断号以及中断号对应的中断描述符首地址，并遍历注册在中断描述符中的中断处理函数进行中断处理。根据硬件布线，CS5536所有内部逻辑设备中断通过中断共享的方式发送给飞腾处理器，所以一个中断号对应着所有CS5536不同内部逻辑设备的中断，同时也对应着不同的中断处理函数，为了区分此共享中断号与CS5536不同内部设备的联系，在遍历中断处理函数时，在中断处理函数开始处首先读取IRR寄存器的值用来判断中断是否触发此中断处理函数，如果IRR对应中断位为1，表明此中断有效，则屏蔽对应位中断，进行后续中断处理，待中断处理完成，取消该位的中断屏蔽，退出中断处理函数；如果IRR对应的位不为1，则表明此中断无效，则直接退出此中断处理函数继续遍历，直到遍历完为止。

实施例2：

以USB OHCI（USB开放式住控制器接口）产生的中断为例，进一步说明本发明用于飞腾服务器的中断控制方法。具体步骤如下：

该接口驱动支持低速的USB设备，如：USB鼠标或USB键盘。

本实施例与实施例1基于同一台FT服务器，硬件结构相同。

（1）如图10所示，飞腾多核服务器平台中USB OHCI初始化过程如下：

USB OHCI为CS5536集成的一个功能逻辑设备接口，在USB OHCI初始化过程中，首先创建OHCI的设备树节点，后续USB OHCI驱动会直接访问此节点信息；然后进行类同实施例1的中断初始化；由于USB OHCI使用PCI MEM空间，接着需要获取OHCI MEM的基址，同时使能MEM的访问，并进行MEM划分，使分配给USB OHCI的MEM空间不与其他冲突；然后按照实施例1中中断响应的方法对OHCI中断响应函数进行改写；虚拟化OHCI配置空间并加载OHCI设备驱动。进而完成整个USB OHCI初始化的过程。

（2）中断触发。

将USB鼠标和USB键盘接入南桥USB HOST 控制器接口上。当滑动鼠标或者敲击键盘时，电信号转化为中断信号并通过CS5536中8259A的输入引脚传入，再以高电平输出到GPIO12的AUX1通道，进行电平翻转等处理后以低电平从GPIO12输出，传至PCIE总线。

（3）中断响应。

飞腾处理器从PCIE总线接收到此中断消息报文后，通过公共中断响应函数调用此USB设备对应的中断响应函数，此函数读取8259A的中断请求以及irr寄存器（中断状态寄存器），此时代表鼠标或者键盘中断请求的IRR寄存器中的相关位已经置上（当触发USB设备事件时，硬件已自动对irr相关位进行设置。）进而调用鼠标或者键盘的中断处理函数完成后续中断处理。

实施例3：

采用基于软件模拟CS5536内部设备的中断，验证本发明的用于飞腾服务器的中断控制方法，具体步骤如下：

如图11所示，为模拟实现本发明，设计了一个中断测试驱动，主要包括三个模块：中断初始化模块、软触发中断模块以及软触发中断处理程序注册模块。

采用上述的中断测试驱动实现的中断控制方法，包括以下步骤：

（1）初始化，本实施例的初始化过程与实施例1和实施例2基本相同，区别仅在于：初始化的时间点不同，实施例1和实施例2在***内核启动阶段完成相关的中断初始化，而本实施例的初始化放在了中断测试驱动中。

（2）中断触发。

如图12所示，初始化后，加入软触发中断模块，它通过设置南桥MSR寄存器的DIVIL_SOFT_IRQ(软中断触发寄存器)的第0位来产生和停止中断触发。同时将此模块注册到ioctl(IO控制块)中，这样当上层应用发出中断触发的ioctl命令后，直接调用此模块进行软件中断的触发模拟。

（3）中断的注册和响应。

如图13所示，通过request_irq(中断注册)接口注册对应的中断处理函数，在中断处理函数入口处进行IRR寄存器中断位的判断，使中断处理程序只处理属于自己的中断请求。即，当软件模拟触发一个中断后，此中断处理函数被调用，判断IRR寄存器对应位是否为1，如果为1，继续进行本次中断处理，否则退出处理。

本实施例中，设计了一个上层应用模块配合测试驱动一起使用，该应用模块位于应用层（驱动位于内核层），主要用来产生触发中断的命令，命令通过ioctl接口传给测试的驱动，驱动接收到此命令后会触发8259A产生软中断，进而让注册的中断处理函数响应。如图13所示，上层应用模块的实现流程如下：

a. 打开中断测试驱动用于获取驱动模块对应的驱动描述符。当测试驱动加载时会在/dev目录下生成对应的设备驱动节点（如testdriver），该节点即为此设备驱动描述符，通过open(/dev/driver,..)函数即可完成获取。

b. 通过ioctl通道向此驱动模块传送触发中断的命令。当驱动模块接收到命令会调用先前注册的软触发中断模块发中断，同时注册的中断处理函数被调用，此时会去读取8259A的IRR寄存器（中断触发后，硬件已自动对irr相关位进行设置），如果此寄存器的对应位已经置位，表示触发的中断请求已经到达，进而响应此中断请求。

c. 释放已打开的驱动描述符，执行完毕。

上述步骤中，通过上层应用模块和中断测试驱动，模拟了采用本发明的中断控制方法实现软中断的情况。

综上，本发明是用于飞腾服务器的中断控制方法，能保证飞腾服务器上CS5536内部硬件控制器逻辑触发的中断被及时准确响应，使CS5536设备正常工作。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims

1.一种用于飞腾服务器的中断控制方法，其特征在于包括以下步骤：

2.根据权利要求1所述的用于飞腾服务器的中断控制方法，其特征在于，所述中断信号通过南桥CS5536中的中断控制器8259A路由输出到南桥CS5536的通用I/O端口GPIO12上，通过边缘触发方式输出为一公共中断触发信号。

3.根据权利要求1所述的用于飞腾服务器的中断控制方法，其特征在于，所述中断消息报文包括PCIE总线规范定义的Assert_INTx和Deasser_INTx，所述Assert_INTx为中断电平信号从无效状态转换成有效状态，所述Deasser_INTx为中断电平信号从有效状态转换成无效状态。

4.根据权利要求1～3中任一项所述的用于飞腾服务器的中断控制方法，其特征在于，所述步骤（1）中的初始化流程包括以下步骤：

（1）设置飞腾处理器访问GPIO的IO地址；

（2）屏蔽中断控制器8259A除内部级联中断外的中断位；

（3）通过对相关MSR寄存器的设置去能所有中断路由功能；

（4）通过对GPIO基址的访问去能GPIO12的所有部件的功能；

（5）使能GPIO12的需使用的部件的功能设置；

（7）初始化中断控制器8259A。

5.根据权利要求4所述的用于飞腾服务器的中断控制方法，其特征在于，所述GPIO12的需使用的部件具体指：GPIO12的上拉位、翻转位、AUX1输出选择位以及输出使能位。

6.根据权利要求4所述的用于飞腾服务器的中断控制方法，其特征在于，所述初始化中断控制器8259A具体为：对ICW1～ICW4逐一进行初始化，设置中断触发模式、主/从8259A对应IR0的中断号以及ID。