CN102594272A

CN102594272A - 一种用于降低d类音频功率放大器电磁干扰的电路

Info

Publication number: CN102594272A
Application number: CN2010101171589A
Authority: CN
Inventors: 赵宝春; 徐坤平; 杨云
Original assignee: BYD Co Ltd
Current assignee: Beijing Aiyueshi Technology Co Ltd
Priority date: 2010-02-26
Filing date: 2010-02-26
Publication date: 2012-07-18
Anticipated expiration: 2030-02-26
Also published as: CN102594272B

Abstract

一种用于降低D类音频功率放大器电磁干扰的电路，包括控制时钟产生电路、伪随机序列产生电路、N个电流源电路和三角波产生电路；控制时钟产生电路的输入端连接三角波产生电路的输出端，根据三角波信号产生时钟信号及三角波控制信号；伪随机序列产生电路的输入端连接控制时钟产生电路的输出端，根据时钟信号产生伪随机序列，伪随机序列用来控制并联到三角波产生电路的电流源个数；N个电流源电路的输入端连接伪随机序列产生电路的输出端，并联的电流源电路产生叠加电流信号；三角波产生电路的输入端连接三角波控制信号和叠加电流信号，根据三角波控制信号和叠加电流信号产生频率伪随机变化的三角波。本发明有效的控制了芯片面积并抑制了EMI。

Description

一种用于降低D类音频功率放大器电磁干扰的电路

技术领域

本发明涉及D类音频功率放大器，尤其涉及一种用于D类音频功率放大器的抗电磁干扰(EMI)电路。

背景技术

通常，音频功率放大器包括A类、B类、AB类和D类四种类型。其中，A类功率放大器的优点是输出信号的失真比较小，但它在整个输入信号周期内都有电流连续流过功率放大器件，理想情况下其效率也只能达到50％；B类功率放大器在整个输入信号周期内两个功率器件轮流导通，它的效率在理想情况下可达78.5％，但会产生交越失真，增加噪声；AB类功率放大器对B类进行了改进，消除了交越失真，但却不能提高效率。

D类音频功率放大器是一种生成脉冲序列并通过脉冲序列驱动负载的放大器，脉冲序列的脉冲宽度根据输入信号进行调制。此类放大器的功率器件工作在开关状态，理论上其效率可达100％。这种高效率不仅意味着节能，而且高的效率代表着更少的热量产生，这又为很多产品免去或减少了对散热的更多投入。随着便携式影音设备的广泛应用和半导体及微电子制造技术的不断发展，人们对功率放大器的要求更加趋向高效、节能和小型化。正因为D类功率放大器相比A类、B类和AB类在效率上有着绝对的优势，D类功率放大器产品的应用和研发受到越来越多的关注和重视。

D类音频功率放大器的输出功率管是工作在开关状态，它的输出波形为高频矩形波，这个矩形波具有陡峭的上升和下降边沿，因此输出频谱会在开关频率及其倍频处包含大量频谱能量，因而可能会通过扬声器电缆辐射EMI。EMI是D类功率放大器应用中关键的性能参数，若处理不好将影响产品的应用。因此，如何在D类功放中加入降低EMI的结构以抑制EMI，成为当前D类功率放大器应用中亟需解决的问题。

频率抖动技术(Frequency Jitter)是一种从分散谐波干扰能量着手解决EMI问题的新方法。频率抖动技术是指开关电源的工作频率并非固定不变，而是周期性地变化来减小电磁干扰的方法。假设基波频率变化幅值为±Δf，二次谐波为±2Δf……，n次谐波为±nΔf，可见谐波次数越高，频率分散越大。这样，噪声谐波频率分散，噪声能量得以分散、减小，在整个频带上保证了幅值的裕量，从而满足电磁兼容性要求。

目前现有技术所具有的实现频率抖动的方法是通过改变震荡器中接入到电路里的充放电电容的个数来实现改变频率的，但是在半导体电路设计中，一般电容的面积要比MOS管的面积大很多，而且频率的改变也很难做到近似随机的变化，所以对于减小芯片面积和抑制EMI的效果都不够好。

发明内容

本发明解决的现有技术问题是现有D类音频功率放大器中利用改变充放电电容的个数实现频率抖动使得电路的面积比较大的问题。

为解决上述技术问题，本发明提供如下技术方案：

一种用于降低D类音频功率放大器电磁干扰的电路，包括：控制时钟产生电路、伪随机序列产生电路、N个电流源电路和三角波产生电路，N为自然数；所述控制时钟产生电路的输入端连接三角波产生电路的输出端，用以根据三角波信号产生时钟信号及三角波控制信号；所述伪随机序列产生电路的输入端连接控制时钟产生电路的输出端，用以根据时钟信号产生伪随机序列，所述伪随机序列用来控制并联到三角波产生电路的电流源个数；所述N个电流源电路的输入端连接伪随机序列产生电路的输出端，并联的电流源电路产生的叠加电流信号连接至三角波产生电路；所述三角波产生电路的输入端连接三角波控制信号和叠加电流信号，用以根据三角波控制信号和叠加电流信号产生频率伪随机变化的三角波。

本发明涉及的一种用于降低D类音频功率放大器电磁干扰的电路，通过伪随机序列产生电路产生的伪随机序列来控制N个电流源电路并联到三角波产生电路的电流源个数，从而达到三角波的频率近似随机的变化，有效的控制了芯片面积并在更大程度上抑制了EMI。

附图说明

图1是本发明实施例的原理框图；

图2是本发明实施例中控制时钟产生电路的原理图；

图3是本发明实施例中控制时钟产生电路的输出波形示意图；

图4是本发明实施例中伪随机序列产生电路原理图；

图5是本发明实施例N个电流源电路框图；

图6是本发明实施例电流源电路的原理图；

图7是本发明实施例三角波产生电路的原理图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1是本发明实施例的原理框图；一种用于降低D类音频功率放大器电磁干扰的电路，包括：控制时钟产生电路1、伪随机序列产生电路2、N个电流源电路3和三角波产生电路4，N为自然数；所述控制时钟产生电路1的输入端连接三角波产生电路的输出端41，用以根据三角波信号41产生时钟信号CLK及三角波控制信号；所述伪随机序列产生电路2的输入端连接控制时钟产生电路的输出端，用以根据时钟信号CLK产生伪随机序列，伪随机序列用来控制并联到三角波产生电路的电流源个数；所述N个电流源电路3的输入端连接伪随机序列2产生电路的输出端，并联的电流源电路产生的叠加电流信号连接至三角波产生电路4；三角波产生电路4的输入端连接三角波控制信号和叠加电流信号，用以根据三角波控制信号和叠加电流信号产生频率伪随机变化的三角波41。

本发明涉及的一种用于降低D类音频功率放大器电磁干扰的电路，通过伪随机序列产生电路来控制N个电流源电路中并联到三角波产生电路中的电流源个数，从而达到使三角波的频率近似随机的变化，有效的控制了芯片面积并在更大程度上抑制了EMI。

图2是本发明实施例中控制时钟产生电路的原理图；控制时钟产生电路进一步包括：第一迟滞比较器101、第二迟滞比较器102、第一与非门103和第二与非门104；所述第一迟滞比较器101的第一输入端连接第一参考电压VH，第一迟滞比较器101的第二输入端与第二迟滞比较器102的第一输入端连接并作为控制时钟产生电路的输入端，此输入端的输入信号是三角波产生电路产生的三角波；第二迟滞比较器102的第二输入端连接第二参考电压，第一迟滞比较器101的输出端连接第一与非门103的第一输入端，第二迟滞比较器102的输出端连接第二与非门104的第二输入端，第二迟滞比较器102的输出端作为控制时钟产生电路的第一输出端，输出CLK信号作为伪随机序列产生电路的输入信号；第一与非门103的第二输入端连接第二与非门104的输出端，第二与非门104的第一输入端连接第一与非门103的输出端，第一与非门103的输出端作为控制时钟产生电路的第二输出端，产生第一三角波控制信号SP连接到三角波产生电路，第二与非门的输出端作为控制时钟产生电路的第三输出端，产生第二三角波控制信号SN连接到三角波产生电路；可见三角波控制信号进一步包括第一三角波控制信号和第二三角波控制信号。进一步地，其中第一迟滞比较器101的第一输入端为正输入端，第二输入端为负输入端；第二迟滞比较器102的第一输入端为正输入端，第二输入端为负输入端。

由三角波产生电路产生的三角波41输入到控制时钟产生电路的输入端，第一参考电压VH和第二参考电压VL分别为不同数值的两个固定电压，第一参考电压VH的值和第二参考电压VL的值分别限制了三角波的最大值和最小值。当三角波41上升的峰值高于第一参考电压VH时，第一迟滞比较器101的输出就会由高变低，当三角波41的峰值下降到低于第一参考电压VH时，第一迟滞比较器101的输出就会由低变高；当三角波41下降的谷值低于第二参考电压VL时，第二迟滞比较器102的输出就会由高变低，当三角波41的谷值上升到高于第二参考电压VL时，第二迟滞比较器102的输出就会由低变高；第一迟滞比较器101和第二迟滞比较器102输出的信号都为矩型波，然后通过第一与非门103和第二与非门104的运算，产生第二输出信号SP和第三输出信号SN。第一输出信号CLK为矩型波，作为伪随机序列产生电路2的时钟信号；第二输出信号SP和第三输出信号SN分别为反向的占空比为50％的矩型波，分别控制三角波产生电路4相对应的开关，从而控制三角波产生电路的工作，产生所需要的三角波。图3则是本发明实施例中控制时钟产生电路的输出波形示意图。

图4是本发明实施例中伪随机序列产生电路原理图；伪随机序列产生电路是一个线性反馈移位寄存器，包括至少两个移位寄存器和一异或门200；所述至少两个移位寄存器依次串联，最后一移位寄存器的输出端连接异或门的第一输入端，倒数第二个移位寄存器的输出端连接异或门200的第二输入端，异或门的输出端连接第一个移位寄存器的输入端。图中示出了m个移位寄存器，201、202……，下面描述其工作原理。

如果使移位寄存器初始化置为“1”状态，即每个移位寄存器的输出Q0～Qm-1，每一个都被初始化为“1”状态，则每个移位寄存器的输出都会随着时钟产生一个伪随机二进制序列，如下表所示。以m＝3为例，

代表Q0在t+1时刻的值，为Q2和Q3在t时刻的异或运算；Q1_t+1＝Q0_t代表Q1在t+1时刻的值，为Q0在t时刻的值；Q2_t+1＝Q1_t代表Q2在t+1时刻的值，为Q1在t时刻的值；Q0Q1Q2代表三位二进制数转换为十进制时的值。由于t＝8时又重复t＝1时的值，第8个时钟周期的伪随机序列与第1个时钟周期的伪随机序列相同，此时产生的伪随即二进制序列的周期为7；可见伪随机二进制序列的周期为CLK时钟周期的2^m-1倍。

图5是本发明实施例N个电流源电路框图；N个电流源电路3包括至少一个电流源电路33、34……，电流源电路的个数n小于等于伪随机序列产生电路中移位寄存器的个数m，N个电流源电路产生的叠加电流信号进一步包括叠加充电电流信号和叠加放电电流信号；电流源电路的输入端分别与移位寄存器的输出端连接，电流源电路的第一输出端31连接在一起作为N个电流源电路的第一输出端，输出叠加充电电流信号；电流源电路的第二输出端32连接在一起作为N个电流源电路的第二输出端，输出叠加放电电流信号。

图6是本发明实施例电流源电路的原理图；电流源电路包括：第一PMOS管41、第二PMOS管42、第一NMOS管43、第二NMOS管44，第一开关S41、第二开关S42、第三开关S43、第四开关S44、反相器300；所述反相器300的输入端连接伪随机序列产生电路中移位寄存的输出端Qn，反相器300的输入端连接第二开关S42和第三开关S43的控制端，反相器300的输出端连接第一开关S41和第四开关S44的控制端；第一PMOS管41和第二PMOS管42串联，第一PMOS管41的漏极与第二PMOS管42的源极连接，第一PMOS管41的栅极经过第一开关S41连接第一电压Vb1，第一PMOS管41的栅极经过第三开关S43连接到电源，其源极与电源连接，第二PMOS管42的栅极连接第二电压Vb2，漏极作为电流源电路的第一输出端31，输出叠加充电电流信号；第一NMOS管43和第二NMOS管44串联，第一NMOS管43的漏极与第二NMOS管44的源极连接，第一NMOS管43的栅极经过第二开关S42连接第四电压Vb4，第一NMOS管43的栅极经过第四开关连接到地，其源极与地连接，第二NMOS管44的栅极连接第三电压Vb3，源极作为电流源电路的第二输出端32，输出叠加放电电流信号；可见叠加电流信号进一步包括叠加充电电流信号和叠加放电电流信号。

进一步地，第一开关S41和第三开关S43为PMOS管形成的开关管，第二开关S42和第四开关S44为NMOS管形成的开关管。

图7是本发明实施例三角波产生电路的原理图；三角波产生电路4包括：第三PMOS管21、第四PMOS管22、第三NMOS管23、第四NMOS管24，第五开关S21、第六开关S22、第七开关S23、第八开关S24、第一电容C1；所述控制时钟产生电路1的第二输出端SP连接第五开关S21和第六开关S22的控制端，控制时钟产生电路的第三输出端SN连接第七开关S23和第八开关S24的控制端；所述第三PMOS管21和第四PMOS管22串联，第三PMOS管21和第四PMOS管22的栅极分别连接第一电压Vb1和第二电压Vb2，第三PMOS管21的源极连接电源，其漏极与第四PMOS管22的源极连接，N个电流源电路的第一输出端31连接第四PMOS管22的漏极，第四PMOS管22的漏极通过第七开关S23与地连接；所述第三NMOS管23和第四NMOS管24串联，第三NMOS管23和第四NMOS管24的栅极分别连接第四电压Vb4和第三电压Vb3；第三NMOS管23的源极连接电源，其漏极与第四NMOS管24的源极连接，N个电流源电路的第二输出端32连接第四NMOS管24的漏极，第四NMOS管24的漏极通过第八开关S24与地连接；第五开关S21和第六开关S22串联后的两端分别连接第四PMOS管22的漏极和第四NMOS管24的漏极，第五开关S21和第六开关S22串联的节点经过第一电容C1与地连接；第五开关S21和第六开关S22串联的节点作为三角波产生电路的输出端41。图7中的第一电压到第四电压与图6中的第一电压到第四电压完全相同，即其在电路中式连接在一起的。

进一步地，图7中第五开关S21和第七开关S23为PMOS管形成的开关管，第六开关S22和第八开关S24为NMOS管形成的开关管。

第三PMOS管21和第四PMOS管22构成为电容充电的电流源，提供一个精确的电流；第三NMOS管23和第四NMOS管24构成为电容放电的电流源，电容通过其以固定精确的电流放电，第一电压Vb1、第二电压Vb2、第三电压Vb3和第四电压Vb4为相应MOS管提供合适的偏置电压，使其工作在饱和区，从而流过的电流精确不变。第五开关S21、第六开关S22、第七开关S23和第八开关S24分别控制电容充放电的时间，从而产生三角波。假设初始时电容上的电压为0V，当控制时钟产生电路的第二输出端SP低电平，第三输出端SN为高电平时，第五开关S21和第八开关S24闭合，第六开关S22和第七开关S23断开，此时第三PMOS管21和第四PMOS管22构成的电流源以固定电流I为电容C1充电，电容上的电压U1＝I*t1/C，t1为充电时间；在下一时刻，结合图3中的波形图，控制时钟产生电路的第二输出端SP高电平，第三输出端SN为低电平时，第六开关S22和第七开关S23闭合，第五开关S21和第八开关S24断开，此时第三NMOS管23，和第四NMOS管24构成的电流源以固定电流I为电容C1放电，电容上的电压U2＝U1-I*t2/C，t2为放电时间。如果精确控制开关的转换时间，使t1＝t2，就能产生上升和下降时间相等的三角波，通过控制充放电电流I的大小和充放电时间t1，t2的大小，就可以控制三角波的周期。

以下详述具体的工作原理：

图6中通过输入信号Qn(n＝0，1，2…n-1)来控制N个电流源电路中第n个电流源电路的第一开关S41、第二开关S42、第三开关S43和第四开关S44的通断。

当Qn为高电平时，第一开关S41和第二开关S42闭合，第三开关S43和第四开关S44断开，由于第一电压Vb1到第四电压Vb4是连接在一起的，所以图6中的第一PMOS管41、第二PMOS管42构成的电流源与图7三角波产生电路中的第三PMOS管21、第四PMOS管22构成的电流源并联，图6中由第一NMOS管43，第二NMOS管44构成的电流源与图7中三角波产生电路中第三NMOS管23、第四NMOS管24构成的电流源并联；此时，向电容C1充放电的电流I就都会变大。

当Qn为低电平时，第三开关S43和第四开关S44闭合时，第一开关S41和第二开关S42断开，图6中第一PMOS管41、第二PMOS管42构成的电流源由于第三开关S43闭合使第一PMOS管41的栅极电压为高电平，从而第一PMOS管41关断，电流源不会有电流流过；图6中由第一NMOS管43，第二NMOS管44构成的电流源由于第四开关S44闭合使第一NMOS管43的栅极电压为低电平，从而第一NMOS管43关断，电流源不会有电流流过，此时，图5中N个电流源电路的电流源与图7中三角波产生电路的电流源断开。

即当Qn＝1时，图6电流源电路中的充电电流源和放电电流源同时与图7三角波产生电路中的充放电电流源并联，充放电电流I将变大；当Qn＝0时，图6电流源电路中的充电电流源和放电电流源同时与图7三角波产生电路中的充放电电流源断开，充放电电流I将变小。精确控制各个电流源的大小比例，可以使充电电流和放电电流的变化相同，从而保证三角波上升和下降的斜率相同。

N个电流源电路如图5所示，它由n个相同的电流源电路并联形成，通过控制信号Q0到Qn-1的控制，可以将不同个数的电流源电路与图7三角波产生电路中的电流源并联，从而可以改变充放电电流I的大小，达到控制三角波的频率的目的。

图4中移位寄存器的个数为m，图5中电流源的个数为n，只要确保m＞n，在m个移位寄存器里选择n个移位寄存器的输出来控制充放电电流控制电路，就可以使并联入三角波产生电路的电流源个数近似随机的变化。例如选择其中Q0～Q2，分别对应图6充放电电流控制电路的Q0～Q2，在t＝1时，输出的序列Q0Q1Q2为111，则有3个N个电流源电路中的充放电电流源与三角波产生电路中的电流源并联；在t＝2时输出的序列Q0Q1Q2为011，则有2个N个电流源电路中的充放电电流源与三角波产生电路中的电流源并联，其余时刻可依表类推，不同的时刻与三角波产生电路中的电流源并联的充放电电流源个数不同，从而使充放电电流I产生变化。这样也就实现了使充放电电流I近似随机的变化，从而使三角波的频率产生变化，实现频率抖动。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种用于降低D类音频功率放大器电磁干扰的电路，其特征在于，包括：控制时钟产生电路、伪随机序列产生电路、N个电流源电路和三角波产生电路，N为自然数；所述控制时钟产生电路的输入端连接三角波产生电路的输出端，用以根据三角波信号产生时钟信号及三角波控制信号；所述伪随机序列产生电路的输入端连接控制时钟产生电路的输出端，用以根据时钟信号产生伪随机序列，所述伪随机序列用来控制并联到三角波产生电路的电流源个数；所述N个电流源电路的输入端连接伪随机序列产生电路的输出端，并联的电流源电路产生的叠加电流信号连接至三角波产生电路；所述三角波产生电路的输入端连接三角波控制信号和叠加电流信号，用以根据三角波控制信号和叠加电流信号产生频率伪随机变化的三角波。

2.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述控制时钟产生电路进一步包括：第一迟滞比较器、第二迟滞比较器、第一与非门和第二与非门；所述第一迟滞比较器的第一输入端连接第一参考电压，第一迟滞比较器的第二输入端与第二迟滞比较器的第一输入端连接并作为控制时钟产生电路的输入端，第二迟滞比较器的第二输入端连接第二参考电压，第一迟滞比较器的输出端连接第一与非门的第一输入端，第二迟滞比较器的输出端连接第二与非门的第二输入端，第二迟滞比较器的输出端作为控制时钟产生电路的第一输出端，输出时钟信号作为伪随机序列产生电路的输入信号；第一与非门的第二输入端连接第二与非门的输出端，第二与非门的第一输入端连接第一与非门的输出端，第一与非门的输出端作为控制时钟产生电路的第二输出端，产生第一三角波控制信号，第二与非门的输出端作为控制时钟产生电路的第三输出端，产生第二三角波控制信号。

3.根据权利要求2所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述第一迟滞比较器的第一输入端为正输入端，第二输入端为负输入端；所述第二迟滞比较器的第一输入端为正输入端，第二输入端为负输入端。

4.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述伪随机序列产生电路进一步包括至少两个移位寄存器和一异或门；所述至少两个移位寄存器依次串联，最后一移位寄存器的输出端连接异或门的第一输入端，倒数第二个移位寄存器的输出端连接异或门的第二输入端，异或门的输出端连接第一个移位寄存器的输入端。

5.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述N个电流源电路包括至少一个电流源电路，电流源电路的个数小于等于伪随机序列产生电路中移位寄存器的个数，所述N个电流源电路产生的叠加电流信号进一步包括叠加充电电流信号和叠加放电电流信号；电流源电路的输入端分别与移位寄存器的输出端连接，电流源电路的第一输出端连接在一起作为N个电流源电路的第一输出端，输出叠加充电电流信号，电流源电路的第二输出端连接在一起作为N个电流源电路的第二输出端，输出叠加放电电流信号。

6.根据权利要求5所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述电流源电路进一步包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，第一开关、第二开关、第三开关、第四开关、反相器；所述反相器的输入端连接伪随机序列产生电路中移位寄存的输出端，反相器的输入端连接第二开关和第三开关的控制端，反相器的输出端连接第一开关和第四开关的控制端；第一PMOS管和第二PMOS管串联，第一PMOS管的漏极与第二PMOS管的源极连接，第一PMOS管的栅极经过第一开关连接第一电压，第一PMOS管的栅极经过第三开关连接到电源，其源极与电源连接，第二PMOS管的栅极连接第二电压，漏极作为电流源电路的第一输出端，输出叠加充电电流信号；第一NMOS管和第二NMOS管串联，第一NMOS管的漏极与第二NMOS管的源极连接，第一NMOS管的栅极经过第二开关连接第四电压，第一NMOS管的栅极经过第四开关连接到地，其源极与地连接，第二NMOS管的栅极连接第三电压，源极作为电流源电路的第二输出端，输出叠加放电电流信号。

7.根据权利要求6所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述第一开关和第三开关为PMOS管形成的开关管，第二开关和第四开关为NMOS管形成的开关管。

8.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述三角波控制信号进一步包括第一三角波控制信号和第二三角波控制信号；所述叠加电流信号进一步包括叠加充电电流信号和叠加放电电流信号；所述三角波产生电路进一步包括：第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管，第五开关、第六开关、第七开关、第八开关、第一电容；所述控制时钟产生电路的第一三角波控制信号连接第五开关和第六开关的控制端，控制时钟产生电路的第二三角波控制信号连接第七开关和第八开关的控制端；所述第三PMOS管和第四PMOS管串联，第三PMOS管的源极连接电源，其漏极与第四PMOS管的源极连接，N个电流源电路的叠加充电电流信号连接第四PMOS管的漏极，第四PMOS管的漏极通过第七开关与地连接；所述第三NMOS管和第四NMOS管串联，第三NMOS管的源极连接电源，其漏极与第四NMOS管的源极连接，N个电流源电路的叠加放电电流信号连接第四NMOS管的漏极，第四NMOS管的漏极通过第八开关与地连接；第五开关和第六开关串联后的两端分别连接第四PMOS管的漏极和第四NMOS管的漏极，第五开关和第六开关串联的节点经过第一电容与地连接；第五开关和第六开关串联的节点作为三角波产生电路的输出端。

9.根据权利要求8所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述第五开关和第七开关为PMOS管形成的开关管，第六开关和第八开关为NMOS管形成的开关管。