高压器件的栅极电容模型
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种高压器件的栅极电容模型。
背景技术
用于高压集成电路设计的高压器件如高压MOS、高压LDMOS中,一般都会有场板技术的应用,以提高器件击穿电压。场板技术为:在高压器件中,栅极除了覆盖在沟道区外,还延伸到沟道区外部,所述沟道区外部包括源极侧的源极有源区或源极场氧区、或漏极侧的漏极有源区或漏极场氧区,覆盖于所述源极有源区或源极场氧区、或漏极有源区或漏极场氧区上的栅极为栅极场板。根据各种高压器件的实际情况的不同,在源极侧或漏极侧的所述栅极场板分为只跨越在有源区、或同时跨越在有源区和场氧区的两种情况。为了便于理解,现举两个实际例子对所述栅极场板进行说明。
如图1所示,为现有N型高压MOS的结构示意图,高压MOS器件形成于P型衬底上,在所述P型衬底上形成有场氧,如浅槽隔离场氧,并隔离出各有源区。P阱形成沟道区。源区由形成在所述P阱一侧N阱加上形成于该N阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出源极。漏区由形成在所述P阱另一侧N阱加上形成于该N阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出漏极。体区由一P阱加上形成于该P阱中的P+掺杂区组成,并在P+掺杂区上形成金属接触引出体电极。栅极由形成于沟道区上的栅极氧化层和栅极多晶硅组成,所述栅极氧化层的厚度为d。所述栅极还延伸到所述沟道区两侧并分别覆盖在所述源区和所述漏区的N阱上。覆盖在所述源区和所述漏区的N阱上的所述栅极即为栅极场板。所述源区的N阱为源极有源区,所述漏区的N阱为漏极有源区。如图1可知,所述栅极场板在漏极有源区上的横向尺寸为a。所述高压MOS器件的所述栅极场板并未覆盖在场氧区上。
如图2所示,为现有N型高压LDMOS的结构示意图,高压LDMOS器件形成于P型衬底上,在所述P型衬底中形成有N型埋层、深N阱,在所述P型衬底上形成有场氧,如浅槽隔离场氧,并隔离出各有源区。在所述深N阱中形成有P阱,所述P阱形成沟道区。源区由形成在所述P阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出源极。漏区由部分所述深N阱、形成于所述深N阱中的N阱加上形成于该N阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出漏极,在该N阱和所述P阱间间隔有一场氧、该场氧和所述P阱间间隔有部分所述深N阱。体区由形成于该P阱中的P+掺杂区组成,并在P+掺杂区上形成金属接触引出体电极。栅极由形成于沟道区上的栅极氧化层和栅极多晶硅组成,所述栅极氧化层的厚度为d。所述栅极还延伸到所述沟道区的靠漏极侧的所述漏区的所述深N阱和所述场氧上。覆盖在所述漏区的所述深N阱和所述场氧上的所述栅极即为栅极场板。所述漏区的所述深N阱为漏极有源区,所述漏区的所述场氧为漏极场氧区。如图2可知,所述栅极场板在漏极有源区上的横向尺寸为a、在漏极场氧区上的横向尺寸为b、所述漏极场氧区的厚度为c;所述高压LDMOS器件的所述栅极场板并未覆盖在源极有源区和场氧区上。
在如图1和图2所示的现有N型高压MOS和现有N型高压LDMOS基础上做适当的变动的高压器件中也存在栅极场板技术。和如图1和图2所示的现有N型高压MOS和现有N型高压LDMOS相对应的P型高压MOS和高压LDMOS、和适当变动产生的各种P型高压器件中也存在栅极场板技术。上述各种栅极场板技术能有效提高高压器件击穿电压,但是同时引入了较大的交叠(Overlap)电容。高压电路设计中对具有开关特性高压器件的开关速度是有严格要求的,因此如何精确模拟场板技术引入的交叠电容是高压器件模型的关键技术之一。当前业界没有标准的高压器件模型,更没有栅极场板交叠电容的精确模型方法。
发明内容
本发明所要解决的技术问题是提供一种高压器件的栅极电容模型,能提高高压器件的模型精度、提高高压集成电路仿真精度、节约电路设计周期。
为解决上述技术问题,本发明提供一种高压器件的栅极电容模型,栅极电容模型包括BSIM模型栅极电容,所述栅极电容模型还包括栅极场板与源极端之间形成的栅源交叠电容、或所述栅极场板与漏极端之间形成的栅漏交叠电容。
更进一步的改进是,所述栅源交叠电容包括所述栅极场板与源极有源区之间的交叠电容一、所述栅极场板与源极场氧区之间的交叠电容二,所述交叠电容一和所述交叠电容二之间并联连接。
更进一步的改进是,所述栅漏交叠电容包括所述栅极场板与漏极有源区之间的交叠电容三、所述栅极场板与漏极场氧区之间的交叠电容四,所述交叠电容三和所述交叠电容四之间并联连接。
更进一步的改进是,所述栅源交叠电容、所述交叠电容一、所述交叠电容二的计算公式如下:
Cgs_overlap=W×(Cgs_poly_on_active+Cgs_poly_on_field)
其中:
Cgs_overlap是所述栅源交叠电容;Cgs_poly_on_active是每单位沟道宽度下的所述交叠电容一;Cgs_poly_on_field是每单位沟道宽度下的所述交叠电容二;W是高压器件的沟道宽度;Lpoly_on_source_active是所述栅极场板与所述源极有源区上的长度;Lpoly_on_source_field是所述栅极场板与所述源极场氧区上的长度;CSOA和CSOF是两个模型修正因子;vgsa1、vgsa2、vgsf1和vgsf2是电压系数;Toxactive是栅氧厚度;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgs为栅源电压。
更进一步的改进是,所述栅漏交叠电容、所述交叠电容三、所述交叠电容四的计算公式如下:
Cgd_overlap=W×(Cgd_poly_on_active+Cgd_poly_on_field)
其中:
Cgd_overlap是所述栅漏交叠电容;Cgd_poly_on_active是每单位沟道宽度下的所述交叠电容三;Cgd_poly_on_field是每单位沟道宽度下的所述交叠电容四;W是高压器件的沟道宽度;Lpoly_on_drain_active是所述栅极场板与所述漏极有源区上的长度;Lpoly_on_drain_field是所述栅极场板与所述漏场氧区上的长度;CDOA和CDOF是两个模型修正因子;vgda1、vgda2、vgdf1和vgdf2是电压系数;Toxactive是栅氧厚度;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgd为栅漏电压。
本发明在现有BSIM模型栅极电容的基础上,加入了栅极场板引入的交叠电容,从而能够有效提高高压器件的模型精度、提高高压集成电路仿真精度、节约电路设计周期。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有N型高压MOS的结构示意图;
图2是为现有N型高压LDMOS的结构示意图;
图3是本发明实施例模型等效电路图。
具体实施方式
如图3所示,是本发明实施例模型等效电路图。本发明实施例的高压器件的栅极电容模型包括BSIM模型中的栅极电容,所述栅极电容模型还包括栅极场板与源极端之间形成的栅源交叠电容、或所述栅极场板与漏极端之间形成的栅漏交叠电容。
所述栅源交叠电容包括所述栅极场板与源极有源区之间的交叠电容一、所述栅极场板与源极场氧区之间的交叠电容二,所述交叠电容一和所述交叠电容二之间并联连接。所述栅源交叠电容、所述交叠电容一、所述交叠电容二的计算公式如下:
Cgs_overlap=W×(Cgs_poly_on_active+Cgs_poly_on_field)
其中:
Cgs_overlap是所述栅源交叠电容;Cgs_poly_on_active是每单位沟道宽度下的所述交叠电容一;Cgs_poly_on_field是每单位沟道宽度下的所述交叠电容二;W是高压器件的沟道宽度;Lpoly_on_source_active是所述栅极场板与所述源极有源区上的长度;Lpoly_on_source_field是所述栅极场板与所述源极场氧区上的长度;CSOA和CSOF是两个模型修正因子;vgsa1、vgsa2、vgsf1和vgsf2是电压系数;Toxactive是栅氧厚度,能用BSIM模型参数Tox代替;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgs为栅源电压。
所述栅漏交叠电容包括所述栅极场板与漏极有源区之间的交叠电容三、所述栅极场板与漏极场氧区之间的交叠电容四,所述交叠电容三和所述交叠电容四之间并联连接。所述栅漏交叠电容、所述交叠电容三、所述交叠电容四的计算公式如下:
Cgd_overlap=W×(Cgd_poly_on_active+Cgd_poly_on_field)
其中:
Cgd_overlap是所述栅漏交叠电容;Cgd_poly_on_active是每单位沟道宽度下的所述交叠电容三;Cgd_poly_on_field是每单位沟道宽度下的所述交叠电容四;W是高压器件的沟道宽度;Lpoly_on_drain_active是所述栅极场板与所述漏极有源区上的长度;Lpoly_on_drain_field是所述栅极场板与所述漏场氧区上的长度;CDOA和CDOF是两个模型修正因子;vgda1、vgda2、vgdf1和vgdf2是电压系数;Toxactive是栅氧厚度,能用BSIM模型参数Tox代替;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgd为栅漏电压。
因为现有技术中存在着多种不同的高压器件,如各种N型或P型的高压MOS、或高压LDMOS。对于各种不同的高压器件都可以应用本发明实施例的栅极电容模型。因为根据各种高压器件的实际情况的不同,在源极侧或漏极侧的所述栅极场板分为只跨越在有源区、或同时跨越在有源区和场氧区的两种情况。故应用本发明实施例的栅极电容模型时,对于未被所述栅极场板跨越的区域,其相应的长度为0,对应该区域的交叠电容也为0。为了方便理解,现分别以如图1和图2所示的高压器件进行说明。
对于如图1所示的N型高压MOS器件,根据上述公式可知,所述高压MOS器件的Lpoly_on_source_field和Lpoly_on_drain_dield的大小都为0,故所述高压MOS器件的交叠电容二和交叠电容四都为0。
对于如图2所示的N型高压LDMOS器件,根据上述公式可知,所述高压LDMOS器件的Lpoly_on_source_field和Lpoly_on_source_active的大小都为0,故所述高压LDMOS器件的交叠电容一和交叠电容二都为0。所述高压LDMOS器件的Lpoly_on_drain_active的大小为a、Lpoly_on_drain_field的大小为b、Toxfield的大小为c;将上述尺寸带入上述公式可得所述高压LDMOS器件的交叠电容三和交叠电容四。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。