CN102591998B - 高压器件的栅极电容模型 - Google Patents

高压器件的栅极电容模型 Download PDF

Info

Publication number
CN102591998B
CN102591998B CN201110004409.7A CN201110004409A CN102591998B CN 102591998 B CN102591998 B CN 102591998B CN 201110004409 A CN201110004409 A CN 201110004409A CN 102591998 B CN102591998 B CN 102591998B
Authority
CN
China
Prior art keywords
poly
grid
field
overlap capacitance
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110004409.7A
Other languages
English (en)
Other versions
CN102591998A (zh
Inventor
武洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110004409.7A priority Critical patent/CN102591998B/zh
Publication of CN102591998A publication Critical patent/CN102591998A/zh
Application granted granted Critical
Publication of CN102591998B publication Critical patent/CN102591998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种高压器件的栅极电容模型,包括BSIM模型栅极电容、栅极场板与源极端之间形成的栅源交叠电容、或栅极场板与漏极端之间形成的栅漏交叠电容。本发明在现有BSIM模型栅极电容的基础上,加入了栅极场板引入的交叠电容,从而能够有效提高高压器件模型精度、提高高压集成电路仿真精度、节约电路设计周期。

Description

高压器件的栅极电容模型
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种高压器件的栅极电容模型。
背景技术
用于高压集成电路设计的高压器件如高压MOS、高压LDMOS中,一般都会有场板技术的应用,以提高器件击穿电压。场板技术为:在高压器件中,栅极除了覆盖在沟道区外,还延伸到沟道区外部,所述沟道区外部包括源极侧的源极有源区或源极场氧区、或漏极侧的漏极有源区或漏极场氧区,覆盖于所述源极有源区或源极场氧区、或漏极有源区或漏极场氧区上的栅极为栅极场板。根据各种高压器件的实际情况的不同,在源极侧或漏极侧的所述栅极场板分为只跨越在有源区、或同时跨越在有源区和场氧区的两种情况。为了便于理解,现举两个实际例子对所述栅极场板进行说明。
如图1所示,为现有N型高压MOS的结构示意图,高压MOS器件形成于P型衬底上,在所述P型衬底上形成有场氧,如浅槽隔离场氧,并隔离出各有源区。P阱形成沟道区。源区由形成在所述P阱一侧N阱加上形成于该N阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出源极。漏区由形成在所述P阱另一侧N阱加上形成于该N阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出漏极。体区由一P阱加上形成于该P阱中的P+掺杂区组成,并在P+掺杂区上形成金属接触引出体电极。栅极由形成于沟道区上的栅极氧化层和栅极多晶硅组成,所述栅极氧化层的厚度为d。所述栅极还延伸到所述沟道区两侧并分别覆盖在所述源区和所述漏区的N阱上。覆盖在所述源区和所述漏区的N阱上的所述栅极即为栅极场板。所述源区的N阱为源极有源区,所述漏区的N阱为漏极有源区。如图1可知,所述栅极场板在漏极有源区上的横向尺寸为a。所述高压MOS器件的所述栅极场板并未覆盖在场氧区上。
如图2所示,为现有N型高压LDMOS的结构示意图,高压LDMOS器件形成于P型衬底上,在所述P型衬底中形成有N型埋层、深N阱,在所述P型衬底上形成有场氧,如浅槽隔离场氧,并隔离出各有源区。在所述深N阱中形成有P阱,所述P阱形成沟道区。源区由形成在所述P阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出源极。漏区由部分所述深N阱、形成于所述深N阱中的N阱加上形成于该N阱中的N+掺杂区组成,并在N+掺杂区上形成金属接触引出漏极,在该N阱和所述P阱间间隔有一场氧、该场氧和所述P阱间间隔有部分所述深N阱。体区由形成于该P阱中的P+掺杂区组成,并在P+掺杂区上形成金属接触引出体电极。栅极由形成于沟道区上的栅极氧化层和栅极多晶硅组成,所述栅极氧化层的厚度为d。所述栅极还延伸到所述沟道区的靠漏极侧的所述漏区的所述深N阱和所述场氧上。覆盖在所述漏区的所述深N阱和所述场氧上的所述栅极即为栅极场板。所述漏区的所述深N阱为漏极有源区,所述漏区的所述场氧为漏极场氧区。如图2可知,所述栅极场板在漏极有源区上的横向尺寸为a、在漏极场氧区上的横向尺寸为b、所述漏极场氧区的厚度为c;所述高压LDMOS器件的所述栅极场板并未覆盖在源极有源区和场氧区上。
在如图1和图2所示的现有N型高压MOS和现有N型高压LDMOS基础上做适当的变动的高压器件中也存在栅极场板技术。和如图1和图2所示的现有N型高压MOS和现有N型高压LDMOS相对应的P型高压MOS和高压LDMOS、和适当变动产生的各种P型高压器件中也存在栅极场板技术。上述各种栅极场板技术能有效提高高压器件击穿电压,但是同时引入了较大的交叠(Overlap)电容。高压电路设计中对具有开关特性高压器件的开关速度是有严格要求的,因此如何精确模拟场板技术引入的交叠电容是高压器件模型的关键技术之一。当前业界没有标准的高压器件模型,更没有栅极场板交叠电容的精确模型方法。
发明内容
本发明所要解决的技术问题是提供一种高压器件的栅极电容模型,能提高高压器件的模型精度、提高高压集成电路仿真精度、节约电路设计周期。
为解决上述技术问题,本发明提供一种高压器件的栅极电容模型,栅极电容模型包括BSIM模型栅极电容,所述栅极电容模型还包括栅极场板与源极端之间形成的栅源交叠电容、或所述栅极场板与漏极端之间形成的栅漏交叠电容。
更进一步的改进是,所述栅源交叠电容包括所述栅极场板与源极有源区之间的交叠电容一、所述栅极场板与源极场氧区之间的交叠电容二,所述交叠电容一和所述交叠电容二之间并联连接。
更进一步的改进是,所述栅漏交叠电容包括所述栅极场板与漏极有源区之间的交叠电容三、所述栅极场板与漏极场氧区之间的交叠电容四,所述交叠电容三和所述交叠电容四之间并联连接。
更进一步的改进是,所述栅源交叠电容、所述交叠电容一、所述交叠电容二的计算公式如下:
Cgs_overlap=W×(Cgs_poly_on_active+Cgs_poly_on_field)
C gs _ poly _ on _ active = CSOA × L poly _ on _ source _ active × ϵ 0 ϵ SiO 2 Tox active ( 1 + vgsa 1 × vgs + vgsa 2 × vgs 2 )
C gs _ poly _ on _ field = CSOF × L poly _ on _ source _ field × ϵ 0 ϵ SiO 2 Tox field ( 1 + vgsf 1 × vgs + vgsf 2 × vgs 2 )
其中:
Cgs_overlap是所述栅源交叠电容;Cgs_poly_on_active是每单位沟道宽度下的所述交叠电容一;Cgs_poly_on_field是每单位沟道宽度下的所述交叠电容二;W是高压器件的沟道宽度;Lpoly_on_source_active是所述栅极场板与所述源极有源区上的长度;Lpoly_on_source_field是所述栅极场板与所述源极场氧区上的长度;CSOA和CSOF是两个模型修正因子;vgsa1、vgsa2、vgsf1和vgsf2是电压系数;Toxactive是栅氧厚度;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgs为栅源电压。
更进一步的改进是,所述栅漏交叠电容、所述交叠电容三、所述交叠电容四的计算公式如下:
Cgd_overlap=W×(Cgd_poly_on_active+Cgd_poly_on_field)
C gd _ poly _ on _ active = CDOA × L poly _ on _ drain _ active × ϵ 0 ϵ SiO 2 Tox active ( 1 + vgda 1 × vgd + vgda 2 × vgd 2 )
C gd _ poly _ on _ field = CDOF × L poly _ on _ drain _ field × ϵ 0 ϵ SiO 2 Tox field ( 1 + vgdf 1 × vgd + vgdf 2 × vgd 2 )
其中:
Cgd_overlap是所述栅漏交叠电容;Cgd_poly_on_active是每单位沟道宽度下的所述交叠电容三;Cgd_poly_on_field是每单位沟道宽度下的所述交叠电容四;W是高压器件的沟道宽度;Lpoly_on_drain_active是所述栅极场板与所述漏极有源区上的长度;Lpoly_on_drain_field是所述栅极场板与所述漏场氧区上的长度;CDOA和CDOF是两个模型修正因子;vgda1、vgda2、vgdf1和vgdf2是电压系数;Toxactive是栅氧厚度;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgd为栅漏电压。
本发明在现有BSIM模型栅极电容的基础上,加入了栅极场板引入的交叠电容,从而能够有效提高高压器件的模型精度、提高高压集成电路仿真精度、节约电路设计周期。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有N型高压MOS的结构示意图;
图2是为现有N型高压LDMOS的结构示意图;
图3是本发明实施例模型等效电路图。
具体实施方式
如图3所示,是本发明实施例模型等效电路图。本发明实施例的高压器件的栅极电容模型包括BSIM模型中的栅极电容,所述栅极电容模型还包括栅极场板与源极端之间形成的栅源交叠电容、或所述栅极场板与漏极端之间形成的栅漏交叠电容。
所述栅源交叠电容包括所述栅极场板与源极有源区之间的交叠电容一、所述栅极场板与源极场氧区之间的交叠电容二,所述交叠电容一和所述交叠电容二之间并联连接。所述栅源交叠电容、所述交叠电容一、所述交叠电容二的计算公式如下:
Cgs_overlap=W×(Cgs_poly_on_active+Cgs_poly_on_field)
C gs _ poly _ on _ active = CSOA × L poly _ on _ source _ active × ϵ 0 ϵ SiO 2 Tox active ( 1 + vgsa 1 × vgs + vgsa 2 × vgs 2 )
C gs _ poly _ on _ field = CSOF × L poly _ on _ source _ field × ϵ 0 ϵ SiO 2 Tox field ( 1 + vgsf 1 × vgs + vgsf 2 × vgs 2 )
其中:
Cgs_overlap是所述栅源交叠电容;Cgs_poly_on_active是每单位沟道宽度下的所述交叠电容一;Cgs_poly_on_field是每单位沟道宽度下的所述交叠电容二;W是高压器件的沟道宽度;Lpoly_on_source_active是所述栅极场板与所述源极有源区上的长度;Lpoly_on_source_field是所述栅极场板与所述源极场氧区上的长度;CSOA和CSOF是两个模型修正因子;vgsa1、vgsa2、vgsf1和vgsf2是电压系数;Toxactive是栅氧厚度,能用BSIM模型参数Tox代替;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgs为栅源电压。
所述栅漏交叠电容包括所述栅极场板与漏极有源区之间的交叠电容三、所述栅极场板与漏极场氧区之间的交叠电容四,所述交叠电容三和所述交叠电容四之间并联连接。所述栅漏交叠电容、所述交叠电容三、所述交叠电容四的计算公式如下:
Cgd_overlap=W×(Cgd_poly_on_active+Cgd_poly_on_field)
C gd _ poly _ on _ active = CDOA × L poly _ on _ drain _ active × ϵ 0 ϵ SiO 2 Tox active ( 1 + vgda 1 × vgd + vgda 2 × vgd 2 )
C gd _ poly _ on _ field = CDOF × L poly _ on _ drain _ field × ϵ 0 ϵ SiO 2 Tox field ( 1 + vgdf 1 × vgd + vgdf 2 × vgd 2 )
其中:
Cgd_overlap是所述栅漏交叠电容;Cgd_poly_on_active是每单位沟道宽度下的所述交叠电容三;Cgd_poly_on_field是每单位沟道宽度下的所述交叠电容四;W是高压器件的沟道宽度;Lpoly_on_drain_active是所述栅极场板与所述漏极有源区上的长度;Lpoly_on_drain_field是所述栅极场板与所述漏场氧区上的长度;CDOA和CDOF是两个模型修正因子;vgda1、vgda2、vgdf1和vgdf2是电压系数;Toxactive是栅氧厚度,能用BSIM模型参数Tox代替;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgd为栅漏电压。
因为现有技术中存在着多种不同的高压器件,如各种N型或P型的高压MOS、或高压LDMOS。对于各种不同的高压器件都可以应用本发明实施例的栅极电容模型。因为根据各种高压器件的实际情况的不同,在源极侧或漏极侧的所述栅极场板分为只跨越在有源区、或同时跨越在有源区和场氧区的两种情况。故应用本发明实施例的栅极电容模型时,对于未被所述栅极场板跨越的区域,其相应的长度为0,对应该区域的交叠电容也为0。为了方便理解,现分别以如图1和图2所示的高压器件进行说明。
对于如图1所示的N型高压MOS器件,根据上述公式可知,所述高压MOS器件的Lpoly_on_source_field和Lpoly_on_drain_dield的大小都为0,故所述高压MOS器件的交叠电容二和交叠电容四都为0。
对于如图2所示的N型高压LDMOS器件,根据上述公式可知,所述高压LDMOS器件的Lpoly_on_source_field和Lpoly_on_source_active的大小都为0,故所述高压LDMOS器件的交叠电容一和交叠电容二都为0。所述高压LDMOS器件的Lpoly_on_drain_active的大小为a、Lpoly_on_drain_field的大小为b、Toxfield的大小为c;将上述尺寸带入上述公式可得所述高压LDMOS器件的交叠电容三和交叠电容四。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (1)

1.一种高压器件的栅极电容仿真模型,栅极电容模型包括BSIM模型栅极电容,其特征在于:所述栅极电容模型还包括栅极场板与源极端之间形成的栅源交叠电容和/或所述栅极场板与漏极端之间形成的栅漏交叠电容;
所述栅源交叠电容包括所述栅极场板与源极有源区之间的交叠电容一、所述栅极场板与源极场氧区之间的交叠电容二,所述交叠电容一和所述交叠电容二之间并联连接;
所述栅漏交叠电容包括所述栅极场板与漏极有源区之间的交叠电容三、所述栅极场板与漏极场氧区之间的交叠电容四,所述交叠电容三和所述交叠电容四之间并联连接;
所述栅源交叠电容、所述交叠电容一、所述交叠电容二的计算公式如下:
Cgs_overlap=W×(Cgs_poly_on_active+Cgs_poly_on_field)
C gs _ poly _ on _ active = CSOA × L poly _ on _ source _ active × ϵ 0 ϵ SiO 2 Tox active ( 1 + vgsa 1 × vgs + vgsa 2 × vgs 2 )
C gs _ poly _ on _ field = CSOF × L poly _ on _ source _ field × ϵ 0 ϵ SiO 2 Tox field ( 1 + vgsf 1 × vgs + vgsf 2 × vgs 2 )
其中:
Cgs_overlap是所述栅源交叠电容;Cgs_poly_on_active是每单位沟道宽度下的所述交叠电容一;Cgs_poly_on_field是每单位沟道宽度下的所述交叠电容二;W是高压器件的沟道宽度;Lpoly_on_source_active是所述栅极场板在所述源极有源区上的长度;Lpoly_on_source_field是所述栅极场板在所述源极场氧区上的长度;CSOA和CSOF是两个模型修正因子;vgsa1、vgsa2、vgsf1和vgsf2是电压系数;Toxactive是栅氧厚度;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgs为栅源电压;
所述栅漏交叠电容、所述交叠电容三、所述交叠电容四的计算公式如下:
Cgd_overlap=W×(Cgd_poly_on_active+Cgd_poly_on_field)
C gd _ poly _ on _ active = CDOA × L poly _ on _ drain _ active × ϵ 0 ϵ SiO 2 Tox active ( 1 + vgda 1 × vgd + vgda 2 × vgd 2 )
C gd _ poly _ on _ field = CDOF × L poly _ on _ drain _ field × ϵ 0 ϵ SiO 2 Tox field ( 1 + vgdf 1 × vgd + vgdf 2 × vgd 2 )
其中:
Cgd_overlap是所述栅漏交叠电容;Cgd_poly_on_active是每单位沟道宽度下的所述交叠电容三;Cgd_poly_on_field是每单位沟道宽度下的所述交叠电容四;W是高压器件的沟道宽度;Lpoly_on_drain_active是所述栅极场板在所述漏极有源区上的长度;Lpoly_on_drain_field是所述栅极场板在所述漏极场氧区上的长度;CDOA和CDOF是两个模型修正因子;vgda1、vgda2、vgdf1和vgdf2是电压系数;Toxactive是栅氧厚度;Toxfield是场氧厚度;ε0是真空介电常数;εSiO2是二氧化硅介电常数;vgd为栅漏电压。
CN201110004409.7A 2011-01-11 2011-01-11 高压器件的栅极电容模型 Active CN102591998B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110004409.7A CN102591998B (zh) 2011-01-11 2011-01-11 高压器件的栅极电容模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110004409.7A CN102591998B (zh) 2011-01-11 2011-01-11 高压器件的栅极电容模型

Publications (2)

Publication Number Publication Date
CN102591998A CN102591998A (zh) 2012-07-18
CN102591998B true CN102591998B (zh) 2014-05-21

Family

ID=46480633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110004409.7A Active CN102591998B (zh) 2011-01-11 2011-01-11 高压器件的栅极电容模型

Country Status (1)

Country Link
CN (1) CN102591998B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112364593B (zh) * 2020-11-23 2024-05-24 杰华特微电子股份有限公司 横向双扩散晶体管的电路模型及其建模方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691355A (zh) * 2004-04-21 2005-11-02 三菱电机株式会社 半导体器件
CN1976030A (zh) * 2005-11-30 2007-06-06 国际商业机器公司 集成电路及其制造方法
CN101238560A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691355A (zh) * 2004-04-21 2005-11-02 三菱电机株式会社 半导体器件
CN101238560A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管
CN1976030A (zh) * 2005-11-30 2007-06-06 国际商业机器公司 集成电路及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周蚌艳.基于Chebyshev理论的高压LDMOS器件SPICE宏模型.《中国优秀硕士论文全文数据库 信息科技辑》.2008,(第1期),
基于Chebyshev理论的高压LDMOS器件SPICE宏模型;周蚌艳;《中国优秀硕士论文全文数据库 信息科技辑》;20080115(第1期);第58-60页 *

Also Published As

Publication number Publication date
CN102591998A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
EP2648221A3 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN107680997B (zh) 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN103579313A (zh) 提高高压ldmos器件击穿电压的结构
CN104992977A (zh) Nldmos器件及其制造方法
US20120021569A1 (en) Manufacturing method of soi high-voltage power device
CN104241354A (zh) Ldmos晶体管及其形成方法
CN103870618A (zh) 高压ldmos器件的等效电路及仿真方法
CN103855208A (zh) 一种高压ldmos集成器件
CN102591998B (zh) 高压器件的栅极电容模型
CN103367431B (zh) Ldmos晶体管及其制造方法
CN101667597B (zh) 一种垂直双扩散mos晶体管测试结构
Yao et al. Double dielectrics enhancement on the LDMOS using high-k field dielectric and low-k buried dielectric
CN103489865B (zh) 一种横向集成soi半导体功率器件
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
CN105070754A (zh) 横向高压器件及其制造方法
CN103915360A (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN103219385A (zh) 对称高压mos器件
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN102354678B (zh) 具有阶梯型氧化埋层的soi结构
CN103594492A (zh) Ldmos晶体管及其形成方法
CN102130173A (zh) Ldmos结构
Heinle et al. Integration of high voltage devices on thick SOI substrates for automotive applications
CN100454578C (zh) 高压金属氧化物半导体元件及其制造方法
CN1983631A (zh) 一种mos场效应管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant