CN102577102B - 用于校准放大器中的偏移的电路和方法 - Google Patents

用于校准放大器中的偏移的电路和方法 Download PDF

Info

Publication number
CN102577102B
CN102577102B CN201080045652.7A CN201080045652A CN102577102B CN 102577102 B CN102577102 B CN 102577102B CN 201080045652 A CN201080045652 A CN 201080045652A CN 102577102 B CN102577102 B CN 102577102B
Authority
CN
China
Prior art keywords
skew
amplifier
output
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080045652.7A
Other languages
English (en)
Other versions
CN102577102A (zh
Inventor
W·李
P·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102577102A publication Critical patent/CN102577102A/zh
Application granted granted Critical
Publication of CN102577102B publication Critical patent/CN102577102B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

在一个实施例中，本公开包括一种电路，该电路包括：放大器，具有输入和输出；偏移检测电路，用于检测放大器的在放大器的输出处的偏移；以及偏移生成电路，具有耦合到偏移检测电路的输入和耦合到放大器的输入的输出以在所述放大器的操作阶段期间基于检测到的偏移生成在放大器的输入处的偏移。生成的偏移抵消放大器的偏移的至少一部分。在一个实施例中，放大器是存储器中的读出放大器。

Description

用于校准放大器中的偏移的电路和方法
相关申请的交叉引用
本公开要求于2009年12月10日提交的、美国临时申请号No.61/285,484的优先权，该申请的公开通过引用全文并入本文。
背景技术
本申请涉及用于放大器电路中的偏移校准的电路和方法。
除非本文中另有说明，否则在本章节中描述的方案不是本申请权利要求的现有技术，并且也不因包含于本节中而承认是现有技术。
放大器电路是许多电子***的基础构建块。放大器电路(或“放大器”)用于增加信号的特定特征，例如电压、电流或功率。放大器通常具有偏移。例如，当放大器输入为0时，理想情况下输出应该也是0。但是，由于大多数放大器内部构造的限制，因此当放大器输入为0时，放大器通常会生成非零输出。这一非理想情形被称为放大器的偏移。
下文描述的特定实施例减少了放大器中的偏移。
发明内容
本申请的一些实施例包括具有减少了偏移的放大器电路。在一个实施例中，本发明包括一种电路，该电路包括：放大器，具有输入和输出；偏移检测电路，被配置成检测放大器的在放大器输出处的偏移；以及偏移生成电路，具有耦合到偏移检测电路的输入和耦合到放大器输入的输出，该偏移检测电路被配置成在放大器的操作阶段期间基于检测到的偏移生成在放大器的输入处的偏移。所生成的偏移被配置成抵消放大器的偏移的至少一部分。
在一个实施例中，偏移检测电路被配置成在校准阶段期间检测在放大器的输出处的偏移以生成在放大器的输入处的偏移，并且在操作阶段期间保持在放大器的输入处的偏移。
在一个实施例中，偏移生成电路产生进入放大器输入的电流以抵消放大器的偏移的至少一部分。
在一个实施例中，放大器包括第二输入；当检测到的在放大器输出处的偏移具有第一极性时，偏移生成电路生成进入放大器第一输入的第一偏移；当检测到的在放大器输出处的偏移具有第二极性时，偏移生成电路生成进入放大器第二输入的第二偏移。
在一个实施例中，偏移生成电路接收数字信号以生成在放大器输入处的特定偏移值，并且该数字信号被改变以产生多个偏移值以减少放大器的偏移。
在一个实施例中，放大器是存储器中的读出放大器。该读出放大器包括耦合到存储器单元的第一输出的第一输入和耦合到存储器单元的第二输出的第二输入。偏移生成电路包括耦合到读出放大器的第一输入的第一电流生成器和耦合到读出放大器的第二输入的第二电流生成器。
在一个实施例中，响应于单个控制信号，同时校准多个读出放大器。
在一个实施例中，本发明包括一种方法，该方法包括检测放大器的在放大器输出处的第一偏移，以及在放大器操作阶段期间基于第一偏移生成放大器输入处的第二偏移，其中第二偏移抵消放大器的第一偏移的至少一部分。
在一个实施例中，在校准阶段期间执行检测第一偏移以生成放大器输入的第二偏移，并且在操作阶段期间保持在该放大器输入处的第二偏移。
在一个实施例中，放大器包括第二输入，并且生成第二偏移包括当在放大器的输出处的第一偏移具有第一极性时生成进入第一放大器输入的第二偏移，当在放大器的输出处的第一偏移具有第二极性时生成进入第二放大器输入的第二偏移。
在一个实施例中，该方法进一步包括：由偏移生成电路接收数字信号以生成在放大器的输入处的特定第二偏移值，其中该数字信号被改变以产生多个第二偏移值以便减少放大器的第一偏移。
在一个实施例中，放大器是存储器中的读出放大器。该放大器的输入是耦合到存储器单元的第一输出的第一输入，并且读出放大器包括耦合到存储器单元的第二输出的第二输入，其中生成第二偏移包括当在放大器的输出处的第一偏移具有第一极性时生成去往读出放大器的第一输入的第一电流，以及当放大器的输出处的第一偏移具有第二极性时生成去往读出放大器第二输入的第二电流。
下文的详细描述和所附附图提供了对本发明的性质和优点的更好的理解。
图说明
图1示出根据一个实施例的放大器电路。
图2示出根据另一实施例的放大器电路。
图3示出根据另一实施例的校准算法。
图4示出根据另一实施例的包括读出放大器电路的存储器。
图5示出根据一个实施例的用于生成偏移的电路。
具体实施方式
在此描述的是用于减少放大器中的偏移的技术。在以下的描述中，出于说明的目的，阐述了许多示例和特定细节以提供对一些特定实施例的透彻理解。在此公开的电路和方法可以用于多种电子***中。进一步地，在此描述的电路和方法可以在集成电路(IC)上实现。如权利要求书限定的一些特定实施例可以包括这些示例单独的或与其他下述特征组合的特征中的一些或全部，并且可以进一步包括在此描述的特征或概念的修改或等同物。
图1示出根据一个实施例的放大器电路。电路100包括具有输入(“IN”)和输出(“OUT”)的放大器101。放大器101的输出耦合到偏移检测电路102。偏移检测电路102检测在放大器输出处的偏移。例如，在放大器的输入和/或输出处的偏移可以是偏移电压。偏移检测电路102耦合到偏移生成电路103。偏移生成电路103生成在放大器101的输入处的偏移。所生成的偏移与放大器的偏移的极性相反，从而减少放大器的偏移。前级104可以耦合到放大器101的输入。前级104可以提供输入信号到放大器101的输入，并且该输入信号在正常操作期间被放大器101放大。
在一个实施例中，放大器101在校准阶段和操作阶段中操作。在校准阶段期间，放大器101的输入可以被设置为特定值(例如，接地)，并且偏移检测电路102检测在放大器101的输出处的偏移。响应于检测到的偏移，偏移生成电路103生成在放大器101的输入处的偏移，以抵消放大器101的偏移。在操作阶段期间，偏移生成电路103保持在放大器101的输入处的偏移以抵消放大器101的经检测的偏移。因此，前级104在操作阶段期间可以生成去往放大器101的输入信号，并且该输入信号将以减小的偏移被放大。
在一个特定实施例中，偏移生成电路103产生进入放大器101输入的电流以抵消放大器的偏移的至少一部分。例如，放大器101输入可以具有相关联的电容C。偏移生成电路103可以产生进入电容C的、达一段特定时间段的电流以产生根据下面的等式：Ios*t/C＝ΔV的电压变化来抵消掉放大器101的偏移电压，其中，Ios表示由偏移生成电路103生成的在放大器101的输入处的电流，t表示时间段，而ΔV表示在输入处的、抵消放大器偏移的、所生成的偏移。
在另一特定实施例中，偏移生成电路103接收数字信号以生成在放大器101的输入处的特定偏移值，并且该数字信号被改变以产生多个偏移值以减少放大器101的偏移。例如，偏移检测电路102可以响应于检测在放大器102的输出处的偏移生成数字信号。例如，数字信号可以是指示放大器101的输出电压高于或者低于特定值的单个数字比特，或者该数字信号可以是表示放大器101的输出电压值的多个数字比特。偏移生成电路103可以接收该数字信号并产生偏移电压以抵消放大器的偏移。例如，如果偏移检测电路102检测到放大器101输出的电压高于0V，则偏移生成电路103可以生成-100mV的偏移。偏移检测电路102可以再次检测放大器101输出处的偏移。如果放大器101输出的电压仍然高于0V，则放大器的偏移大于100mV并且可以生成更多的抵消偏移。然而，如果放大器101输出的电压现在低于0V，则放大器的偏移少于100mV并且可以生成更少的抵消偏移。下文提供根据一个实施例的用于检测和减少放大器偏移的更详细的算法。
图2示出了根据另一实施例的放大器电路。电路200包括具有第一输入(+)和第二输入(-)的放大器201。在该示例中，放大器201具有差分输出，该差分输出具有第一输出(+)和第二输出(-)。第一偏移校准电路和第二偏移校准电路可以用于在校准阶段期间校准偏移。例如，耦合在第一输入和第一输出之间的第一校准电路包括偏移检测电路210、控制电路211、偏移值储存器212和偏移生成电路213。耦合在第二输入和第二输出之间的第二校准线路包括偏移检测电路220、控制电路221、偏移值储存器222和偏移生成电路223。在该示例中，控制电路211和221接收数字信号以配置电路200，从而在校准阶段期间校准偏移。例如，控制电路211和221可以包括用于处理和存储数字信号以执行校准算法的数字逻辑和寄存器。在校准阶段期间，当控制电路211和221发送信号打开开关215和225时，前级230可以从放大器201第一输入和第二输入解耦合。进一步地，控制电路211和221可以发送信号来闭合开关214和224以向放大器201的第一输入、第二输入或者同时向第一输入和第二输入注入偏移。
在这个示例中，偏移检测电路210具有耦合到放大器201的第一输出以检测放大器201的偏移的输入。偏移检测电路210的输出耦合到控制电路211，并且控制电路211响应于检测到的偏移生成数字信号。控制电路211的输出耦合到偏移生成电路213以配置偏移生成电路213，从而生成在放大器201的第一输入处的偏移。类似地，偏移检测电路220具有耦合到放大器201的第二输出以检测放大器201的偏移的输入。偏移检测电路220的输出耦合到控制电路221，并且控制电路221响应于检测到的偏移生成数字信号。控制电路221的输出耦合到偏移生成电路223以配置偏移生成电路223，从而生成在放大器201的第二输入处的偏移。在上述校准阶段期间，可以检测偏移，并且可以确定抵消放大器的偏移的输入偏移(例如，抵消偏移)。在校准过程结束时，数字值可以被保存在偏移值储存模块212和222中的任一个或两个。因而，在操作阶段期间，可以访问存储在偏移值储存模块212和222中的一个或两个中的值以生成在放大器201输入处的抵消偏移。
虽然可以使用多种算法确定待生成的用于减少放大器201的偏移的最优偏移，但是在一个实施例中可以使用逐次逼近(successiveapproximation)。例如，控制电路211和控制电路221接收的控制信号可以使得电路执行逐次逼近以确定偏移，从而减少放大器201的偏移。例如，在放大器操作阶段之前或之间的校准阶段期间，可以执行逐次逼近。
图3示出了根据另一实施例的校准算法。可以使用下面的校准算法的示例以确定待生成的、用于减少放大器偏移的偏移。在301处，隔离信号源。例如，参见图2，可以打开开关215和225。附加地，在一些实施例中，可以使用寄存器来存储表示是否需要偏移注入的标记(例如“需要偏移注入”标记)。偏移可以被注入到放大器正输入或负输入。因此，在一个实施例中，可以使用正和负“需要偏移注入”标记。在302处，例如，初始化“需要偏移注入”标记为假值。在303处，通过闭合开关214由偏移生成电路213注入最精细精度的偏移。例如，偏移生成电路213和223可以以特定增量(例如电压或电流阶跃)生成在取值范围内的偏移，该偏移例如以50mV的增量从0v至1v。在该示例中，偏移生成电路213可以从在303处的向放大器201正输入注入最小偏移(例如-50mV)开始。在此，例如所生成的偏移是负值。在304处，放大器被激活，并且偏移检测电路210检测正输出是否为高。如果正输出为高(Vout+＝H)，则在306处设置正“需要偏移注入”标记(例如“真值”)。
如果当向正输入注入负偏移时放大器正输出为高，则该状况指示放大器的偏移比注入偏移更大。因此，为了进一步抵消放大器的偏移，在307处增加注入偏移到下一个增量(例如-100mV)。例如，如果注入偏移由变量X表示而增量由变量Dn表示，则Xn＝Xo+Dn，其中Xn是“第n个”增量而Xo是之前的值。在308处，新的偏移被注入到正输入。在309处，如果正输入仍然为高(Vout+＝H)，则该过程返回到307处以生成进一步增量。如果在309处正输出为低(Vout+＝L)，则在310处存储最后偏移(例如存储在图2的偏移值存储212中)，并且在350处过程结束。例如，偏移生成电路可以包括数模转换器，用于接收存储在寄存器中或者来自控制电路的比特，并将数字比特转化为模拟电压或电流以生成偏移。
在305处，如果正输出为低(Vout+＝L)，则该状况指示放大器可能具有负的偏移。因而，如312处所示的步骤示出的那样，针对放大器的负输入重复该过程。在此情况下，在313处，向负输入注入负偏移，而在315处该被检测的输出的状况为高(Vout-＝H？)。例如，在315处，如果图2中的偏移生成电路223通过开关224注入了负偏移并且输出为低，则在316，设置负“需要偏移注入”标记，并且在步骤317-320处，迭代地增加、注入和存储所生成的偏移，直到放大器偏移被抵消。最后生成的偏移可以被存储在例如图2中的偏移值储存器222。在一些实施例中，可以在少到两个时钟周期内完成校准，例如其中每个时钟周期执行一次迭代。
在校准之后，对应于在校准阶段期间存储的值的偏移可以在操作阶段期间被注入到输入信号路径。例如，在操作阶段期间，开关215和225闭合，可以在放大器201的输入接收输入信号。如果在校准阶段期间设置了“需要偏移注入”标记，则将生成偏移。例如，如果设置了正的“需要偏移注入”标记，则偏移生成电路213，基于保存在偏移值储存器212中的值，生成进入放大器201正输入的偏移。类似地，如果设置了负的“需要偏移注入”标记，则偏移生成电路223基于存储在偏移值储存器222中的值生成进入放大器201的正输入的偏移。因而，取决于正和负标记的值，没有偏移被注入(两个标记都没有设置)或者偏移被注入到放大器201的正或负输入。该标记可以存储在例如控制电路211或221中的双稳态触发器或寄存器中。
图4示出了根据另一实施例的存储器电路400中的读出放大器电路。在该示例应用中，存储器可以包括许多存储器单元，举例来说，存储器单元401。存储器单元401耦合到两条位线BL 402和BL*403，其中，BL*是BL的补。位线402通过例如晶体管450耦合到读出放大器405的正输入。类似地，位线403通过例如晶体管451耦合到读出放大器405的负输入。例如，晶体管450和451可以由使能信号(EN)导通或截止。放大器405的输出(OUT)耦合到偏移检测电路420。晶体管450和451可以作为到读出放大器405输入的多个BL、BL*信号对的列选择。读出放大器405输入有时被称为数据线(例如DL/DL*)。偏移检测电路420检测放大器405的在放大器405输出处的偏移。下面将更详细地描述，可以使用列选择晶体管450和451的导通或截止来执行偏移检测。偏移检测电路420耦合到控制电路421。控制电路421可以包括数字电路以从偏移检测电路420接收数字信号，并生成去往偏移生成电路422和423的数字信号。控制电路421可以具有耦合到晶体管424和425的栅极的输出以导通和截止晶体管424和425。这样，在该示例中，晶体管424和425作为开关来将偏移生成电路422和423与放大器405的正和负输入分别连接和断开。
在该示例中，偏移生成电路422和423分别生成电流i1和i2。在读取操作期间，来自偏移生成电路422的电流i1可以选择性地通过晶体管424耦合到放大器405的正输入，以减少放大器405的偏移。类似地，在读取操作期间，来自偏移生成电路423的电流i2可以选择性地通过晶体管425耦合到放大器405的负输入，以减少放大器405的偏移。如上所述在校准阶段期间通过迭代地生成进入放大器405正或负输入的或者进入这两者的偏移，或者使用另一校准算法，可以抵消放大器405的偏移。所生成的偏移与放大器的偏移极性相反，从而减少或完全抵消放大器偏移。例如，最后的偏移可以存储在寄存器中以供在操作阶段期间使用。
在诸如读取操作之类的操作阶段期间，激活字线404以导通晶体管412和413。反相器410和411上作为电压存储的数据比特被耦合到放大器405的输入。反相器410作为源或宿提供进入放大器405的正输入的电流。如果偏移生成电路422被配置为基于校准过程的结果生成进入放大器405正输入的偏移，则电流i1与来自反相器410的电流相结合。其中，电流i1减少了放大器405的偏移。类似的，反相器411作为源或宿提供进入放大器405负输入的电流。如果偏移生成电路423被配置为基于校准过程的结果生成进入放大器405负输入的偏移，则电流i2与来自反相器411的电流相结合，其中电流i2减少了放大器405的偏移。在一些存储器应用中，响应于单个控制信号同时校准多个读出放大器。例如，在操作阶段期间，可以使用一个控制信号对多个读出放大器405中的偏移进行校准和/或纠正。例如，该控制信号可以被耦合到多个读出放大器以激活读出放大器组中的读出放大器。
图4中的实例的一个优点在于，放大器405较低的偏移增加了存储器的速度，这是由于放大器405能够更快地解析存储在存储器单元401中的差分数据比特的值，这改善了放大能力和等待时间。这个示例的另一个优点是放大器405中偏移的减少增加了集成电路存储器尤其在较低电压下的产出，这是由于随着放大器405的偏移降低，存储器可以在制造变化的更大范围内进行读取操作。该实施例的另一优点在于放大器405中减少的偏移允许放大器405使用较少的功率来解析输入。
本发明的特定实施例可以用于使用少量晶体管(例如每个芯片上晶体管数目是100数量级或1000数量级)实现读出放大器的偏移调整。例如，这可以对具有大量读出放大器的高密度存储器应用有利。在一个实施例中，读出放大器405的输出耦合到两个锁存器：一个用于存储偏移大于第一值(例如，100mV)的条件，另一个用于存储偏移小于第一值(例如，-100mV)的条件。在另一特定实施例中，偏移生成电路422和423被配置成生成为放大器405预先确定的偏移电压(例如+/-200mV)。如果在校准中设置了上述锁存器之一，用以表明放大器405的输出是高于还是低于一个预先定义的阈值，则在操作阶段期间，在放大器405输入施加相反极性偏移。从而，偏移检测电路420可以包括，例如，两个锁存器，用于捕捉上述两种条件。
例如，在一个实施例中，在校准期间WL404可以为低来断开存储器单元401，可以导通晶体管450和451，并且可以通过使用晶体管460-461将读出放大器405的输入预先充电到Vdd(例如，PRECHG＝0V)。接下来，晶体管460和461截止，通过导通晶体管424达对应于待注入的偏移量的时间段，由来自偏移生成电路422的电流脉冲驱动读出放大器405的正输入。例如，电流脉冲可以被配置为持续一段足以产生100mV偏移的时间段。在注入偏移之后，可以监测放大器405的输出。例如，如果负偏移100mV被施加于正输入，则预期输出为负。然而，如果输出仍然为正，则偏移大于100mV。如上所述，偏移检测电路420可以包括一个锁存器，如果放大器450的输出为正则触发该锁存器。这样，该锁存器可以存储指示在操作阶段期间将生成负偏移的标记。因此，在操作阶段期间，当存储器单元401被字线404激活时，负偏移(例如，200mV)可以被同时注入到放大器405的正输入以抵消放大器405的偏移电压。例如，在操作阶段期间注入的负(或抵消)偏移可以高达在校准阶段期间为检测偏移所使用的偏移的两倍(2x)。增加被注入的偏移到在校准阶段期间所使用的偏移的2倍可以进一步改善存储器电路中读出放大器偏移的全面分配，从而改善了速度、产出或功率。在该实施例中，不需要读出放大器最后偏移电压的储存器，并且线路数量和校准时间被最小化。从而，在一些实施例中，可以省略步骤307-310和317-320。
上述示例的一个优点是，检测偏移的机制与抵消偏移的机制相同，例如，这减少实现该电路所需晶体管的数量并且减少失配错误。可以理解，相似的技术可以被用于检测负偏移。例如，如果放大器405的输出响应于如上所述的偏移生成电路422的负偏移注入而变成负的，则可以由偏移生成电路423在校准阶段期间注入另一偏移。在此情形中，如果放大器405的输出是负的，则可以触发偏移检测电路420中的第二锁存器。因此，校准阶段可以包括上述的正偏移和负偏移注入测试，并且在操作阶段期间(例如在读取操作期间)抵消偏移可以根据需要被注入到放大器405的正输入或负输入。
图5示出了根据一个实施例的所产生偏移的电路。在该示例中，可以导通晶体管424达对应于如上所述的待注入的特定偏移的时间段。所生成的偏移的量由来自偏移生成电路422的电流i1和在晶体管424的栅极处所产生的脉冲的脉冲宽度来设置。这里，脉冲由XOR门513和反相器510-512生成。反相器510-512延迟时钟信号，从而XOR门生成脉冲，该脉冲的脉冲宽度由反相器的延迟设置。因此，电路向放大器450的输入提供由反相器延迟和电流i1幅度设置的特定量偏移。如图5所示的电路的优点在于，所注入的偏移对晶体管424的处理和温度变量是稳定的。例如，如果晶体管424快，则反相器也会快并且脉冲将较短。相反，如果晶体管424慢，则反相器也慢并且脉冲将较长。
上述说明以示例示出了本发明的多个实施例，以说明如何实现本发明的观点。上面的示例和实施例不应该被视为仅有的实施例，而是被介绍来阐述如下文权利要求所定义的本发明的灵活性和优点。例如，尽管上述实施例中的一些已经公开使用PMOS和NMOS，但是其他实施例可以使用其他类型的晶体管。进一步举例来说，上面所讨论的方法或处理的一个或多个步骤可以以不同的顺序(或者并发的)执行并仍然能够达到所需的结果。基于上述公开和下文的权利要求，其他组合，实施例，实现和替代方式可以被应用，而不脱离权利要求所定义的本发明的范围。

Claims (18)

1.一种用于确定放大器中的偏移的方法，所述方法包括：
使用偏移生成电路生成在所述放大器的第一输入处的第一偏移值；
使用偏移检测电路确定所述放大器的第一输出是否大于第一输出阈值；以及
如果确定所述第一输出大于所述第一输出阈值，则使用控制电路设置指示应该在所述放大器的所述第一输入处生成偏移的第一偏移注入值，其中所述第一偏移注入值等于所述第一偏移值加上附加的固定量；
如果确定所述第一输出小于或等于所述第一输出阈值，则生成在所述放大器的第二输入处的第二偏移值；
确定所述放大器的第二输出是否大于第二输出阈值；以及
如果确定所述第二输出大于所述第二输出阈值，则设置第二偏移注入值，所述第二偏移注入值指示应该在所述放大器的所述第二输入处生成第二偏移。
2.根据权利要求1所述的方法，还包括：
如果确定所述第一输出大于所述第一输出阈值，则通过将所述第一偏移增加偏移增量值来生成增加的偏移值；
使用偏移检测电路确定所述放大器的所述第一输出是否大于所述第一输出阈值；以及
如果所述第一输出小于或等于所述第一输出阈值，则使用偏移值存储电路存储所述增加的偏移值。
3.根据权利要求2所述的方法，其中通过逐次逼近来确定所述第一偏移值和所述增加的偏移值。
4.根据权利要求1所述的方法，其中所述放大器的所述第一输入是所述放大器的第一极性输入，并且所述放大器的所述第一输出与所述输入的所述第一极性相关联。
5.根据权利要求1所述的方法，还包括如果确定所述第一输出大于所述第一输出阈值，则存储所生成的第一偏移值。
6.一种用于确定放大器中的偏移的电路，所述电路把包括：
放大器，具有第一输入、第一输出、第二输入和第二输出；
偏移生成电路，被配置成：
生成在所述放大器的所述第一输入处的第一偏移值，以及
如果确定所述第一输出小于或等于所述第一输出阈值，则生成在所述放大器的第二输入处的第二偏移值；
偏移检测电路，被配置成：
确定所述放大器的所述第一输出是否大于第一输出阈值，以及
确定所述放大器的所述第二输出是否大于第二输出阈值；以及
控制电路，被配置成：
如果确定所述第一输出大于所述第一输出阈值，则设置第一偏移注入值，所述第一偏移注入值指示应该在所述放大器的所述第一输入处生成第一偏移，其中所述第一偏移注入值等于所述第一偏移值加上附加的固定量，以及
如果确定所述第二输出大于所述第二输出阈值，则设置第二偏移注入值，所述第二偏移注入值指示应该在所述放大器的所述第二输入处生成第二偏移。
7.根据权利要求6所述的电路，其中
所述偏移生成电路被配置成如果确定所述第一输出大于所述第一输出阈值则通过将所述第一偏移增加偏移增量值来生成增加的偏移值；以及
所述偏移检测电路被配置成确定所述放大器的所述第一输出是否大于所述第一输出阈值；以及
所述电路还包括偏移值存储电路，所述偏移值存储电路被配置成如果所述第一输出小于或等于所述第一输出阈值则存储所述增加的偏移值。
8.根据权利要求7所述的电路，其中通过逐次逼近确定所述第一偏移值和所述增加的偏移值。
9.根据权利要求6所述的电路，其中所述放大器的所述第一输入是所述放大器的第一极性输入，并且所述放大器的所述第一输出与所述输入的第一极性相关联。
10.根据权利要求6所述的电路，还包括偏移值存储电路，所述偏移值存储电路被配置成如果确定所述第一输出大于所述第一输出阈值则存储所生成的第一偏移值。
11.一种存储器，包括：
存储器单元；
放大器，具有输入和输出，其中所述输入具有耦合至所述存储器单元的第一输入和第二输入，并且所述输出具有第一输出和第二输出；以及
第一偏移电路，耦合至所述放大器的所述第一输入和所述第一输出；以及
第二偏移电路，耦合至所述放大器的所述第二输入和所述第二输出，所述第一偏移电路和所述第二偏移电路中的每个偏移电路包括：
偏移检测电路，被配置成检测所述放大器的、在所述放大器的所述第一输出和所述第二输出之一处的偏移；以及
偏移生成电路，具有耦合至所述偏移检测电路的输入以及耦合至所述放大器的所述第一输入和所述第二输入之一的输出，所述偏移生成电路被配置成基于所检测的偏移来生成在所述放大器的所述第一输入和所述第二输入之一处的偏移，其中：
通过第一偏移电路和所述第二偏移电路之一所生成的偏移被配置成抵消所述放大器的偏移的至少一部分；以及
所生成的偏移等于检测到的偏移加上附加固定量。
12.根据权利要求11所述的存储器，其中所述偏移检测电路被配置成在校准阶段期间检测在所述放大器的所述输出处的偏移以生成在所述放大器的所述输入处的偏移，并且其中在操作阶段期间维持在所述放大器的所述输入处的偏移。
13.根据权利要求11所述的存储器，其中在所述放大器的所述输出处所检测的偏移是偏移电压。
14.根据权利要求11所述的存储器，其中所生成的偏移与所检测的偏移极性相反。
15.根据权利要求11所述的存储器，其中所述偏移生成电路产生进入所述放大器的所述输入的电流以抵消所述放大器的所述偏移的至少一部分。
16.根据权利要求11所述的存储器，其中所述第一偏移电路的偏移生成电路当在所述放大器的所述第一输出处的所检测的偏移具有第一极性时生成进入所述放大器的所述第一输入的第一偏移，并且其中所述第二偏移电路的偏移生成电路当在所述放大器的所述第二输出处的所检测的偏移具有第二极性时生成进入所述放大器的所述第二输入的第二偏移。
17.根据权利要求11所述的存储器，其中所述偏移生成电路接收数字信号以生成在所述放大器的所述输入处的特定偏移值，并且其中改变所述数字信号以产生多个偏移值以减少所述放大器的所述偏移。
18.根据权利要求17所述的存储器，其中在寄存器中存储与最终生成的偏移对应的最终数字信号值。
CN201080045652.7A 2009-12-10 2010-12-06 用于校准放大器中的偏移的电路和方法 Expired - Fee Related CN102577102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28548409P 2009-12-10 2009-12-10
US61/285,484 2009-12-10
PCT/US2010/059142 WO2011071836A1 (en) 2009-12-10 2010-12-06 Circuits and methods for calibrating offset in an amplifier

Publications (2)

Publication Number Publication Date
CN102577102A CN102577102A (zh) 2012-07-11
CN102577102B true CN102577102B (zh) 2016-11-30

Family

ID=44142235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080045652.7A Expired - Fee Related CN102577102B (zh) 2009-12-10 2010-12-06 用于校准放大器中的偏移的电路和方法

Country Status (3)

Country Link
US (2) US8339195B2 (zh)
CN (1) CN102577102B (zh)
WO (1) WO2011071836A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203351B2 (en) * 2013-03-15 2015-12-01 Megachips Corporation Offset cancellation with minimum noise impact and gain-bandwidth degradation
GB2521477A (en) 2013-12-23 2015-06-24 Surecore Ltd Offset detection
US9602062B2 (en) 2014-06-30 2017-03-21 Qualcomm Incorporated Audio switching amplifier
US9384791B1 (en) * 2014-12-30 2016-07-05 Altera Corporation Apparatus and method for sense amplifier offset cancellation
US9754638B1 (en) * 2015-08-04 2017-09-05 Marvell International Ltd. Sense amplifier
US10097140B1 (en) * 2017-06-02 2018-10-09 Nxp B.V. Method and system for amplifier calibration
US10938353B2 (en) 2019-03-26 2021-03-02 Analog Devices International Unlimited Company Coulomb counter with offset calibration
EP4042422B1 (en) * 2020-02-06 2024-07-10 Changxin Memory Technologies, Inc. Sense amplifier circuit, memory device, and operation method thereof
CN113674774B (zh) * 2021-08-20 2022-08-09 山东芯慧微电子科技有限公司 一种灵敏放大器
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434821A (en) * 1991-12-12 1995-07-18 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having sense amplifier with compensated offset voltage
CN1675830A (zh) * 2002-08-19 2005-09-28 皇家飞利浦电子股份有限公司 运算放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE127590T1 (de) * 1988-08-24 1995-09-15 Liaison Electroniques Mecaniqu Stromsensor.
US6583660B2 (en) * 2001-05-25 2003-06-24 Infineon Technologies Ag Active auto zero circuit for time continuous open loop amplifiers
TWI261444B (en) * 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus
US7532065B2 (en) * 2005-07-12 2009-05-12 Agere Systems Inc. Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers
US7321259B1 (en) * 2005-10-06 2008-01-22 Altera Corporation Programmable logic enabled dynamic offset cancellation
US7315482B2 (en) * 2005-10-13 2008-01-01 Macronix International Co., Ltd. Memory device with a plurality of reference cells on a bit line
CN100527580C (zh) * 2006-01-23 2009-08-12 崇贸科技股份有限公司 利用前馈电压补偿的电源转换装置及其方法
JP2008263760A (ja) 2007-04-13 2008-10-30 Yazaki Corp 過電流保護装置
US7636013B2 (en) * 2007-07-25 2009-12-22 Infineon Technologies Ag Method and integrated circuit including an amplifier calibration circuit
US7940105B2 (en) * 2008-08-08 2011-05-10 Beckman Coulter, Inc. High-resolution parametric signal restoration
GB2485620B (en) * 2010-12-16 2013-04-17 Wolfson Microelectronics Plc DC offset compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434821A (en) * 1991-12-12 1995-07-18 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having sense amplifier with compensated offset voltage
CN1675830A (zh) * 2002-08-19 2005-09-28 皇家飞利浦电子股份有限公司 运算放大器

Also Published As

Publication number Publication date
US20130294179A1 (en) 2013-11-07
US20110140773A1 (en) 2011-06-16
US8339195B2 (en) 2012-12-25
CN102577102A (zh) 2012-07-11
WO2011071836A1 (en) 2011-06-16
US8933749B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
CN102577102B (zh) 用于校准放大器中的偏移的电路和方法
CN106782652B (zh) 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
US9418714B2 (en) Sense amplifier with transistor threshold compensation
JP6773763B2 (ja) 高速クロッキングのためのオフセットに影響されない直交クロック誤差補正およびデューティサイクル較正
KR100895594B1 (ko) 오프셋 보정 장치, 반도체 장치 및 표시 장치 그리고오프셋 보정 방법, 노이즈 검지 장치, 노이즈 검지 방법
EP2309514B1 (en) Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
EP2371002B1 (en) Capacitively isolated mismatch compensated sense amplifier
US10242720B2 (en) Dual sensing current latched sense amplifier
KR100378854B1 (ko) 센스증폭기 회로 및 반도체 기억장치
US20160300614A1 (en) Content addressable memory cell and content addressable memory
CN101770802A (zh) 不对称灵敏放大器
TWI655631B (zh) 記憶體電路以及自記憶體電路讀取資料的方法
KR102256196B1 (ko) 판독 전압 부스트를 포함하는 메모리 회로
CN101030765B (zh) 信号放大器
US7292484B1 (en) Sense amplifier with multiple bits sharing a common reference
US6584026B2 (en) Semiconductor integrated circuit capable of adjusting input offset voltage
CN1937071B (zh) 用于存储器***的高性能读出放大器及相应的方法
Kim et al. Fast and efficient offset compensation by noise-aware pre-charge and operation of DRAM bit line sense amplifier
US20030057520A1 (en) Sense amplifier
US20190096498A1 (en) Sense amplifier driving device
TW201308907A (zh) 差分式比較器
US20080170452A1 (en) Data output circuit in semiconductor memory device
Verma et al. Comparative analysis and implementation of single-ended sense amplifier schemes using 65nm LSTP CMOS technology
CN103559904A (zh) 一种单端数据感测的读出放大器
KR20100074812A (ko) 반도체 메모리 장치에서 클럭 전송 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200427

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200427

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200427

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161130

Termination date: 20201206

CF01 Termination of patent right due to non-payment of annual fee