CN102571046B - 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法 - Google Patents

脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法 Download PDF

Info

Publication number
CN102571046B
CN102571046B CN201010578587.6A CN201010578587A CN102571046B CN 102571046 B CN102571046 B CN 102571046B CN 201010578587 A CN201010578587 A CN 201010578587A CN 102571046 B CN102571046 B CN 102571046B
Authority
CN
China
Prior art keywords
output
pmos transistor
voltage
nmos pass
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010578587.6A
Other languages
English (en)
Other versions
CN102571046A (zh
Inventor
陶云彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN201010578587.6A priority Critical patent/CN102571046B/zh
Priority to US12/987,161 priority patent/US8339168B2/en
Publication of CN102571046A publication Critical patent/CN102571046A/zh
Application granted granted Critical
Publication of CN102571046B publication Critical patent/CN102571046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种脉宽调制电路，包括充放电电路，用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；比较器，所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；电压传输电路，所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0。本发明还公开了一种脉宽调制的方法和包含脉宽调制电路的装置。

Description

脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法
技术领域
本发明涉及一种数字信号调制，特别涉及一种脉宽调制电路，包括脉宽调制电路的装置和脉宽调制的方法。
背景技术
在包含脉宽调制(PWM)电路的装置中，为确保装置能正常工作，需要控制脉宽调制电路的最大输出占空比，例如不超过90％。
由公式(1)限定的增益是脉宽调制电路另一个重要的参数：
其中，占空比为由PWM电路输出的调制信号的占空比，Vctrl为提供该PWM电路的控制信号的电压。
通常，PWM电路有一个可控的最大占空比，但同时没有一个可控的增益。可控增益对于保持其它元件(如反馈环)的稳定是需要的。没有了稳定性，反馈环将不能产生理想的输出信号。
因此，有着可控的最大占空比和可控增益的PWM电路是值得找的。
发明内容
本发明要解决的技术问题是提供一种脉宽调制电路，其具有可控最大占空比的同时，还具有可控增益。
为解决上述技术问题，本发明的脉宽调制电路，包括：
充放电电路，用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；
比较器，所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；
电压传输电路，所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0。
本发明还提供一种脉宽调制的方法，包括如下步骤：
用脉宽调制电路接收一初始信号，所述脉宽调制电路包括充放电电路，用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；比较器，所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；电压传输电路，所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0；
用所述脉宽调制电路调制所述初始信号。
本发明还提供一种包含脉宽调制电路的装置，该装置包括脉宽调制电路，所述脉宽调制电路包括充放电电路，比较器和电压传输电路；
所述充放电电路用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；
所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；
所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0。
通过本发明的脉宽调制电路，实现了信号的占空比和增益之间的线性关系。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为应用本发明的升压换流器的示意框图；
图2为应用本发明的升压换流器的电路示意图；
图3为本发明的PWM电路的示意框图；
图4为本发明的PWM电路的电路示意图；
图5为图4中PWM电路的细节图；
图6为在图4中PWM电路的信号波形示意图；
图7为在图4中PWM电路的信号波形示意图；
图8为在图4中PWM电路的信号波形示意图；
图9为本发明中PWM输出信号的占空比和控制信号电压的关系示意图；
图10为本发明的方法流程示意图。
具体实施方式
在很多装置中都集成有PWM电路。不失一般性的，直流升压转换器为直流-直流转换器的一种，将作为这种装置的重要例子。其他实例包括D类音频功率放大器等。
图1为应用本发明的升压转换器的示意框图。图2为应用本发明的升压转换器的电路示意图。
在图1所示的升压转换器中，信号源，如振荡器30，用于产生一初始信号20，该初始信号为有着适合的占空比(如90％或更低)的方波信号。脉宽调制电路10(PWM电路)和反馈电路40接收来自反馈环的待转换信号25。当PWM电路10在来自反馈电路40的控制信号22的作用下工作时，反馈电路40根据待转换信号22和来自PWM电路的调制信号23来生成控制信号22和转换后信号26。转换后信号26也是升压转换器的输出信号。
根据本发明的PWM电路参考图3进行更详细的介绍。如图3所示，充放电电路11用于接收初始信号20和参考信号21。参考信号21有着一个参考电压，例如约0.6到0.7之间。参考信号21的可参考的实现方法由一个电流源和一个NMOS晶体管实现。NMOS晶体管的源极接地，栅极连接至NMOS晶体管的漏极和电流源的负极。电流源的正极连接至正工作电压源，如Vdd。在本发明的不同实施例中，参考信号的提供源能从充放电电路11、PWM电路10中分离或集成在充放电电路11中。
在图3中的PWM电路10还包括比较器12，其正输入端来接收控制信号22，负输入端连接至充放电电路11的输出端115。控制信号被引入用来脉宽调制。当控制信号的电压高于输出端115的电压时，比较器12输出数字1，否则输出数字0
电压传输电路14通过第一输入端接收来自比较器12的输出，通过第二输入端接收初始信号20。在比较器12的输出的控制下，电压传输电路14传输初始信号20到电压传输电路14的输出端23或输出数字0。可见输出信号23的占空比将不大于初始信号20的占空比。因此，输出信号的最大占空比能通过设计初始信号20的占空比来设置。
图3中所示的PWM电路将参考图4进行详细描述。
特定的，充放电电路11包括反相器110，第一开关113(即开关113)，电容112，第二开关111和第一电流源113，反相器110接收初始信号20并生成反相后信号。
在图4所示的实例中，开关111和113包含三端口开关。每个开关以接收到的反相后信号作为控制信号，控制其他两个端口之间的断开或闭合，并以此用在PWM电路11上。特定的，当反相后信号为数字0，第一开关113闭合，使得电流源114对电容112的第二端口115充电，从而使电容112的第二端口115的电压线性增加。当反相后信号为数字1，第一开关113断开，开关111闭合。因此电容112通过开关111放电，电压115急剧地降低至参考电压21。
开关111和113有不同的实现方式，显示在图5中的PWM电路10a的就是其中一个。在图5中，在充放电电路11a里，开关111通过第一NMOS晶体管111a(也称晶体管111a)实现，开关113通过第一PMOS晶体管113a(称晶体管113a)显示。NMOS晶体管111a的栅极和PMOS晶体管113a的栅极分别接收反相后信号。NMOS晶体管111a的漏极和电容112的第一端(在图4和图5的左边)相互连接，并与参考电压21相连。电流源114的正极连接至正工作电压，如Vdd24。电流源114的负极连接至PMOS晶体管113a的漏极。NMOS晶体管111a的源极连接至PMOS晶体管113a的漏极和电容112的第二端(在图4和图5的右边)，来形成充放电电路11的输出端115。
在图4中的PWM电路10包含电压传输电路13，该电压传输电路有着第二PMOS晶体管131(称晶体管131)，第三PMOS晶体管132(称晶体管132)，第二NMOS晶体管133(称晶体管133)，第二反相器134(称反相器134)和第二电流源136(也称电流源136)。
PMOS晶体管131的栅极连接至电容12的输出端，源极连接至Vdd24。PMOS晶体管131的漏极连接NMOS晶体管133的漏极、PMOS晶体管132的漏极和反相器134的输入端。NMOS晶体管133的源极连接至电流源136的正极，电流源136的负极接地。反相器134的输出端用于作为电压传输电路13的输出端，也就是PWM电路10的输出端。
当反相器134的输入为数字0时，它将输出数字1，否则将输出数字0。最后，反相器134也有不同的实现方式，显示在图5的PWM电路中的即为其中一例。反相器134a包含第四PMOS晶体管1341(也称晶体管1341)和第三NMOS晶体管1342(也称晶体管1342)。PMOS晶体管1341的栅极连接至NMOS晶体管1342的栅极，来形成反相器134a的输入端，PMOS晶体管1341的漏极连接至NMOS晶体管1342的漏极，以形成反相器134a的输出端，NMOS晶体管1342的源极接地。
通过以下几个例子，在图5中的PWM电路10将作出参考。通常，初始信号20的占空比为90％。
实例1：控制信号22的电压低于参考电压，也就是Vctrl＜Vref。
图5中根据本发明的信号波形将解释在图6中。在t＝0的时刻，信号20为数字0，反相后信号为1。从而NMOS晶体管111a导通，因此对电容112来说形成了一放电回路。结果是，电容112的两端具有相同的电压，也就是参考电压。
在t＝a的时刻，信号20从0回到1，反相后信号为0。从而NMOS晶体管111a断开而PMOS晶体管113a导通。电流源114通过导通的PMOS晶体管113a在第二端115对电容112充电。因此，在输出端115的电压从参考电压呈线性地增加，如图6所示。
在t＝b时刻，当信号20回到0，电容112通过导通的NMOS晶体管111a快速放电，使得在输出端115的电压降低，而后电容的两端再次具有相同电压。
当控制信号22的电压低于参考电压时，在充放电电路11的输出端115的电压并不低于参考电压21，在比较器12的正输入端的电压低于其负输入端的电压。因此，比较器12的输出为常数0
从而，在这个例子中，PMOS晶体管131始终为导通的。
一旦信号20为0，PMOS晶体管132导通，并起先进入饱和区域。然而，NMOS晶体管133仍旧为断开，驱使PMOS晶体管132立即从饱和区域进入线性区域。而后在PMOS晶体管132的源极和漏极之间的电压趋向于0，现在，在PMOS晶体管132的源极和漏极之间可被认为是良好的电导体。因此，138点的电压，即为在PMOS晶体管132漏极的电压，为数字1。同时NMOS晶体管1342将导通。此外，NMOS晶体管1342将通过PMOS晶体管1341被迫进入线性区域。同样地，NMOS晶体管1342的源极和漏极之间也可被认为是良好的电导体，在NMOS晶体管1342的漏极电压，即输出端23的电压将具有地的电势，也就是说数字0
当信号20为1时，即从时刻a到时刻b，从时刻c到时刻d等，晶体管133闭合。在138点的电压由晶体管131和电流源136决定。因为电流源136提供一个弱电流，例如约2μA，Vdd24的电压(即数字1)将传送给给138点。因此，输出信号23将为数字0。
参见图6，当控制信号22的电压低于参考信号21时，输出信号23将为常数0，意味着输出信号23的占空比也为0。将占空比等于0代入公式(1)中，本实施例中PWM电路的增益为0。
实施例2：控制信号2的电压高于或等于参考电压，但低于在充电末端充放电电路11的输出端115的电压，也就是说：Vref≤Vctrl＜Vchg_final。
图5中信号波形显示在图7中。在实际中的PWM电路，例如图5所示的PWM电路10a，115点的电压和控制信号22的电压之间的关系显示在图7中。
就像上面部分描述的那样，当信号20为1，例如在图6中从t＝a到t＝b，138点的电压将为1，因此输出信号23将为0，不论比较器的输出是0或1。因此，当信号20为1时，下文将主要关注在PWM电路10的运转上。
在图7中，在t＝a时刻，信号20回到1，电容112开始在115点充电。如图7所示，在115点的电压从参考电压开始增加，并达到控制信号22的电压。因此，比较器12从1回到0。由此MOS晶体管131闭合。通过信号20MOS晶体管133也闭合。在电流源136的作用下，MOS晶体管131的传导性大于MOS晶体管133。因此，如上所述，在138点的电压将为数字1，输出信号23将为数字0。
从图7中可见，115点电压高于控制信号22的电压的持续时间内，输出信号23将为0，而后信号20的下降沿到达。电容112放电使得115点的电压再次降低至参考电压。既然信号20为0，信号23的输出为0。周期在t＝c时刻结束。
在例子2中输出信号23的占空比，如图7所示，可由等式(2)来解释：
其中C为电容112的电容值，Ichg为由电流源114提供的电流，T为信号20的周期(也是输出信号23的周期)。从图7到等式(2)，可见输出信号23的占空比低于信号20的占空比。
从等式(2)，可见控制信号22的占空比和控制电压之间为线性关系。
实例3，控制信号22的电压高于在充电结束时充放电电路11的输出端115的电压，即Vctrl＞Vchg_final。
参见图8，在充放电电路11的输出端的电压将不超过控制信号22的电压。因此，比较器12的输出总为1，MOS晶体管131保持断开。
因此，在138点的电压至少通过信号20、MOS晶体管132、MOS晶体管133和电流源136中的一个来决定。
一旦信号20为0，在138点的电压为1，从而输出信号为0。
一旦信号20为1，当MOS晶体管132断开时，MOS晶体管133闭合。从MOS晶体管133的栅极到漏极可被认为是导体。在138点的电压为地电势，即数字0。输出信号23为数字1。
从关于实例3的描述和图8中可见，输出信号23的占空比将等于信号20的占空比。
相比与实例1和实例2，数实例3获得较高的占空比，即90％。然而还是可接受的。同时，如果在应用中不需要90％这么高的最大输出占空比，能通过用其他较低占空比信号来取得信号20，控制输出信号23的占空比。
取占空比为90％到等式(1)，计算出增益，在实例3中该增益为常数。
图9为本发明中输出信号23的占空比和控制信号22的电压之间关系示意图。该图覆盖了上述的实例2和实例3。对于实例1来说，占空比始终为0，在图9中省略了。
从图9可见，本发明的实例中输出信号23的占空比和控制信号22的电压之间呈线性关系。
图10为本发明的脉宽调制方法500的示意流程图。在步骤502，PWM电路10或10a接收上述所讨论的初始信号。在步骤504，PWM电路10或10a调制初始信号的脉宽。

Claims (20)

1.一种脉宽调制电路，其特征在于，包括：
充放电电路，用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；
比较器，所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；
电压传输电路，所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0。
2.如权利要求1所述的脉宽调制电路，其特征在于：所述充放电电路进一步用于当所述初始信号为数字1时，所述充放电电路输出端的电压从参考电压值开始线性地增加，当所述初始信号为数字0时，所述充放电电路输出端的电压线性地下降至所述参考电压。
3.如权利要求2所述的脉宽调制电路，其特征在于：
所述充放电电路包含：第一反相器，电容，第一开关，第二开关，第一电流源；
所述第一反相器用于接收所述初始信号，并生成反相后信号来控制所述第一开关和所述第二开关；所述电容的第一端用于接收所述参考电压，第二端用于作为所述充放电电路的输出端；
当所述反相后信号为数字0时，所述第一开关闭合，所述第二开关断开，所述第一电流源通过所述第一开关在所述电容的第二端充电所述电容，使得所述充放电电路的输出端电压增加；
当所述反相后信号为数字1时，所述第一开关断开，所述第二开关闭合，所述电容通过所述第二开关放电，使得在所述充放电电路的输出端电压减少。
4.如权利要求3所述的脉宽调制电路，其特征在于：
所述第一开关包括第一PMOS晶体管，第二开关包括第一NMOS晶体管；
所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极用于接收所述反相后信号，所述电容的第一端连接至所述第一NMOS晶体管的漏极，所述电容的第二端连接至所述第一NMOS晶体管的源极和所述第一PMOS晶体管的漏极；所述第一电流源的正极连接至一正工作电压，负极连接至所述第一PMOS晶体管的源极。
5.如权利要求1所述的脉宽调制电路，其特征在于：
所述电压传输电路包括：第二PMOS晶体管，第三PMOS晶体管，第二NMOS晶体管，第二反相器和第二电流源；
所述第二PMOS晶体管和第三PMOS晶体管的源极分别连接至正工作电压，所述第三PMOS晶体管的栅极连接所述第二NMOS晶体管的栅极以形成所述电压传输电路的第一输入端，所述第二PMOS晶体管的栅极用来作为所述电压传输电路的第二输入端，所述第二PMOS晶体管的漏极连接至所述第三PMOS晶体管的漏极、所述第二NMOS晶体管的漏极和所述第二反相器的输入端；所述第二反相器的输出端用于作为所述电压传输电路的输出端，所述第二NMOS晶体管的源极连接至所述第二电流源的正极，所述第二电流源的负极接地。
6.如权利要求5所述的脉宽调制电路，其特征在于：
所述第二反相器包括第四PMOS晶体管和第三NMOS晶体管；
所述第四PMOS晶体管的栅极连接至所述第三NMOS晶体管的栅极，来形成所述第二反相器的输入端，所述第四PMOS晶体管的漏极连接至所述第三NMOS晶体管的漏极，来形成所述第二反相器的输出端，所述第三NMOS晶体管的源极接地。
7.一种脉宽调制的方法，其特征在于：
用脉宽调制电路接收一初始信号，所述脉宽调制电路包括充放电电路，用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；比较器，所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；电压传输电路，所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0；
用所述脉宽调制电路调制所述初始信号。
8.如权利要求7所述的方法，其特征在于：所述充放电电路进一步用于当所述初始信号为数字1时，所述充放电电路输出端的电压从参考电压值开始线性地增加，当所述初始信号为数字0时，所述充放电电路输出端的电压线性下降至所述参考电压。
9.如权利要求8所述的方法，其特征在于：
所述充放电电路包含：第一反相器，电容，第一开关，第二开关，第一电流源；
所述第一反相器用于接收所述初始信号，并生成反相后信号来控制所述第一开关和所述第二开关；所述电容的第一端用于接收所述参考电压，第二端用于作为所述充放电电路的输出端；
当所述反相后信号为数字0时，所述第一开关闭合，所述第二开关断开，所述第一电流源通过所述第一开关在所述电容的第二端充电所述电容，使得在所述充放电电路的输出端电压增加；
当所述反相后信号为数字1时，所述第一开关断开，所述第二开关闭合，所述电容通过所述第二开关放电，使得在所述充放电电路的输出端电压减少。
10.如权利要求9所述的方法，其特征在于：
所述第一开关包括第一PMOS晶体管，第二开关包括第一NMOS晶体管；
所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极用于接收所述反相后信号，所述电容的第一端连接至所述第一NMOS晶体管的漏极，所述电容的第二端连接至所述第一NMOS晶体管的源极和所述第一PMOS晶体管的漏极；所述第一电流源的正极连接至一正工作电压，负极连接至所述第一PMOS晶体管的源极。
11.如权利要求7所述的方法，其特征在于：
所述电压传输电路包括：第二PMOS晶体管，第三PMOS晶体管，第二NMOS晶体管，第二反相器和第二电流源；
所述第二PMOS晶体管和第三PMOS晶体管的源极分别连接至正工作电压，所述第三PMOS晶体管的栅极连接所述第二NMOS晶体管的栅极以形成所述电压传输电路的第一输入端，所述第二PMOS晶体管的栅极用来作为所述电压传输电路的第二输入端，所述第二PMOS晶体管的漏极连接至所述第三PMOS晶体管的漏极、所述第二NMOS晶体管的漏极和所述第二反相器的输入端；所述第二反相器的输出端用于作为所述电压传输电路的输出端，所述第二NMOS晶体管的源极连接至所述第二电流源的正极，所述第二电流源的负极接地。
12.如权利要求11所述的方法，其特征在于：
所述第二反相器包括第四PMOS晶体管和第三NMOS晶体管；
所述第四PMOS晶体管的栅极连接至所述第三NMOS晶体管的栅极，来形成所述第二反相器的输入端，所述第四PMOS晶体管的漏极连接至所述第三NMOS晶体管的漏极，来形成所述第二反相器的输出端，所述第三NMOS晶体管的源极接地。
13.一种包含脉宽调制电路的装置，其特征在于：
包括脉宽调制电路，所述脉宽调制电路包括充放电电路，比较器和电压传输电路；
所述充放电电路用于接收初始信号，根据所接收到的初始信号，在所述充放电电路的输出端线性地增加或降低电压；
所述比较器的正输入端用于接收控制信号，负输入端连接至所述充放电电路的输出端；
所述电压传输电路的第一输入端用于接收所述初始信号，第二输入端连接至所述比较器的输出端，用于接收所述比较器的输出，所述电压传输电路用于当比较器的输出端为数字1时，传送初始信号到所述电压传输电路的输出端，当比较器的输出为数字0时，输出数字0。
14.如权利要求13所述的装置，其特征在于：所述充放电电路进一步用于当所述初始信号为数字1时，所述充放电电路输出端的电压从参考电压值开始线性地增加，当所述初始信号为数字0时，所述充放电电路输出端的电压线性地下降至所述参考电压。
15.如权利要求14所述的装置，其特征在于：
所述充放电电路包含：第一反相器，电容，第一开关，第二开关，第一电流源；
所述第一反相器用于接收所述初始信号，并生成反相后信号来控制所述第一开关和所述第二开关；所述电容的第一端用于接收所述参考电压，第二端用于作为所述充放电电路的输出端；
当所述反相后信号为数字0时，所述第一开关闭合，所述第二开关断开，所述第一电流源通过所述第一开关在所述电容的第二端充电所述电容，使得在所述充放电电路的输出端电压增加；
当所述反相后信号为数字1时，所述第一开关断开，所述第二开关闭合，所述电容通过所述第二开关放电，使得在所述充放电电路的输出端电压减少。
16.如权利要求15所述的装置，其特征在于：
所述第一开关包括第一PMOS晶体管，第二开关包括第一NMOS晶体管；
所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极用于接收所述反相后信号，所述电容的第一端连接至所述第一NMOS晶体管的漏极，所述电容的第二端连接至所述第一NMOS晶体管的源极和所述第一PMOS晶体管的漏极；所述第一电流源的正极连接至一正工作电压，负极连接至所述第一PMOS晶体管的源极。
17.如权利要求13所述的装置，其特征在于：
所述电压传输电路包括：第二PMOS晶体管，第三PMOS晶体管，第二NMOS晶体管，第二反相器和第二电流源；
所述第二PMOS晶体管和第三PMOS晶体管的源极分别连接至正工作电压，所述第三PMOS晶体管的栅极连接所述第二NMOS晶体管的栅极以形成所述电压传输电路的第一输入端，所述第二PMOS晶体管的栅极用来作为所述电压传输电路的第二输入端，所述第二PMOS晶体管的漏极连接至所述第三PMOS晶体管的漏极、所述第二NMOS晶体管的漏极和所述第二反相器的输入端；所述第二反相器的输出端用于作为所述电压传输电路的输出端，所述第二NMOS晶体管的源极连接至所述第二电流源的正极，所述第二电流源的负极接地。
18.如权利要求17所述的装置，其特征在于：
所述第二反相器包括第四PMOS晶体管和第三NMOS晶体管；
所述第四PMOS晶体管的栅极连接至所述第三NMOS晶体管的栅极，来形成所述第二反相器的输入端，所述第四PMOS晶体管的漏极连接至所述第三NMOS晶体管的漏极，来形成所述第二反相器的输出端，所述第三NMOS晶体管的源极接地。
19.如权利要求13所述的装置，其特征在于：所述装置至少包括以下中的一种：直流-直流电压转换器和音频功率放大器。
20.如权利要求19所述的装置，其特征在于：所述装置包括直流升压转换器，还包括：
信号源，用于产生初始信号；
反馈电路，用于接收待转换信号和由所述脉宽调制电路输出的调制信号，根据所述待转换信号和所述调制信号来生成控制信号和转换后信号，而后提供所生成的控制信号给所述脉宽调制电路，并输出所述转换后信号作为所述升压转换器的输出。
CN201010578587.6A 2010-12-08 2010-12-08 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法 Active CN102571046B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010578587.6A CN102571046B (zh) 2010-12-08 2010-12-08 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法
US12/987,161 US8339168B2 (en) 2010-12-08 2011-01-10 Pulse-width modulation circuit, a device including the same and a method for pulse-width modulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010578587.6A CN102571046B (zh) 2010-12-08 2010-12-08 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法

Publications (2)

Publication Number Publication Date
CN102571046A CN102571046A (zh) 2012-07-11
CN102571046B true CN102571046B (zh) 2014-12-17

Family

ID=46198737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010578587.6A Active CN102571046B (zh) 2010-12-08 2010-12-08 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法

Country Status (2)

Country Link
US (1) US8339168B2 (zh)
CN (1) CN102571046B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944527B (zh) * 2014-04-15 2017-03-08 华为技术有限公司 一种高通滤波器电路及集成电路
CN104796098B (zh) * 2015-04-27 2018-01-12 中国电子科技集团公司第五十五研究所 一种GaN功率器件漏极调制电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379321A (en) * 1993-02-01 1995-01-03 Xerox Corporation High speed PWM without linearity compromise at extreme duty cycles
CN1536757A (zh) * 2003-04-07 2004-10-13 松翰科技股份有限公司 脉宽调变器的输出控制装置
JP2006197247A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd パルス幅変調回路
KR100887102B1 (ko) * 2007-01-09 2009-03-04 삼성전기주식회사 듀얼모드 클럭 생성기
CN101877578A (zh) * 2010-06-30 2010-11-03 四川和芯微电子股份有限公司 占空比调节***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379321A (en) * 1993-02-01 1995-01-03 Xerox Corporation High speed PWM without linearity compromise at extreme duty cycles
CN1536757A (zh) * 2003-04-07 2004-10-13 松翰科技股份有限公司 脉宽调变器的输出控制装置
JP2006197247A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd パルス幅変調回路
KR100887102B1 (ko) * 2007-01-09 2009-03-04 삼성전기주식회사 듀얼모드 클럭 생성기
CN101877578A (zh) * 2010-06-30 2010-11-03 四川和芯微电子股份有限公司 占空比调节***

Also Published As

Publication number Publication date
US20120146696A1 (en) 2012-06-14
CN102571046A (zh) 2012-07-11
US8339168B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
US10476309B2 (en) Wireless power transfer system and a wireless power receiver thereof
US10848061B2 (en) Switching power converter
CN108572276B (zh) 无线谐振功率发射器及其中的峰峰值电压检测的方法
CN101540585A (zh) 一种放大器
CN101478234A (zh) 一种开关电容式直流-直流变换器
CN104467116A (zh) 充电方法、装置以及充电器
CN103904628A (zh) 一种充电器及其过流保护电路
CN104158244A (zh) 一阶恒流模式充电电路及恒流-恒压模式可切换充电电路
CN102545552B (zh) 一种匹配电路和使用该匹配电路的大功率脉冲电源
WO2023049583A1 (en) Switch-mode power supply with a network of flying capacitors and switches
CN103166451A (zh) 开关电源电路
CN102571046B (zh) 脉宽调制电路、包含脉宽调制电路的装置和脉宽调制方法
CN102624427A (zh) 一种能量与信息的同步传输***
US11239685B2 (en) Battery charging system
CN102761258B (zh) 升压电路及其控制方法
CN101854114A (zh) 电源模块
CN102624336A (zh) 电子装置及增加电子装置的输出功率的方法
CN101431300B (zh) 电源电路及其控制方法
CN204836546U (zh) 集成式音频信号播放器
CN103840664A (zh) 恒流控制电路、开关调节器、集成电路和恒流控制方法
CN102510212B (zh) 一种双路输出电荷泵电路
CN103139689B (zh) 一种消除耳机***音的装置和方法
CN104467123A (zh) 充电方法、装置、充电器、电子装置及设备
Huffenus et al. A class d headphone amplifier with dc coupled outputs and 1.2 ma quiescent current
CN201408993Y (zh) 一种大电流直流低压供电电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201203 Pudong New Area, Zhang Dong Road, No. 41, building 1387, Shanghai

Patentee after: Broadcom integrated circuit (Shanghai) Limited by Share Ltd

Address before: 201203 Shanghai city Pudong New Area Keyuan Road No. 1278 3A

Patentee before: Beken Corporation (Shanghai Headquarters)

CP03 Change of name, title or address