CN102570998A - 高频功率放大器设备 - Google Patents

高频功率放大器设备 Download PDF

Info

Publication number
CN102570998A
CN102570998A CN2011104210518A CN201110421051A CN102570998A CN 102570998 A CN102570998 A CN 102570998A CN 2011104210518 A CN2011104210518 A CN 2011104210518A CN 201110421051 A CN201110421051 A CN 201110421051A CN 102570998 A CN102570998 A CN 102570998A
Authority
CN
China
Prior art keywords
power amplifier
amplifier circuit
transistor
transmission line
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104210518A
Other languages
English (en)
Other versions
CN102570998B (zh
Inventor
浪江寿典
丸山昌志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102570998A publication Critical patent/CN102570998A/zh
Application granted granted Critical
Publication of CN102570998B publication Critical patent/CN102570998B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185—Edge coupled lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7233—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier, switched on or off by putting into parallel or not, by choosing between amplifiers by one or more switch(es), being impedance adapted by switching an adapted passive network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

公开了一种能够降低通话电流的高频功率放大器设备。例如，高频功率放大器设备具有第一和第二功率放大器电路、第一和第二传输线以及其中第一和第二传输线被彼此靠近地布置的区域。根据输出电平，第一或第二功率放大器电路被激活。当第二功率放大器电路被激活时，在第一和第二传输线中流动的电流在相同方向上传输从而磁耦合发生以加强每个传输线的磁力。另一方面，当第一功率放大器电路被激活时，在第一和第二传输线中流动的电流在相反方向上传输从而磁耦合发生以减弱每个传输线的磁力。

Description

高频功率放大器设备
相关申请的交叉引用
通过引用将于2010年12月16日提交的日本专利申请No.2010-280296的公开内容，包括说明书、附图以及摘要全部并入于此。
技术领域
本发明涉及一种高频功率放大器设备，并且更具体地涉及一种可应用于高频功率放大器设备的有效技术，其根据用于传输的输出电平设置来改变将被使用的晶体管。
背景技术
在所描述的构造中，例如，在美国专利No.7135919中，第一放大器和第二放大器与公共输出节点耦合。互补地激活第一和第二放大器。在第二放大器与公共输出节点之间提供具有λ/4长度的传输线。
发明内容
近年来，需要实现例如移动电话的传输功能的高频功率放大器设备(高频功率放大器模块)尺寸变得更小并且降低通话电流。通话电流是用于传输的每个输出电平使用频率的概率分布和每个输出电平的消耗电流的积分值。例如，降低通话电流可降低例如移动电话的功耗并且可提高其电池的寿命。图10示出了W-CDMA(宽带码分多址)移动电话中的每个输出电平使用频率的概率分布的示例。如图10所示，以0dBm为中心的低至中输出电平经常用在例如W-CDMA移动电话中。因此，提高在低至中输出电平上的高频功率放大器模块的功率附加效率(PAE)有益于降低通话电流。
例如，通过利用如图11A至11C所示的构造可提高在低至中输出电平上的功率附加效率。图11A至11C示出了作为本发明的前提来研究的高频功率放大器设备。图11A是用于对高频功率放大器设备的基本部件的示例构造进行说明的示意图。图11B示出图11A所示的主路径的示例性特性。图11C示出图11A所示的子路径的示例性特性。图11A所示的高频功率放大器设备包括对通过电容C1从公共输入节点N2输入的信号进行放大的主功率放大器电路(功率放大器电路)PA2m以及对通过电容C2从公共输入节点N2输入的信号进行放大的子功率放大器电路PA2s。
主功率放大器电路PA2m的输出与传输线LNmn的一端耦合，而子功率放大器电路PA2s的输出通过传输线LNsub与传输线LNmn的一端耦合。电容C5耦合在传输线LNmn的另一端与输出节点Pout之间。电容C4耦合在传输线LNmn的另一端与接地电源电压GND之间。电容C3和NMOS晶体管MNsw顺序地与子功率放大器电路PA2s的输出节点(传输线LNsub的一端)耦合并且指向接地电源电压GND。包含在主功率放大器电路PA2m之中的晶体管的尺寸大于包含在子功率放大器电路PA2s之中的晶体管。通过激活主功率放大器电路PA2m、对子功率放大器电路PA2s去激活、执行控制以利用控制信号Vsw断开NMOS晶体管MNsw并且通过传输线LNmn将主功率放大器电路PA2m的输出功率传送到输出节点Pout可将高输出电平传送到输出节点Pout。通过激活子功率放大器电路PA2s、对主功率放大器电路PA2m去激活、执行控制以利用控制信号Vsw导通NMOS晶体管MNsw并且通过传输线LNsub和传输线LNmn将子功率放大器电路PA2s的输出功率传送到输出节点Pout可将低至中输出电平传送到输出节点Pout。
如上所述，当使用图11A所示的示例构造时，晶体管尺寸小的功率放大器电路PA2s可实现在低至中输出电平上的功率放大。因此，可提高功率附加效率(PAE)。然而，已发现该示例构造可能难以使传输线LNsub的设计最佳。首先，当由于激活主功率放大器电路PA2m而使主路径操作时，从主功率放大器电路PA2m的输出节点朝向传输线LNsub的方向所观察到的阻抗高，因为执行了控制使NMOS晶体管MNsw断开。因此，理想地，通过传输线LNsub不会发生功率损耗。然而，实际上，NMOS晶体管MNsw具有断开电容(Coff)。因此，由于由传输线LNsub、电容C3以及断开电容(Coff)所形成的串联共振电路很难完全避免通过传输线LNsub的功率损耗。如图11B所示，功率损耗随着传输线LNsub的长度增加(随电感器部件的数量增加)而增大(从而降低PAE)，因为这使串联共振电路的共振频率朝向载波频率降低。
同时，当由于子功率放大器电路PA2s的激活而使子路径操作时，通过电容C3、传输线LNsub、传输线LNmn、电容C4以及电容C5将子功率放大器电路PA2s的输出阻抗(例如，几十欧姆)转换成预定阻抗(例如，50欧姆)，这是因为执行了控制使NMOS晶体管MNsw导通。在这种情况下，如图11C所示PAE随着传输线LNsub长度的增加而增大。理由是当传输线LNsub的长度增加时(当电感器部件的数量增加时)可在如图12所示的史密斯图(导抗图)中获得足够量的顺时针旋转。然后可将所获得量的顺时针旋转与电容C3组合以实现足够的阻抗转换。
如上所述，优选地在主路径操作期间传输线LNsub短以提高功率附加效率(PAE)。相反地，在子路径操作期间，优选地传输线LNsub长以提高PAE。为了降低通话电流并且提高总PAE，有必要设计一种将解决上述平衡问题的方案。应该注意的是在传输线LNsub的长度例如是λ/4时，在主路径操作期间传输线LNsub可用作短截线(stub)。然而，例如当使用2GHz的W-CDMA频率时，值λ/4表示大约几厘米。因此，可能不能减小高频功率放大器模块的尺寸。
鉴于上述情况做出了本发明并且提供了一种能够降低通话电流的高频功率放大器设备。通过以下详细描述和附图，本发明的前述和其他优点及新颖特征将变得显而易见。
在下面概述了在该文档中所公开的本发明的代表性实施例。
根据本发明的代表性实施例的高频功率放大器设备包括第一功率放大器电路、第二功率放大器电路、第一传输线、第二传输线、第一电容、第二电容、晶体管开关以及控制电路。第一和第二功率放大器电路两者对第一输入信号进行放大。第一传输线在一端与第一功率放大器电路的输出节点相耦合并且在另一端与第一电容相耦合。第二传输线在一端与第一功率放大器电路的输出节点相耦合并且在另一端与第二功率放大器电路的输出节点相耦合。第二电容和晶体管开关被串联布置在第二功率放大器电路的输出节点与接地电源电压之间。控制电路根据模式设置信号激活第一功率放大器电路或第二功率放大器电路。当第一功率放大器电路被激活时，控制电路驱动晶体管开关使其断开。另一方面，当第二功率放大器电路被激活时，控制电路驱动晶体管开关使其导通。第一和第二传输线包括靠近第一和第二传输线以引起磁耦合的磁耦合区域。在磁耦合区域中，第一和第二传输线被布置使得源自第一功率放大器电路的输出节点侧的第一传输线在与源自第二功率放大器电路的输出节点侧的第二传输线相同的方向上延伸。
当在使用上述构造期间第一功率放大器电路被激活时，在磁耦合区域中磁耦合发生从而减弱每个传输线的磁力。另一方面，当在使用上述构造期间第二功率放大器电路被激活时，在磁耦合区域中磁耦合发生从而加强每个传输线的磁力。其结果是，当第一功率放大器电路被激活时第二传输线看起来短，并且当第二功率放大器电路被激活时看起来长。因此，可解决上述平衡问题以降低通话电流并且降低高频功率放大器设备的功耗。
总之，在该文档中所公开的本发明的代表性实施例是有利的，因为它可降低高频功率放大器设备中的通话电流。
附图说明
图1是用于对根据本发明的第一实施例的高频功率放大器设备的示例构造进行说明的方框图；
图2A和2B是电路图，其中图2A是用于对图1所示的高频功率放大器设备的基本部件的示例构造进行详细说明的电路图，并且图2B是用于对图2A的某些部分的示例构造进行进一步的详细说明的电路图；
图3A和3B示出图2A所示的高频功率放大器设备的操作原理，其中图3A是用于对当使用子路径时所执行的操作的示例进行说明的图，并且图3B是用于对当使用主路径时所执行的操作的示例进行说明的图；
图4A至4C示出在使用图2A和2B所示的高频功率放大器设备的子路径期间磁耦合的示例效果，其中图4A是用于对这种磁耦合的前提条件进行说明的补充示意图，并且图4B和4C是用于对验证结果进行说明的图；
图5A和5B示出在使用图2A和2B所示的高频功率放大器设备期间所呈现的各种特性，其中图5A是用于对功率附加效率(PAE)的特性进行说明的图，并且图5B是用于对相邻信道泄漏比的特性进行说明的图；
图6是与根据本发明的第二实施例的高频功率放大器设备有关并且对基于图2A和2B所示的构造示例的示例安装结构进行说明的示意图；
图7是与根据本发明的第三实施例的高频功率放大器设备有关并且对基于图2A和2B所示的构造示例的示例安装结构进行说明的示意图；
图8是用于对使用图7所示的安装结构的布线电路板布局的示例进行详细说明的示意图；
图9是与根据本发明的第四实施例的高频功率放大器设备有关并且对图1所示的第二级功率放大器电路部分的示例构造进行详细说明的电路图；
图10是用于对W-CDMA移动电话中的每个输出电平使用频率的概率分布的示例进行说明的图；
图11A至11C说明了作为本发明的前提所研究的高频功率放大器设备，其中图11A是用于对高频功率放大器设备的基本部件的示例构造进行说明的示意图，图11B是用于对图11A所示的主路径的示例性特性进行说明的图，并且图11C是用于对图11A所示的子路径的示例性特性进行说明的图；
图12是图11A至11C的补充示意图。
具体实施方式
在下述实施例中，为了方便起见在必要时，通过将本发明分成多个部分或实施例来对本发明进行说明。然而，除非另有明确声明，这些部分或实施例并非彼此不相关。存在这样的一种关系，例如，一个部分或实施例是对另一部分或实施例的一部分或整体的修改、详细描述或者补充说明。此外，在下述实施例中，当涉及元件数目等等(包括例如，块数目、数值、数量以及范围)时，除非另有特别指定或者该数目在原理上显然局限于指定数目，该数目不局限于指定数目并且可被设置为比指定数目高或低的值。
此外，在下述实施例中，显然地是部件(包括元件步骤)不总是必不可少的，除非另有说明或者除了该部件在原理上显然是必不可少的情况以外。类似地，在下述实施例中，例如当提到部件的形状以及部件之间的位置关系时，基本上近似或相似形状等等被包括在其中，除非另有说明或者除了可以想得到它们显然在原理上被排除的情况以外。这同样适用于上述数值和范围。
虽然在该实施例中使用MOSFET(金属氧化物半导体场效应晶体管)(缩写为MOS晶体管)作为MISFET(金属绝缘体半导体场效应晶体管)(缩写为MIS晶体管)的示例，但是不排除非氧化膜作为栅极绝缘膜。虽然在附图中没有特别指出MOS晶体管的衬底电势的耦合方法，但是不对其特别限制，只要它允许MOS晶体管正常地操作即可。
现在参考附图对本发明的实施例进行详细描述。在用于对实施例进行说明的所有附图中，由相同附图标记表示相似元件并且不对其进行冗余地描述。
第一实施例
图1是用于对根据本发明的第一实施例的高频功率放大器设备的示例构造进行说明的方框图。图1所示的高频功率放大器设备(高频功率放大器模块)HPAMD包括例如陶瓷布线电路板(PCB)。将高频功率放大器芯片HPAIC和控制芯片CTLIC安装在PCB上。此外，PCB上的布线层用于形成输出匹配电路MNT_O。高频功率放大器设备HPAMD用于W-CDMA和TDS-CDMA(时分同步码分多址)，但是不特别局限于W-CDMA和TDS-CDMA。高频功率放大器芯片HPAIC是所谓的MMIC(单片微波集成电路)并且包括输入匹配电路MNT_I、第一级功率放大器电路(功率放大器电路)PA1、中间级匹配电路MNT_S以及第二级功率放大器电路PA2m、PA2s。
输入匹配电路MNT_I提供了高频功率放大器设备HPAMD的外部端子(输入功率信号Pin)与第一级功率放大器电路PA1的输入节点之间的阻抗匹配。第一级功率放大器电路PA1通过高频功率放大器设备HPAMD的外部端子接收电源电压Vcc1并且对通过输入匹配电路MNT_I从输入功率信号Pin输入的信号进行放大。中间级匹配电路MNT_S提供了用作第一级的第一级功率放大器电路PA1的输出节点与用作第二级的第二级功率放大器电路PA2m、PA2s的输入节点之间的阻抗匹配。第二级功率放大器电路PA2m、PA2s通过高频功率放大器设备HPAMD的外部端子接收电源电压，使它们的输入节点和输出节点共同耦合，并且对通过中间级匹配电路MNT_S从第一级功率放大器电路PA1输入的信号进行放大。在该实例中，根据来自控制芯片CTLIC的控制信号来选择第二级功率放大器电路PA2m或第二级功率放大器电路PA2s。然后所选的第二级功率放大器电路用于执行放大操作。
输出匹配电路MNT_O提供第二级功率放大器电路PA2m、PA2s的公共输出节点与高频功率放大器设备HPAMD的外部端子(输出功率信号Pout)之间的阻抗匹配。控制芯片CTLIC通过高频功率放大器设备HPAMD的外部端子接收电源电压Vbat并且必要时根据通过高频功率放大器设备HPAMD的外部端子所输入的模式设置信号Vmode和使能信号Ven对高频功率放大器芯片HPAIC进行控制。更具体地，例如当使能信号Ven在高电平(激活)时，控制芯片CTLIC将偏置电压提供给第一级功率放大器电路PA1和第二级功率放大器电路PA2m(或者第二级功率放大器电路PA2s)(即，激活(启用)功率放大器电路)。当使能信号Ven在低电平(去激活)时，控制芯片CTLIC切断偏置电压的供给(即，去激活(禁用)功率放大器电路)。在这种情况下，根据模式设置信号Vmode的逻辑电平将偏置电压提供给第二级功率放大器电路PA2m或第二级功率放大器电路PA2s。例如，具有调制功能等等的高频信号处理设备(未示出)位于输入功率信号Pin的上游，并且双工器、天线开关以及天线位于输出功率信号Pout的下游。例如，由位于上游的基带处理电路产生模式设置信号Vmode和使能信号Ven。
图2A是用于对图1所示的高频功率放大器设备的基本部件的示例构造进行详细说明的电路图。图2B是用于对图2A的某些部分的示例构造进行进一步的详细说明的电路图。参考图2A，除了上述第二级功率放大器电路PA2m、PA2s和形成中间级匹配电路MNT_S的电容C1、C2之外，高频功率放大器芯片HPAIC还包括电容C3。通过电容C1将从上述第一级功率放大器电路PA1输出的信号输入到第二级功率放大器电路PA2m中并且通过电容C2输入到第二级功率放大器电路PA2s中。电容C3的一端与第二级功率放大器电路PA2s的输出节点相耦合。控制芯片CTLIC包括切换N沟道MOS晶体管(NMOS晶体管)MNsw。NMOS晶体管MNsw包括例如LDMOS(横向扩散MOS)。由输入到其栅极的控制信号Vsw对NMOS晶体管MNsw的导通/断开操作进行控制。其源极与接地电源电压GND相耦合，并且其漏极与电容C3的另一端相耦合。根据图1所示的模式设置信号Vmode产生控制信号Vsw。
如图2B所示，例如由发射极接地的npn异质结双极晶体管(HBT)Q2m、Q2s实现第二级功率放大器电路PA2m、PA2s。异质结双极晶体管Q2m的晶体管尺寸比异质结双极晶体管Q2s大，并且具有例如大约4倍于异质结双极晶体管Q2s的发射极尺寸，虽然其发射极尺寸并不特别限于此。控制芯片CTLIC将偏置电流IBS2m提供给异质结双极晶体管Q2m的基极并且将偏置电流IBS2s提供给异质结双极晶体管Q2s的基极。根据图1所示的模式设置信号Vmode，控制芯片CTLIC可选择是否提供偏置电流IBS2m、IBS2s。
如上所述，将包括例如砷化镓(GaAs)和硅化锗(SiGe)的化合物半导体工艺应用于高频功率放大器芯片HPAIC，并且将硅(Si)工艺(CMOS工艺)应用于控制芯片CTLIC。因此，将高频功率放大器芯片HPAIC和控制芯片CTLIC准备为独立的半导体芯片。然而，如果可通过利用例如特性劣于HBT的LDMOS实现功率放大器电路，那么可将高频功率放大器芯片HPAIC和控制芯片CTLIC集成到单个半导体芯片中。此外，电容C3可形成于输出匹配电路MNT O或控制芯片CTLIC中。然而，当电容C3形成于高频功率放大器芯片HPAIC中时，结果是有利的，因为它降低了所需面积并且实现了高Q值。可将NMOS晶体管MNsw构造为高频功率放大器芯片HPAIC之内的双极晶体管。然而，当将NMOS晶体管MNsw构造为控制芯片CTLIC之内的MOS晶体管时，与使用双极晶体管的情况相比，它可例如降低所需面积和功耗。
参考图2A，输出匹配电路MNT O包括传输线LNmn、LNsub和电容C4、C5。电容C4、C5的一端共同耦合。电容C4的另一端与接地电源电压GND相耦合，并且电容C5的另一端与外部端子(输出功率信号Pout)相耦合。传输线LNmn、LNsub的一端与第二级功率放大器电路PA2m的输出节点共同耦合。传输线LNmn的另一端与电容C4、C5的一端耦合。传输线LNsub的另一端与第二级功率放大器电路PA2s的输出节点(电容C3的一端)耦合。在特定区域中，传输线LNmn、LNsub彼此靠近并且平行地被布置以引起磁耦合(MC)。此外，在该磁耦合区域中，传输线LNmn、Lnsub被布置成使得源自第二级功率放大器电路PA2m的输出节点侧的传输线LNmn在与源自第二级功率放大器电路PA2s的输出节点侧的传输线LNsub相同的方向上延伸。该磁耦合部分的构造与图11A至11C所示的上述示例构造不同。
图3A和3B示出了图2A所示的高频功率放大器设备的操作原理。图3A是用于对当使用子路径时所执行的操作的示例进行说明的图。图3B是用于对当使用主路径时所执行的操作的示例进行说明的图。首先，当外部端子的电能(Pout)将被设置在低至中输出电平上时，通过利用如图3A所示的子路径来执行操作。当使用子路径时，上述控制芯片CTLIC执行控制以启用第二级功率放大器电路PA2s、禁用第二级功率放大器电路PA2m并且导通NMOS晶体管MNsw。在该实例下，通过传输线LNsub将从第二级功率放大器电路PA2s输出的信号传送到传输线LNmn的一端(第二级功率放大器电路PA2m的输出节点侧)，并且然后通过传输线LNmn将其转送到外部端子(Pout)。在这种情况下，NMOS晶体管MNsw导通以便通过由电容C3、传输线LNsub、传输线LNmn、电容C4以及电容C5所形成的匹配电路将第二级功率放大器电路PA2s的输出阻抗(例如，几十欧姆)转换成预定阻抗(例如，50欧姆)。
当如上所述使用子路径时，在传输线LNsub中流动的信号(电流)和在传输线LNmn中流动的信号(电流)在传输方向上一致使得电流在相同方向上流动。然后在由传输线LNmn所生成的磁通与由传输线LNsub所生成的磁通之间发生磁耦合从而加强每个磁通。其结果是，总磁通量
Figure BDA0000120405940000101
增大。当在传输线LNsub(LNmn)中流动的电流是I时，传输线LNsub的感抗L等于
Figure BDA0000120405940000102
因此，由于由上述磁耦合所造成的磁通量的增加相当于增大了感抗L。因此，当使用子路径时，可利用磁耦合从而看起来相当于增大了传输线LNsub的长度。
其次，当外部端子(Pout)的电能将被设置在高输出电平上时，通过利用如图3B所示的主路径来执行操作。当使用主路径时，上述控制芯片CTLIC执行控制以启用第二级功率放大器电路PA2m、禁用第二级功率放大器电路PA2s并且断开NMOS晶体管MNsw。在该实例中，将从第二级功率放大器电路PA2m输出的信号传送到外部端子(Pout)，并且通过由传输线LNmn、电容C4以及电容C5所形成的匹配电路将第二级功率放大器电路PA2m的输出阻抗(例如，几欧姆)转换成预定阻抗(例如，50欧姆)。在该情况下，NMOS晶体管MNsw断开。然而，实际上，如前所述存在NMOS晶体管MNsw的断开电容。因此，可能存在通过传输线LNsub、电容C3以及NMOS晶体管MNsw的泄漏路径。然而，当如上所述使用主路径时，在相反方向上传送在传输线LNmn中流动的信号(电流)和在传输线LNsub中流动的信号(漏电流)使得电流在相反方向上流动。然后在由传输线LNmn所生成的磁通与在由传输线LNsub所生成的磁通之间发生磁耦合使得每个磁通减弱。其结果是，与图3A所示的情况相反，相当于降低了传输线LNsub中的感抗L。因此，当使用主路径时，可利用磁耦合使得看起来相当于降低了传输线LNsub的长度。
因此，当使用子路径时看起来相当于增加了传输线LNsub的长度并且当使用主路径时看起来相当于降低了传输线LNsub的长度。这可解决上述平衡问题。换句话说，当使用子路径时，传输线LNsub看起来长从而可提供足够的阻抗匹配。另一方面，当使用主路径时，传输线LNsub看起来短从而可降低通过传输线LNsub的功率泄漏。在另一方面，例如当就主路径的特性而言，存在可允许的传输线LNsub的长度的一定裕量时(也就是说，当功率泄漏不会引起实际问题时)，可将传输线LNsub设计成在使用磁耦合时比不使用磁耦合时短。这可降低所需面积。
图4A至4C示出了在使用图2A和2B所示的高频功率放大器设备的子路径期间磁耦合的示例效果。图4A是对这种磁耦合的前提条件进行说明的补充示意图。图4B和4C是用于对验证结果进行说明的图。首先，通过对三种不同情况进行比较来验证磁耦合的效果。更准确地说，对在与图4A所示的相同方向上传送线路中的信号的情况(当执行图3A中所示的操作时)、在与图4A所示的相反方向上传送线路中的信号的情况(当图3A所示的传输线LNsub的输入与输出目的地互换时)以及不是以并行方式来传送线路中的信号的情况(当如图11A至11C所示的构造示例所示不使用磁耦合时)进行比较。
其结果是，如图4B所示已发现与在相反方向上传送线路中的信号或者不是以并行方式来传送线路中的信号时相比当在相同方向上传送线路中的信号时功率附加效率(PAE)更高。参考图4B，在1950MHz的频率和3.4V的电源电压Vcc2下执行该验证。当在相同方向上传送线路中的信号时，与不是以并行方式来传送线路中的信号时相比，可用输出电平(Pout)的范围更宽。因此，与第二级功率放大器电路PA2m相比，可更频繁地使用第二级功率放大器电路PA2s。这可降低功耗。此外，如图4C所示，当试图相对于第二级功率放大器电路PA2s使输出阻抗Zsub匹配时，在相同方向上传送线路中的信号时实现了相对于目标阻抗的阻抗匹配，因为对于传输线LNsub获得了充足量的顺时针旋转。然而，当在相反方向上传送线路中的信号时，很难实现相对于目标阻抗的阻抗匹配，因为旋转量不足。这些发现指示产生了磁耦合的效果。
图5A和5B示出了在使用图2A和2B所示的高频功率放大器设备期间所呈现的各种特性。图5A是用于对功率附加效率(PAE)的特性进行说明的图。图5B是用于对相邻信道泄漏比(ACLR)的特性进行说明的图。参考图5A和5B，将使用图2A和2B所示的示例构造的情况与下述情况进行比较：其中，使用图11A至11C所示的示例构造，同时将传输线LNsub的长度适当地设计成在使用主路径时相同特性存在。如图5A所示，如果在使用主路径期间相同PAE存在，那么在使用子路径期间存在的PAE在使用图2A和2B所示的示例构造时(当在相同方向上传送线路中的信号时)比使用图11A至11C所示的示例构造时(当不是以并行方式来传送线路中的信号时)高。这可降低通话电流并且可降低高频功率放大器设备的功耗。此外，如图5B所示，图2A和2B以及图11A至11C在表示失真量的相邻信道泄漏比(ACLR)方面不是显著不同。将用于在子路径与主路径之间进行切换的输出电平(Pout)设置为在下述范围内尽可能高：在该范围之内图5B所示的失真量符合预定标准并且子路径的PAE保持不饱和。
如上所述，使用根据第一实施例的高频功率放大器设备可典型地降低通话电流。在因为特别需要例如降低通话电流而使用W-CDMA的高频功率放大器设备的假定之下对第一实施例进行了描述。然而，显然的是第一实施例也适用于例如GSM(全球移动通信***)和DCS(数字蜂窝***)的高频功率放大器设备。此外，在使用单频带W-CDMA高频功率放大器模块的假定之下对第一实施例进行了描述。然而，替代的是使图1所示的高频功率放大器芯片HPAIC包括诸如第一级功率放大器电路PA1和第二级功率放大器电路PA2m、PA2s这样的多个功率放大器电路或者使高频功率放大器设备HPAMD包括附加高频功率放大器芯片HPAIC以提供多频带支持。
第二实施例
现在结合基于对第一实施例进行描述的图2A和2B所示的构造示例的示例安装结构对本发明的第二实施例进行描述。图6是与根据第二实施例的高频功率放大器设备有关并且对基于图2A和2B所示的构造示例的示例安装结构进行说明的示意图。图6所示的高频功率放大器设备是通过向图2A和2B所示的构造示例中的高频功率放大器芯片HPAIC与传输线LNmn、LNsub之间的接合处给予特定形式而获得的。不对图6所示的高频功率放大器设备的电路的构造进行详细的描述，因为它与图2A和2B所示相同。
在高频功率放大器芯片HPAIC中，功率放大器电路PA2m的输出与外部端子(电极焊盘)P2m相耦合，而功率放大器电路PA2s的输出与外部端子(电极焊盘)P2s相耦合。在传输线LNmn的一端形成了接合区BAR1。传输线LNsub的一端与接合区BAR1相耦合。在传输线LNsub的另一端形成了接合区BAR2。外部端子P2m通过多个接合线BW1与接合区BAR1相耦合。外部端子P2s通过接合线BW2与接合区BAR2相耦合。外部端子P2m、P2s彼此靠近地被布置，同时接合区BAR1靠近接合区BAR2从而在接合线BW1与接合线BW2之间磁耦合发生。
当在上述构造中使用主路径时(当功率放大器电路PA2m操作时)，如上所述不但在传输线LNmn、LNsub之间发生磁耦合，而且在与上述磁耦合相同的方向上在接合线BW1与接合线BW2之间也发生磁耦合。换句话说，当使用主路径时，磁耦合按照使两侧的磁力减弱的方式在接合线BW1与接合线BW2之间发生。因此，在使用主路径期间在传输线LNsub侧的视在电感与在使用子路径期间(在功率放大器电路PA2s操作期间)传输线LNsub侧的视在电感之间的差大于当使用图2A和2B所示的构造示例时。这可进一步解决上述平衡问题。
第三实施例
现在结合用于对第二实施例进行描述的图6所示的安装结构的修改对本发明的第三实施例进行描述。图7是与根据本发明的第三实施例的高频功率放大器设备有关且对基于图2A和2B所示的构造示例的示例安装结构进行说明的示意图。与图6所示的高频功率放大器设备的情况一样，图7所示的高频功率放大器设备是通过向图2A和2B所示的高频功率放大器芯片HPAIC与传输线LNmn、LNsub之间的接合处给予特定形式而获得的。不对图7所示的高频功率放大器设备的电路构造进行详细的描述，因为它与图2A和2B所示相同。
在高频功率放大器芯片HPAIC中，功率放大器电路PA2m的输出与外部端子(电极焊盘)P2m相耦合，而功率放大器电路PA2s的输出与外部端子(电极焊盘)P2s相耦合。在传输线LNmn的一端形成了接合区BAR1。与图6所示的高频功率放大器设备不同，在传输线LNsub的一端形成了接合区BAR3，并且在另一端形成了接合区BAR2。外部端子P2m通过接合线BW1与接合区BAR1相耦合并且通过接合线BW3进一步与接合区BAR3相耦合。外部端子P2s通过接合线BW2与接合区BAR2相耦合。第三实施例的特征在于传输线LNsub(接合区BAR3)的一端通过接合线BW3与外部端子P2m相耦合而不是与如图6所示的接合区BAR1相耦合。此外，在接合线BW3与BW2之间提供了足够的空间以避免磁耦合。
图8是用于对使用图7所示的安装结构的布线电路板布局的示例进行详细说明的示意图。参考图8，将高频功率放大器芯片HPAIC和控制芯片CTLIC安装在形成高频功率放大器设备HPAMD的布线电路板(PCB)上。此外，在PCB上形成传输线LNmn、LNsub。PCB具有包括例如陶瓷电介质层和铜(Cu)布线层的多层结构。通过利用布线层形成传输线LNmn、LNsub。传输线LNmn的布线宽度比传输线LNsub大。在一定区域中传输线LNmn、LNsub彼此靠近并且平行。平行部分的长度是1mm或更小。在平行部分中，传输线LNmn、LNsub之间的空间是大约0.1mm。降低高频功率放大器设备HPAMD的尺寸使得其每侧的长度是几毫米。在这种情况下，如前所述，很难使用λ/4短截线布线等等。
如上所述，当在使用图7和8所示的构造示例期间传输线LNsub的一端(接合区BAR3)通过接合线BW3与电极焊盘P2m相耦合时，可使在使用主路径期间的功率损耗低于在耦合目的地是接合区BAR1时。换句话说，电极焊盘P2m侧的阻抗低于接合区BAR1侧，因为功率放大器电路PA2m的输出阻抗例如是几欧姆并且通过传输线LNmn等等被转换成例如50欧姆的阻抗。当使用主路径时，传输线LNsub侧被认为是高阻抗电路。然而，当高阻抗电路与较低阻抗部相耦合时，由于阻抗比，所以向高阻抗电路侧的功率泄漏量小。因此，当传输线LNsub的一端与电极焊盘P2m侧相耦合时，在传输线LNmn、LNsub之间产生上述磁耦合效果的同时可降低高频功率放大器设备的功耗。
图7和8所示的构造示例不使用图6所示的接合线BW1、BW2之间的磁耦合。然而，在一些情况下，可采用下述替代构造，其中，接合线BW1、BW2彼此靠近地被布置以便附加地使用接合线BW1、BW2之间的磁耦合。然而，在这种情况下，与图6所示的情况不同，例如必须适当地确定传输线LNsub的路线。因此，从例如容易降低尺寸及阻抗匹配的观点来看，优选的是使用图7和8所示的构造示例。
第四实施例
在结合先前实施例所述的示例构造中，通过选择第二级功率放大器电路PA2m、PA2s可使两个不同操作模式(低至中输出电平以及高输出电平)可用。可将这些示例构造扩大到三个或更多不同操作模式(例如，低输出电平、中输出电平以及高输出电平)是可用的这样的示例构造。现在结合高频功率放大器设备提供三个不同操作模式的示例构造来对本发明的第四实施例进行描述。图9是与根据本发明的第四实施例的高频功率放大器设备有关且对包括图1所示的第二级功率放大器电路PA2m、PA2s的相关部分的示例构造进行详细说明的电路图。
如图9所示，第二级功率放大器电路PA2m、PA2s的每一个通常包括发射极、基极以及集电极共同耦合的多个单位晶体管。每个单位晶体管被称作叉指(finger)等等。因此可以说这些功率放大器电路的每一个具有多指结构等等。为了支持三个不同操作模式，功率放大器电路PA2m或功率放大器电路PA2s将多指结构分成两组从而可独立地将基极偏置电压提供给各组。
更具体地，功率放大器电路PA2m或功率放大器电路PA2s包括发射极和集电极共同耦合的2×n个异质结双极晶体管(单位晶体管)Q2a[1]-Q2a[n]、Q2b[1]-Q2b[n]。基极与晶体管Q2a[1]-Q2a[n]共同耦合。通过图1所示的控制芯片CTLIC将偏置电流IBS2a提供给这些晶体管。类似地，基极与晶体管Q2b[1]-Q2b[n]共同耦合。通过图1所示的控制芯片CTLIC将偏置电流IBS2b提供给这些晶体管。根据模式设置信号Vmode′对是否提供偏置电流IBS2a、IBS2b进行独立地控制。例如通过将1比特添加到先前所述的具有两个信息的模式设置信号Vmode(1比特)上，使模式设置信号Vmode′具备三值信息。
例如，如果功率放大器电路PA2m与功率放大器电路PA2s之间的尺寸比(叉指的数目比)是4∶1，那么当将功率放大器电路PA2m分成两组时可实现PA2m(两个组被激活)∶PA2m(一个组被激活)∶PA2s的尺寸比＝4∶2∶1。尺寸值4、2和1被认为分别与高输出电平、中输出电平和低输出电平操作模式相对应。选择性地使用这些尺寸可降低通话电流并且在保持传输线LNmn、LNsub之间的磁耦合的上述效果的同时可降低高频功率放大器设备的功耗。这还防止高频功率放大器设备的尺寸增大。同时，如果采用用于通过添加另一功率放大器电路来实现三个不同操作模式的方案作为比较示例，那么由于例如布线电路板上的端子以及线路数目增加而不能降低高频功率放大器设备的尺寸。另外，需要精巧地设计出用于实现上述磁耦合的适当方法。虽然结合提供三个不同操作模式的示例构造已对第四实施例进行了描述，但是同样通过将功率放大器电路PA2s分成两个组还可实现四个不同操作模式。
虽然就优选实施例而言已对发明人可预想到的本发明进行了描述，但是应当理解本发明并不局限于那些优选实施例，而是可扩大到仍然属于所附权利要求的范围之内的各种修改。
根据本发明的实施例的高频功率放大器设备是有用的，尤其是当其应用于W-CDMA或者TDS-CDMA移动电话的功率发射机时。然而，其还可应用于GSM、DCS、LTE(长期演进)以及基于各种标准的其他移动电话。此外，其不但可应用于移动电话，而且可广泛地应用于应被优选地提供多个输出功率模式且由于例如其电池驱动能力而具有低功耗的各种无线设备。

Claims (18)

1.一种高频功率放大器设备，包括：
第一功率放大器电路，所述第一功率放大器电路对第一输入信号进行放大；
第二功率放大器电路，所述第二功率放大器电路对所述第一输入信号进行放大；
第一传输线，所述第一传输线在一端与所述第一功率放大器电路的输出节点相耦合；
第一电容，所述第一电容与所述第一传输线的另一端相耦合；
第二传输线，所述第二传输线在一端与所述第一功率放大器电路的输出节点相耦合并且在另一端与所述第二功率放大器电路的输出节点相耦合；
第二电容和晶体管开关，所述第二电容和晶体管开关被串联布置在所述第二功率放大器电路的输出节点与接地电源电压之间；以及
控制电路，所述控制电路根据模式设置信号激活所述第一功率放大器电路或所述第二功率放大器电路、当所述第一功率放大器电路被激活时驱动所述晶体管开关使其断开并且当所述第二功率放大器电路被激活时驱动所述晶体管开关使其导通，
其中所述第一和第二传输线包括靠近所述第一和第二传输线以引起磁耦合的磁耦合区域，并且
其中，在所述磁耦合区域中，布置所述第一和第二传输线使得源自所述第一功率放大器电路的输出节点侧的所述第一传输线在与源自所述第二功率放大器电路的输出节点侧的所述第二传输线相同的方向上延伸。
2.根据权利要求1所述的高频功率放大器设备，
其中所述第一功率放大器电路包括对所述第一输入信号进行放大的第一晶体管，并且
其中所述第二功率放大器电路包括第二晶体管，所述第二晶体管对所述第一输入信号进行放大并且尺寸比所述第一晶体管小。
3.根据权利要求2所述的高频功率放大器设备，
其中所述第一和第二晶体管是双极晶体管，并且
其中所述晶体管开关是MIS晶体管。
4.根据权利要求3所述的高频功率放大器设备，
其中在第一半导体芯片上形成所述第一和第二功率放大器电路和所述第二电容，并且
其中在第二半导体芯片上形成所述晶体管开关和所述控制电路。
5.根据权利要求2所述的高频功率放大器设备，
其中所述第一晶体管或所述第二晶体管包括并联耦合的第三晶体管和第四晶体管，并且
其中所述控制电路进一步根据所述模式设置信号对所述第三和第四晶体管的激活和去激活进行独立控制。
6.一种高频功率放大器设备，包括：
第一传输线，所述第一传输线被布置在第一节点与第二节点之间；
第二传输线，所述第二传输线被布置在第三节点与第四节点之间；
第一功率放大器电路，所述第一功率放大器电路对第一输入信号进行放大并且将放大的信号输出到所述第一节点；
第二功率放大器电路，所述第二功率放大器电路对所述第一输入信号进行放大并且将放大的信号输出到所述第三节点；
晶体管开关，所述晶体管开关在被控制为导通时将阻抗匹配元件与所述第三节点相耦合，并且在被控制为断开时释放所述第三节点；以及
控制电路，所述控制电路根据模式设置信号激活所述第一功率放大器电路或所述第二功率放大器电路、当所述第一功率放大器电路被激活时驱动所述晶体管开关使其断开并且当所述第二功率放大器电路被激活时驱动所述晶体管开关使其导通，
其中按照下述方式来布置所述第一和第二传输线，所述方式即，当所述第一功率放大器电路被激活时磁耦合发生以减弱每个传输线的磁力并且当所述第二功率放大器电路被激活时磁耦合发生以加强每个传输线的磁力。
7.根据权利要求6所述的高频功率放大器设备，
其中所述第一功率放大器电路包括对所述第一输入信号进行放大的第一晶体管，并且
其中所述第二功率放大器电路包括第二晶体管，所述第二晶体管对所述第一输入信号进行放大并且尺寸比所述第一晶体管小。
8.根据权利要求7所述的高频功率放大器设备，
其中所述阻抗匹配元件是电容元件，并且
其中所述电容元件和所述晶体管开关串联耦合在所述第三节点与接地电源电压之间。
9.根据权利要求8所述的高频功率放大器设备，
其中在第一半导体芯片上形成所述第一和第二功率放大器电路和所述阻抗匹配元件，并且
其中在第二半导体芯片上形成所述晶体管开关和所述控制电路。
10.根据权利要求7所述的高频功率放大器设备，
其中所述第一和第二晶体管是双极晶体管，并且
其中所述晶体管开关是MIS晶体管。
11.根据权利要求7所述的高频功率放大器设备，
其中所述第一晶体管或所述第二晶体管包括并联耦合的第三晶体管和第四晶体管，并且
其中所述控制电路进一步根据所述模式设置信号对所述第三和第四晶体管的激活和去激活进行独立控制。
12.一种高频功率放大器设备，包括：
布线电路板；
安装在所述布线电路板上的一个或多个半导体芯片；
第一传输线，所述第一传输线由所述布线电路板上的布线层形成并且被布置在第一节点与第二节点之间；
第二传输线，所述第二传输线由所述布线电路板上的布线层形成并且被布置在第三节点与第四节点之间；以及
第一接合线和第二接合线，
其中所述一个或多个半导体芯片的每一个包括：
第一功率放大器电路，所述第一功率放大器电路对第一输入信号进行放大并且将放大的信号输出到第一焊盘；
第二功率放大器电路，所述第二功率放大器电路对所述第一输入信号进行放大并且将放大的信号输出到第二焊盘；
晶体管开关，所述晶体管开关在被控制为导通时将阻抗匹配元件与所述第二焊盘相耦合，并且在被控制为断开时释放所述第二焊盘；以及
控制电路，所述控制电路根据模式设置信号激活所述第一功率放大器电路或所述第二功率放大器电路、当所述第一功率放大器电路被激活时驱动所述晶体管开关使其断开并且当所述第二功率放大器电路被激活时驱动所述晶体管开关使其导通，
其中所述第一接合线将所述第一焊盘与所述第一节点相耦合，
其中所述第二接合线将所述第二焊盘与所述第三节点相耦合，
其中所述第四节点与所述第一焊盘或所述第一节点相耦合，并且
其中所述第一和第二传输线包括靠近所述第一和第二传输线以引起磁耦合的磁耦合区域，并且所述第一和第二传输线被布置在所述磁耦合区域中使得源自所述第一功率放大器电路的输出节点侧的所述第一传输线在与源自所述第二功率放大器电路的输出节点侧的所述第二传输线相同的方向上延伸。
13.根据权利要求12所述的高频功率放大器设备，
其中所述第一功率放大器电路包括对所述第一输入信号进行放大的第一晶体管，并且
其中所述第二功率放大器电路包括第二晶体管，所述第二晶体管对所述第一输入信号进行放大并且尺寸比所述第一晶体管小。
14.根据权利要求13所述的高频功率放大器设备，其中所述第一接合线和所述第二接合线被彼此靠近地布置以便引起磁耦合。
15.根据权利要求13所述的高频功率放大器设备，进一步包括：
第三接合线，
其中所述第三接合线将所述第一焊盘与所述第四节点相耦合。
16.根据权利要求13所述的高频功率放大器设备，
其中所述阻抗匹配元件是电容元件，并且
其中所述电容元件和所述晶体管开关串联耦合在所述第二焊盘与接地电源电压之间。
17.根据权利要求16所述的高频功率放大器设备，
其中在第一半导体芯片上形成所述第一和第二功率放大器电路以及所述电容元件，
其中在第二半导体芯片上形成所述晶体管开关和所述控制电路，
其中所述第一和第二晶体管是双极晶体管，并且
其中所述晶体管开关是MIS晶体管。
18.根据权利要求13所述的高频功率放大器设备，
其中所述第一晶体管或所述第二晶体管包括并联耦合的第三晶体管和第四晶体管，并且
其中所述控制电路进一步根据所述模式设置信号对所述第三和第四晶体管的激活和去激活进行独立控制。
CN201110421051.8A 2010-12-16 2011-12-15 高频功率放大器设备 Expired - Fee Related CN102570998B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010280296A JP5620804B2 (ja) 2010-12-16 2010-12-16 高周波電力増幅装置
JP2010-280296 2010-12-16

Publications (2)

Publication Number Publication Date
CN102570998A true CN102570998A (zh) 2012-07-11
CN102570998B CN102570998B (zh) 2016-12-14

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797200A (zh) * 2014-08-01 2017-05-31 高通股份有限公司 多模集成功率放大器
CN107026159A (zh) * 2015-12-14 2017-08-08 株式会社村田制作所 功率放大电路
CN111164886A (zh) * 2017-10-03 2020-05-15 克里公司 具有环路稳定性的节点***的晶体管放大器及其相关方法
CN111865337A (zh) * 2019-04-03 2020-10-30 株式会社村田制作所 高频模块和通信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2103221U (zh) * 1991-09-11 1992-04-29 北京广播器材厂 宽带耦合谐振腔式大功率放大器
US20020082045A1 (en) * 2000-10-26 2002-06-27 Toru Fujioka Mobile telephone apparatus
US20060028269A1 (en) * 2004-08-06 2006-02-09 Chen Pin-Fan Power amplifier with switchable load
CN1960172A (zh) * 2005-11-03 2007-05-09 源景电子股份有限公司 无滤波电路d类功率放大器
CN101064521A (zh) * 2006-04-26 2007-10-31 日立金属株式会社 高频电路、高频部件以及通信装置
US20100127780A1 (en) * 2008-11-25 2010-05-27 Samsung Electro-Mechanics Company Power amplifiers with discrete power control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2103221U (zh) * 1991-09-11 1992-04-29 北京广播器材厂 宽带耦合谐振腔式大功率放大器
US20020082045A1 (en) * 2000-10-26 2002-06-27 Toru Fujioka Mobile telephone apparatus
US20060028269A1 (en) * 2004-08-06 2006-02-09 Chen Pin-Fan Power amplifier with switchable load
CN1960172A (zh) * 2005-11-03 2007-05-09 源景电子股份有限公司 无滤波电路d类功率放大器
CN101064521A (zh) * 2006-04-26 2007-10-31 日立金属株式会社 高频电路、高频部件以及通信装置
US20100127780A1 (en) * 2008-11-25 2010-05-27 Samsung Electro-Mechanics Company Power amplifiers with discrete power control

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GANG LIU, PETER HALDI, TSU-JAE KING LIU,ALI M. NIKNEJAD: "Fully Integrated CMOS Power Amplifier With Efficiency Enhancement at Power Back-Off", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 43, no. 3, 31 March 2008 (2008-03-31), pages 600 - 609, XP011204870 *
ICHIRO AOKI,SCOTT D. KEE, DAVID B. RUTLEDGE，ALI HAJIMIRI: "Fully Integrated CMOS Power Amplifier Design Using the Distributed Active-Transformer Architecture", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 37, no. 3, 31 March 2002 (2002-03-31), pages 371 - 383, XP011061700 *
元增民: "磁耦合基本共射放大器工作点及极限参数的分析计算", 《长沙大学学报》, vol. 22, no. 2, 31 March 2008 (2008-03-31), pages 14 - 17 *
冯燕仿，陈伟健，李国雄，黄国钿，曾华清: "基于螺旋天线的无线能量传输***的设计", 《大众科技》, no. 8, 31 December 2009 (2009-12-31) *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797200A (zh) * 2014-08-01 2017-05-31 高通股份有限公司 多模集成功率放大器
CN107026159A (zh) * 2015-12-14 2017-08-08 株式会社村田制作所 功率放大电路
CN107026159B (zh) * 2015-12-14 2020-11-03 株式会社村田制作所 功率放大电路
CN111164886A (zh) * 2017-10-03 2020-05-15 克里公司 具有环路稳定性的节点***的晶体管放大器及其相关方法
CN111164886B (zh) * 2017-10-03 2023-08-01 沃孚半导体公司 具有环路稳定性的节点***的晶体管放大器及其相关方法
CN111865337A (zh) * 2019-04-03 2020-10-30 株式会社村田制作所 高频模块和通信装置
CN111865337B (zh) * 2019-04-03 2021-12-31 株式会社村田制作所 高频模块和通信装置

Also Published As

Publication number Publication date
EP2466748A1 (en) 2012-06-20
US8564366B2 (en) 2013-10-22
US20120154043A1 (en) 2012-06-21
JP2012129844A (ja) 2012-07-05
JP5620804B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
US8564366B2 (en) High-frequency power amplifier device
US7315205B2 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
US7679438B2 (en) High frequency circuit, semiconductor device, and high frequency power amplification device
CN104011998B (zh) 用于功率放大器的装置和方法
CN105409116B (zh) 具有可配置的相互耦合的源极退化电感器的放大器
CN102403990B (zh) 射频模块
CN101252352B (zh) 半导体集成电路器件及高频功率放大器模块
Lee et al. A charging acceleration technique for highly efficient cascode class-E CMOS power amplifiers
JP2006333060A (ja) 高周波電力増幅及びそれを用いた無線通信装置
CN104733809A (zh) 开关电路和半导体模块
JP2003174335A (ja) 増幅器
US7408405B2 (en) High-frequency power amplifier module
Lee et al. A quasi-four-pair class-E CMOS RF power amplifier with an integrated passive device transformer
US8279010B2 (en) Radio frequency power amplifier
EP1612932A1 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
US7548732B2 (en) Power amplifier arrangement having two or more antenna coupling respective amplifiers to a supply potential
CN102570998B (zh) 高频功率放大器设备
Hoffmann et al. A 4 GHz Digital Class-E Outphasing PA
JP2005244862A (ja) バイパススイッチなしでバイアス変調オプションを有する複数電力モード用電力増幅器
US20240195368A1 (en) Rf front-end chip, rf switch module, and rf communication device
JP5234996B2 (ja) バイパススイッチなしでバイアス変調オプションを有する複数電力モード用電力増幅器
JP2006005811A (ja) 高周波集積回路
Lee et al. Class-E CMOS PAs for GSM Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161214

Termination date: 20181215

CF01 Termination of patent right due to non-payment of annual fee