CN102569240A - 双排焊盘布局结构 - Google Patents

双排焊盘布局结构 Download PDF

Info

Publication number
CN102569240A
CN102569240A CN2012100489983A CN201210048998A CN102569240A CN 102569240 A CN102569240 A CN 102569240A CN 2012100489983 A CN2012100489983 A CN 2012100489983A CN 201210048998 A CN201210048998 A CN 201210048998A CN 102569240 A CN102569240 A CN 102569240A
Authority
CN
China
Prior art keywords
pad
input
output control
loop wire
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100489983A
Other languages
English (en)
Inventor
保罗·格兰德维兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Pixcir Microelectronics Co Ltd
Original Assignee
Suzhou Pixcir Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Pixcir Microelectronics Co Ltd filed Critical Suzhou Pixcir Microelectronics Co Ltd
Priority to CN2012100489983A priority Critical patent/CN102569240A/zh
Publication of CN102569240A publication Critical patent/CN102569240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种双排焊盘布局结构 ， 首先涉及一种芯片，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域 ， 所述核区内设有核功能模块，所述焊盘环线区域分为内焊盘环线区域和外焊盘环线区域以及输入输出控制逻辑线路，所述内焊盘环线区域和外焊盘环线区域均包括封装引线焊盘和焊盘驱动线路，所述内焊盘环线区域和外焊盘环线区域分别布设在所述输入输出控制逻辑线路的两侧。 本发明所述的双排焊盘布局结构，整个线路较为简单，而且控制线路总线较少；再者，对于高电压应用来说，即使不需要在其电路内部设置电平转移装置，也能实现焊盘布局结构中的最小布图。

Description

双排焊盘布局结构
技术领域
本发明涉及一种焊盘的布局结构，尤其是一种双排焊盘的布局结构。
背景技术
在许多芯片***连接的设计中一般涉及焊盘布局结构，这些布局结构一般由焊盘和驱动线路组成，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，按照这种方式设计的焊盘结构，可以在焊盘结构较大情况下承受静电释放装置（由于要包含静电释放装置，所以通常要求焊盘结构会比较大）。由于若设置多个焊盘单元需占用芯片上大量的区域，因此在芯片设计中一般需要一个较小的焊盘间隙。对于具有高引脚数目的芯片，至少一定的焊盘间隙可以导致在引脚数目一定的情况下将焊盘布设在至少一定的芯片区域内，在这种情况下，请参考图1所述目前常见的单排焊盘的布局结构，图1仅显示了位于所述核区一侧的焊盘环线区域的布局结构，所述芯片的最终面积会受限于焊盘的大小。为了提高芯片核的面积利用率，减少内部无用空间的浪费，芯片面积最好由芯片中的核所决定。
如果一个芯片的焊盘成单排布局时，这将造成在核区域内存在较多的冗余面积，如图1所示，由此如果将焊盘区域呈双排布局时，如图2所示，将大大减少冗余面积，提高了核利用率。这种布局结构对于显示的驱动电极而言是常见的，即所述焊盘环线直接与芯片上的核功能模块相连接，从而用于传递信号。现有两排的焊盘布局结构中，每一排的焊盘在它们的位置上都是交错排列的，由此当在芯片的一边增加焊盘的数目时，就能够以可接受的焊盘间隙而进行整体布局。
上述双排布局中，所述焊盘布局的结构虽然产生了优点，但是还是存在很多问题，比如整个线路较复杂，控制信号总线较大；再者，对于高电压应用来说，需要在焊盘线路内部设置电平转移电路，因为高压布局要求同样类型的晶体管将布局在一起，所以在N型和P型晶体管之间的信号线数目将变得很大，这导致所述焊盘线路布图中需要有最小的宽度。如果采用最小宽度，对应具有多个引脚数目来说，常见的解决方式是制造狭长的焊盘线路模块，那么使焊盘之间像之前论述的相互交错就不再可能。
因此，在需要满足具有多焊盘引脚数目，同时节省芯片面积的情况下，提出一种优化焊盘布局结构及相关的逻辑模块布局的新型双排焊盘布局结构更显得尤为重要。
发明内容
本发明实际所要解决的技术问题是如何满足多焊盘引脚数目，同时节省芯片面积，更有利于高压应用中的信号线布局，据此提供一种新型的双排焊盘布局结构。
为了实现本发明的上述目的，本发明提供了一种双排焊盘布局结构，首先涉及一种芯片，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，所述核区内设有核功能模块，所述焊盘环线区域分为内焊盘环线区域和外焊盘环线区域以及输入输出控制逻辑线路，所述内焊盘环线区域和外焊盘环线区域均包括封装引线焊盘和焊盘驱动线路，所述内焊盘环线区域和外焊盘环线区域分别布设在所述输入输出控制逻辑线路的两侧。
本发明所述的双排焊盘布局结构，整个线路较为简单，而且控制线路总线较少；再者，对于高电压应用来说，即使不需要在其电路内部设置电平转移装置，也能实现焊盘布局结构中的最小布图，同时也保证了具有多个焊盘引脚数目情况下节省芯片中所述焊盘占用的空间。
附图说明
图1是现有单排焊盘的布局结构；
图2是现有双排焊盘的布局结构；
图3是根据本发明所述双排焊盘的布局结构。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
请参考图3所示，本发明所述的双排焊盘布局结构，首先涉及一种芯片，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，所述核区内设有核功能模块，且所述核功能模块中包括输入输出控制逻辑线路；所述焊盘环线区域包括焊盘和焊盘线路以及输入输出控制逻辑线路。本发明中，所述焊盘在是指封装引线焊盘，所述焊盘线路是指焊盘驱动线路，所述焊盘与焊盘线路通过导线连接用于传递信号；所述焊盘环线区域分为内焊盘环线区域和外焊盘环线区域，且所述内焊盘环线区域和外焊盘环线区域分别布设在所述输入输出控制逻辑线路的两侧。
本发明所述的双排焊盘布局中，所述核功能模块控制所述输入输出控制逻辑线路，且所述输入输出控制逻辑线路从所述核功能模块控制中分离且位于所述核功能模块的***。所述输入输出控制逻辑线路位于所述内焊盘环线区域与外焊盘环线区域之间，且所述输入输出控制逻辑线路位于双排焊盘布局结构的中心，所述内焊盘环线区域中的焊盘驱动线路与外焊盘环线区域中的焊盘驱动线路相互对称。其中外焊盘环线区域中，所述焊盘先与焊盘线路连接，然后焊盘线路再与输入输出控制逻辑线路连接；而内焊盘环线区域中，所述焊盘也是先与焊盘线路连接，然后焊盘线路再与输入输出控制逻辑线路连接，上述布局方式导致内、外焊盘环线区域与所述输入输出控制逻辑线路呈对称结构。所述输入输出控制逻辑线路直接连接到所述核功能模块上。
在上述布局结构中，其仅显示了位于所述核区一侧的焊盘环线区域的布局结构，根据设计需要，也可以将所述双层焊盘布局设置在所述核区的四个周围。所述焊盘被固定在所述以输入输出控制逻辑线路为对称结构的内、外焊盘环线区域中，为了减少控制信号的数量，所有用于直接与焊盘线路通讯的逻辑被置于输入输出逻辑线路中，以最少化输入输出控制线路和核功能模块的通讯走线；所述焊盘的位置和距离可以调整，以使信号线走线更为合理。为了节省整个焊盘结构的区域，所述焊盘被固定在所述焊盘线路立体空间的正上方。
本发明所述的双排焊盘布局结构中，所涉及的线路较为简单，而且控制线路总线较少；再者，对于高电压应用带来的较多信号线走线来说，即使不需要在其电路内部设置电平转移装置，也能实现焊盘布局结构中的最小布图，同时也保证了在具有多个焊盘引脚数目情况下，最大程度地减少受焊盘布局造成的核面积冗余，有效地提高核的利用率，最小化最终的芯片面积。

Claims (10)

1.一种双排焊盘布局结构，首先涉及一种芯片，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，所述核区内设有核功能模块，所述焊盘环线区域分为内焊盘环线区域和外焊盘环线区域以及输入输出控制逻辑线路，所述内焊盘环线区域和外焊盘环线区域均包括封装引线焊盘和焊盘驱动线路，其特征在于：所述内焊盘环线区域和外焊盘环线区域分别布设在所述输入输出控制逻辑线路的两侧。
2.如权利要求1所述的双排焊盘布局结构，其特征在于：所述输入输出控制逻辑线路位于所述内焊盘环线区域与外焊盘环线区域之间。
3.如权利要求1所述的双排焊盘布局结构，其特征在于：所述内焊盘环线区域中的焊盘驱动线路与外焊盘环线区域中的焊盘驱动线路相互对称。
4.如权利要求1或3所述的双排焊盘布局结构，其特征在于：所述输入输出控制逻辑线路分别连接所述内焊盘环线区域和外焊盘环线区域。
5.如权利要求1或3所述的双排焊盘布局结构，其特征在于：所述核功能模块控制所述输入输出控制逻辑线路，且所述输入输出控制逻辑线路从所述核功能模块控制中分离且位于所述核功能模块的***。
6.如权利要求1或3所述的双排焊盘布局结构，其特征在于：所述内焊盘环线区域与外焊盘环线区域中，所述焊盘驱动线路均连接所述输入输出控制逻辑线路。
7.如权利要求1或3所述的双排焊盘布局结构，其特征在于：所述输入输出控制逻辑线路位于内焊盘环线区域的外侧。
8.如权利要求1所述的双排焊盘布局结构，其特征在于：所述输入输出控制逻辑线路直接连接到所述核功能模块上。
9.如权利要求1所述的双排焊盘布局结构，其特征在于：所述焊盘环线区域中，所述内焊盘环线区域与外焊盘环线区域中的封装引线焊盘和焊盘驱动线路连接后再连接到所述输入输出控制逻辑线路上。
10.如权利要求1所述的双排焊盘布局结构，其特征在于：所述封装引线焊盘的位置和距离可以调整。
CN2012100489983A 2012-02-29 2012-02-29 双排焊盘布局结构 Pending CN102569240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100489983A CN102569240A (zh) 2012-02-29 2012-02-29 双排焊盘布局结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100489983A CN102569240A (zh) 2012-02-29 2012-02-29 双排焊盘布局结构

Publications (1)

Publication Number Publication Date
CN102569240A true CN102569240A (zh) 2012-07-11

Family

ID=46414286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100489983A Pending CN102569240A (zh) 2012-02-29 2012-02-29 双排焊盘布局结构

Country Status (1)

Country Link
CN (1) CN102569240A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232120A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
TW495940B (en) * 2001-07-20 2002-07-21 Via Tech Inc Method for forming a grid array packaged integrated circuit
EP1391927A2 (en) * 2002-08-21 2004-02-25 Broadcom Corporation Concentric bonding pad arrangement on an integrated circuit
CN101179071A (zh) * 2006-11-09 2008-05-14 松下电器产业株式会社 半导体集成电路及多芯片模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232120A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
TW495940B (en) * 2001-07-20 2002-07-21 Via Tech Inc Method for forming a grid array packaged integrated circuit
EP1391927A2 (en) * 2002-08-21 2004-02-25 Broadcom Corporation Concentric bonding pad arrangement on an integrated circuit
CN101179071A (zh) * 2006-11-09 2008-05-14 松下电器产业株式会社 半导体集成电路及多芯片模块

Similar Documents

Publication Publication Date Title
CN109643704A (zh) 用于管理多芯片封装上的专用功率门控的方法和设备
US8724417B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
US6721933B2 (en) Input/output cell placement method and semiconductor device
KR101937951B1 (ko) 반도체 집적회로 및 그의 구동방법
US10446492B2 (en) Semiconductor integrated circuit device
JP2012134380A (ja) 半導体装置
US20140048947A1 (en) System package
US9401717B2 (en) Flexible, space-efficient I/O circuitry for integrated circuits
JPH05308136A (ja) マスタスライス集積回路
CN112204735A (zh) 用于选择性外合的电力岛分段
US8736301B2 (en) System on chip and control module therefor
CN102569240A (zh) 双排焊盘布局结构
US20110278743A1 (en) Layout structure and version control circuit for integrated circuits
JP2013065870A (ja) 半導体装置
US20230100633A1 (en) Storage device and manufacturing method thereof
CN102945823B (zh) 一种减小堆叠芯片上互连输入输出管脚面积的方法
KR100359591B1 (ko) 반도체 장치
US20080116572A1 (en) Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof
US20140252606A1 (en) Integrated circuit, multicore processor apparatus, and method for manufacturing integrated circuit
JP2018101736A (ja) 半導体装置
CN103531580A (zh) 芯片封装结构
CN113743047B (zh) 一种芯片
CN103985413A (zh) 半导体芯片
US11599484B2 (en) Semiconductor device having plural signal buses for multiple purposes
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711