CN102547331A - 立体图像显示器及其驱动方法 - Google Patents
立体图像显示器及其驱动方法 Download PDFInfo
- Publication number
- CN102547331A CN102547331A CN2011103293212A CN201110329321A CN102547331A CN 102547331 A CN102547331 A CN 102547331A CN 2011103293212 A CN2011103293212 A CN 2011103293212A CN 201110329321 A CN201110329321 A CN 201110329321A CN 102547331 A CN102547331 A CN 102547331A
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- grid
- level
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
- H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/398—Synchronisation thereof; Control thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
公开一种立体图像显示器及其驱动方法。立体图像显示器包括:数据显示单元,包括第一扫描晶体管,其在2D模式中响应第(2n-1)条栅极线的栅极脉冲向像素电极提供2D数据电压,在3D模式中响应栅极脉冲提供3D数据电压,n是自然数;有源黑条单元,包括第二和第三晶体管,第二晶体管在2D模式中响应第(2n-1)条栅极线的栅极脉冲向像素电极提供2D数据电压并在3D模式中响应栅极脉冲提供3D数据电压,第三晶体管在2D模式中响应第(2n)条栅极线的低逻辑电平电压而截止并在3D模式中响应栅极脉冲而将公共电压提供给像素电极;及移位寄存器,包括分别顺序地向第(2n-1)和第(2n)条栅极线提供栅极脉冲的A级和B级。
Description
本申请要求于2010年12月24日提交的韩国专利申请No.10-2010-0134535的优先权,在此为了所有的目的将其全部内容引入作为参考,如同在本文中完全阐述一样。
技术领域
本发明的多个实施方式涉及一种立体图像显示器及其驱动方法。
背景技术
立体图像显示器利用立体技术或自动立体技术来实现三维(3D)图像。立体技术利用了用户左、右眼之间的具有较强立体效果的视差图像,其可以包括眼镜型方法和非眼镜型方法。在眼镜型方法中,通过利用偏振眼镜改变左、右眼之间视差图像的偏振方向而在直视显示器或投影仪上实现立体图像。可选择的是,通过利用液晶快门眼镜以时分方式显示左、右眼之间的视差图像而在直视显示器或投影仪上实现立体图像。在非眼镜型方法中,通常在显示屏的前面或后面安装用于将左、右眼之间的视差图像的光轴分开的光学部件,如视差屏障和双凸透镜,从而实现立体图像。
图1示出相关技术的图案化延迟器型立体图像显示器。如图1中所示,图案化延迟器型立体图像显示器利用布置于显示板3上的图案化延迟器5的偏振特性以及用户佩戴的偏振眼镜6的偏振特性来实现3D图像。图案化延迟器型立体图像显示器在显示面板3的相邻行上显示左眼图像L和右眼图像R,并且通过图案化延迟器5来切换入射在偏振眼镜6上的光的偏振特性。图案化延迟器型立体图像显示器允许左眼图像L的偏振特性与右眼图像R的偏振特性不同并且在空间上划分用户看到的左眼图像L和右眼图像R,由此实现3D图像。在图1中,附图标记1表示向显示面板3提供光的背光单元,附图标记2和4表示偏振膜,其分别附接于显示面板3的上基板和下基板上以便选择线性偏振。
在图1所示的图案化延迟器型立体图像显示器中,由于垂直视角的位置处产生串扰,使3D图像的可见性降低。用户的左眼必须仅透射左眼图像L的光并且用户的右眼必须仅透射右眼图像R的光,从而使用户能够充分地体验3D图像的立体感。然而,当左眼图像L的光和右眼图像R的光均入射在用户的左眼和右眼上时,用户通过其左眼或右眼都能看到左眼图像L的光和右眼图像R的光,从而感觉到串扰。当用户不观看显示面板3的前部的3D图像而是向下或向上看3D图像时,在等于或大于预定角度的垂直视角处产生串扰。因此,相关技术的图案化延迟器型立体图像显示器具有使用户能够在没有串扰的情况下观看3D图像的非常窄的垂直视角。
因此,如图2中所示,日本特开No.2002-185983公开了一种通过在图案化延迟器5中形成黑条BS来拓宽立体图像显示器的垂直视角的方法。当用户在远离立体图像显示器一段预定距离D的位置处观看立体图像显示器时,理论上不会产生串扰的垂直视角α取决于显示面板3的黑矩阵BM的尺寸、图案化延迟器5的黑条BS的尺寸、以及显示面板3与图案化延迟器5之间的距离S。当黑矩阵BM的尺寸和黑条BS的尺寸增大并且当显示面板3与图案化延迟器5之间的距离S减小时,垂直视角α变宽。
然而,包括形成在图案化延迟器5中的黑条BS的立体图像显示器的亮度由于这些黑条BS而比仅显示二维(2D)图像的现有显示设备的亮度低得多。此外,包括形成在图案化延迟器5中的黑条BS的立体图像显示器在将图案化延迟器5附接到显示面板3时需要精确对准。当图案化延迟器5未被精确地对准时,不能顺利地执行黑条BS的操作。因此,用户可能通过其右眼观看到左眼图像,或者可能通过其左眼观看到右眼图像。结果,用户可能感觉到串扰。
发明内容
因此,提出了一种利用有源黑条来控制显示面板的像素的技术,以便解决在日本特开No.2002-185983中公开的立体图像显示器的问题。
本发明涉及一种立体图像显示器及其驱动方法。本发明的一个目的在于提供一种能够防止晶体管的栅极偏置应力的立体图像显示器及其驱动方法,所述晶体管的栅极连接到级(stage)的Q节点。
本发明附加的优点、目的和特点将在随后的描述中部分地进行阐述,并且根据对下文的研究,这些优点、目的和特点在某种程度上对于所属领域技术人员而言是显而易见的,或者可以通过实践本发明而获悉。本发明的这些目的和其他优点可以通过文字描述及其权利要求书以及附图中具体指出的结构来实现和获得。
为了实现这些目的和其他优点,依照根据本发明一个方面的目的,提供一种立体图像显示器,包括:数据显示单元,该数据显示单元包括第一扫描晶体管,该第一扫描晶体管在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向像素电极提供数据线的2D数据电压,并且在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述像素电极提供所述数据线的3D数据电压,其中n是自然数;有源黑条单元,该有源黑条单元包括第二晶体管和第三晶体管,该第二晶体管在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述像素电极提供所述数据线的2D数据电压并且在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述像素电极提供所述数据线的3D数据电压,该第三晶体管在2D模式中响应于第(2n)条栅极线的低逻辑电平电压而截止并且在3D模式中响应于第(2n)条栅极线的栅极脉冲而将共同施加于公共电极的公共电压提供给所述像素电极;以及移位寄存器,该移位寄存器包括顺序地向第(2n-1)条栅极线提供栅极脉冲的多个A级和顺序地向第(2n)条栅极线提供栅极脉冲的多个B级。
根据本发明的另一个方面,提供一种用于驱动立体图像显示器的方法,包括以下步骤:在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向数据显示部分的像素电极和有源黑条部分的像素电极提供数据线的2D数据电压,其中n是自然数;在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述数据显示部分的像素电极和所述有源黑条部分的像素电极提供所述数据线的3D数据电压;在3D模式中响应于第(2n)条栅极线的栅极脉冲而将共同施加于公共电极的公共电压提供给所述像素电极;以及顺序地向第(2n-1)条栅极线提供栅极脉冲并且顺序地向第(2n)条栅极线提供栅极脉冲。
附图说明
所包括的附图提供对本发明的进一步的理解,附图合并到本申请中并构成本申请的一部分。附图示出了本发明的多个实施方式,并且连同说明书一起用来解释本发明的原理。在附图中:
图1示出相关技术的图案化延迟器型立体图像显示器;
图2示出相关技术的立体图像显示器,其中在图案化延迟器中形成黑条;
图3是示意性地示出根据本发明示范性实施方式的立体图像显示器的框图;
图4是示出显示面板、图案化延迟器以及偏振眼镜的分解立体图;
图5是详细地示出基于面板内栅极驱动器IC(GIP)驱动方式的显示设备的配置的框图;
图6是详细地示出根据本发明示范性实施方式的由有源黑条控制的显示面板的一些像素的电路图;
图7A和7B示出显示面板的每个像素的像素电极和公共电极在2D模式和3D模式中的电压;
图8是详细地示出根据本发明示范性实施方式的移位寄存器的配置的框图;
图9示出图8中所示的A级的电路配置的例子;
图10是示出根据本发明示范性实施方式的处于2D模式的A级和B级的输入信号和输出信号的一个例子的波形图;
图11是示出根据本发明示范性实施方式的处于2D模式的A级和B级的输入信号和输出信号的另一个例子的波形图;以及
图12是示出根据本发明示范性实施方式的处于3D模式的A级和B级的输入信号和输出信号的波形图。
具体实施方式
在下文将参照附图对本发明进行更全面的描述,附图中示出了本发明的多个示范性实施方式。然而,本发明可以按照许多不同的形式来体现,不应当解释为仅限于本文中阐明的实施方式。在整个说明书中用相似的附图标记表示相似的元件。在下面的描述中,如果确定对与本发明相关的已知功能或配置的详细描述会使本发明的主题不清楚,那么将省略该详细描述。
可以在考虑到说明书书写便利的情况下来选择下文中所用的元件的名称。因此,元件的名称可能不同于实际产品中所用的元件的名称。
图3是示意性地示出根据本发明示范性实施方式的立体图像显示器的框图。图4是示出显示面板、图案化延迟器以及偏振眼镜的分解立体图。图5是详细地示出基于面板内栅极驱动器IC(GIP)驱动方式的显示设备的配置的框图。根据本发明示范性实施方式的立体图像显示器可以被实现为平板显示器,如液晶显示器(LCD)、场致发射显示器(FED)、等离子体显示面板(PD)以及有机发光二极管(OLED)显示器。在下面的描述中,本发明的示范性实施方式将液晶显示器作为立体图像显示器的例子加以描述。也可以使用其他种类的平板显示器。
如图3至5中所示,根据本发明示范性实施方式的立体图像显示器包括显示面板10、偏振眼镜20、栅极驱动器110、数据驱动器120、时序控制器130、主机***140等。显示面板10在时序控制器130的控制下显示图像。显示面板10包括薄膜晶体管(TFT)基板、滤色器基板、以及在TFT基板和滤色器基板之间的液晶层。
TFT基板上形成多条数据线和多条栅极线(或多条扫描线)并使其彼此交叉,多个液晶单元(cell)以矩阵形式排列在由数据线和栅极线限定的多个单元区域(cell region)中。在数据线和栅极线的每个交叉处形成的TFT响应于通过栅极线接收的栅极脉冲而将经由数据线提供的数据电压传递到液晶单元的像素电极。为此,将TFT的栅极连接到栅极线,将TFT的源极连接到数据线,并且将TFT的漏极连接到液晶单元的像素电极和存储电容器。存储电容器将传递到像素电极的数据电压保持预定时间,直到下一数据电压输入为止。公共电压提供给与像素电极相对的公共电极。
滤色器基板包括黑矩阵和滤色器。以垂直电场驱动方式如扭曲向列(TN)模式和垂直对准(VA)模式在滤色器基板上形成公共电极,。以水平电场驱动方式如面内切换(IPS)模式和边缘场切换(FFS)模式在TFT基板上形成公共电极以及像素电极。
如图4中所示,上偏振板11a附接于显示面板10的滤色器基板上,下偏振板11b附接于显示面板10的TFT基板上。上偏振板11a的透光轴r1垂直于下偏振板11b的透光轴r2。在显示面板10的TFT基板和滤色器基板上分别形成用于设定液晶的预倾角的取向层。在显示面板10的TFT基板和滤色器基板之间形成间隔物以便提供液晶层的单元间隙。显示面板10可以以TN、VA、IPS和FFS模式以及其它任何液晶模式实现。
显示面板10的每个像素都包括红色子像素、绿色子像素和蓝色子像素。红色子像素、绿色子像素和蓝色子像素中的每一个都包括数据显示部分和有源黑条部分。下面将参照图6进行详细地描述。
在2D模式中,显示面板10的奇数行像素和显示面板10的偶数行像素显示2D图像。在3D模式中,显示面板10的奇数行像素显示左眼图像(或右眼图像),显示面板10的偶数行像素显示右眼图像(或左眼图像)。显示面板10的像素上显示的图像的光通过上偏振板11a而入射在布置于显示面板10上的图案化延迟器30上。
如图4中所示,在图案化延迟器30的奇数行上形成第一延迟器31,并且在图案化延迟器30的偶数行上形成第二延迟器32。这样,显示面板10的奇数行像素位于在图案化延迟器30的奇数行上形成的第一延迟器31的对面,显示面板10的偶数行像素位于在图案化延迟器30的偶数行上形成的第二延迟器32的对面。
第一延迟器31使来自显示面板10的光的相位延迟+λ/4,其中λ是光的波长。第二延迟器32使来自显示面板10的光的相位延迟-λ/4。第一延迟器31的光轴r3垂直于第二延迟器32的光轴r4。可以将第一延迟器31配置成仅使第一圆偏振光(例如,左旋圆偏振光)通过,并且可以将第二延迟器32配置成仅使第二圆偏振光(例如,右旋圆偏振光)通过。
偏振眼镜20的左眼偏振滤光器具有与图案化延迟器30的第一延迟器31相同的光轴,偏振眼镜20的右眼偏振滤光器具有与图案化延迟器30的第二延迟器32相同的光轴。例如,可以选择左旋圆偏振滤光器作为偏振眼镜20的左眼偏振滤光器,并且可以选择右旋圆偏振滤光器作为偏振眼镜20的右眼偏振滤光器。用户在观看3D图像时需要佩戴偏振眼镜20,而在观看2D图像时需要摘下偏振眼镜20。
换句话说,在根据本发明示范性实施方式的立体图像显示器中,显示面板10的奇数行像素上显示的左眼图像通过第一延迟器31并且被转变成左旋圆偏振光,显示面板10的偶数行像素上显示的右眼图像通过第二延迟器32并且被转变成右旋圆偏振光。左旋圆偏振光通过偏振眼镜20的左眼偏振滤光器并到达用户的左眼,右旋圆偏振光通过偏振眼镜20的右眼偏振滤光器并到达用户的右眼。因此,用户通过其左眼仅能观看到左眼图像,并且通过其右眼仅能观看到右眼图像。
如图5中所示,数据驱动器120包括多个源极驱动器集成电路(IC)70。源极驱动器IC 70将从时序控制器130接收的图像数据RGB转变成正和负的伽玛补偿电压并且生成正和负的模拟数据电压。然后,源极驱动器IC 70向显示面板10的数据线提供正和负的模拟数据电压。
栅极驱动器110在时序控制器130的控制下顺序地向显示面板10的栅极线提供与数据电压同步的栅极脉冲。栅极驱动器110包括电平移位器40、移位寄存器50等。电平移位器40将从时序控制器130接收的时钟CLK的晶体管-晶体管逻辑(TTL)电平电压进行电平移位,使其变为栅极高电压VGH和栅极低电压VGL。在GIP方式中,电平移位器40安装在印刷电路板(PCB)60上,移位寄存器50直接形成在显示面板10的TFT基板上。下面将参照图7和8详细地描述移位寄存器50。
通常可以选择对来自背光单元的光进行调制的背部照明液晶显示面板作为显示面板10。背光单元包括多个光源、导光板(或漫射板)、多个光学片等,所述光源基于背光单元驱动器所提供的驱动电流而被开启。背光单元可以以边缘型背光单元和直下型背光单元之一来实现。背光单元的光源可以包括热阴极荧光灯(HCFL)、冷阴极荧光灯(CCFL)、外部电极荧光灯(EEFL)以及发光二极管(LED)中的一种或至少两种。
背光单元驱动器生成用于开启背光单元的光源的驱动电流。背光单元驱动器在时序控制器130的控制下导通或断开提供给这些光源的驱动电流。时序控制器130以串行***接口(SPI)数据格式向背光单元驱动器输出背光控制数据,用于响应于从主机***140接收的全局或局部调光信号来调整光源的背光亮度和导通时序。
时序控制器130从主机***140接收图像数据RGB和时序信号,如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE以及时钟CLK。时序控制器130基于时序信号而向栅极驱动器110输出用于控制栅极驱动器110的栅极控制信号并向数据驱动器120输出用于控制数据驱动器120的数据控制信号。栅极控制信号包括第一和第二起始电压VST1和VST2、时钟CLK等。第一起始电压VST1控制移位寄存器50的A级的第一栅极脉冲的输出时序。第二起始电压VST2控制移位寄存器50的B级的第一栅极脉冲的输出时序。时钟CLK可以是i相时钟,其中i是等于或大于3的自然数。时钟CLK被输入到移位寄存器50并且控制移位寄存器50的输出。
数据控制信号包括源极起始脉冲SSP、源极采样时钟SSC、极性控制信号POL、源极输出使能信号SOE等。源极起始脉冲SSP控制数据驱动器120的数据采样起始时间点。源极采样时钟SSC基于其上升沿或下降沿来控制数据驱动器120的采样操作。如果基于迷你低压差分信令(LVDS)接口标准来传送待输入到数据驱动器120的数字视频数据,那么可以省略源极起始脉冲SSP和源极采样时钟SSC。极性控制信号POL每L个水平周期将数据驱动器120输出的数据电压的极性反转,其中L是自然数。源极输出使能信号SOE控制数据驱动器120的输出时序。
主机***140通过接口诸如LVDS接口和最小化传输差分信令(TMDS)接口向时序控制器130提供图像数据RGB。此外,主机***140向时序控制器130提供时序信号Vsync、Hsync、DE和CLK以及模式信号MODE。模式信号MODE区分2D模式和3D模式。
图6是详细地示出根据本发明示范性实施方式的由有源黑条控制的显示面板的一些像素的电路图。如图6中所示,显示面板10包括j×k个像素200,其中j和k都是等于或大于2的正整数。j×k个像素200中的每一个都包括红色子像素R、绿色子像素G和蓝色子像素B。
红色、绿色和蓝色子像素R、G和B中的每一个都包括数据显示部分210和有源黑条部分220。数据显示部分210的液晶单元连接到第一扫描TFT 211且由数据显示部分210的像素电极240和公共电极250之间的电场驱动。第一扫描TFT 211响应于第(2n-1)条栅极线G1或G3的栅极脉冲而向数据显示部分210的像素电极240提供数据线D1、D2或D3的数据电压,其中n是自然数。第一扫描TFT 211的栅极连接到第(2n-1)条栅极线G1或G3,第一扫描TFT 211的漏极连接到数据线D1、D2或D3,第一扫描TFT 211的源极连接到数据显示部分210的像素电极240。
有源黑条部分220的液晶单元连接到第二扫描TFT 221和第三扫描TFT222,且由有源黑条部分220的像素电极240和公共电极250之间的电场驱动。第二扫描TFT 221响应于第(2n-1)条栅极线G1或G3的栅极脉冲而向有源黑条部分220的像素电极240提供数据线D1、D2或D3的数据电压。第二扫描TFT 221的栅极连接到第(2n-1)条栅极线G1或G3,第二扫描TFT 221的漏极连接到数据线D1、D2或D3,第二扫描TFT 221的源极连接到有源黑条部分220的像素电极240。
在2D模式中,由于没有向第(2n)条栅极线G2或G4提供栅极脉冲,因此第三扫描TFT 222保持截止状态。在3D模式中,第三扫描TFT 222响应于第(2n)条栅极线G2或G4的栅极脉冲而将公共电压Vcom从公共电压线250提供到有源黑条部分220的像素电极240。第三扫描TFT 222的栅极连接到第(2n)条栅极线G2或G4,第三扫描TFT 222的漏极连接到公共电压线250,第三扫描TFT 222的源极连接到有源黑条部分220的像素电极240。
移位寄存器50包括多个A级STA(1)和STA(2)以及多个B级STB(1)和STB(2)。A级STA(1)和STA(2)顺序地向第(2n-1)条栅极线G1和G3输出栅极脉冲,B级STB(1)和STB(2)顺序地向第(2n)条栅极线G2和G4输出栅极脉冲。
在2D模式中,A级STA(1)和STA(2)顺序地向第(2n-1)条栅极线G1和G3输出栅极脉冲,而B级STB(1)和STB(2)不向第(2n)条栅极线G2和G4输出栅极脉冲。可选择的是,在2D模式中,A级STA(1)和STA(2)顺序地向第(2n-1)条栅极线G1和G3输出栅极脉冲,并且B级STB(1)和STB(2)可以顺序地向第(2n)条栅极线G2和G4输出栅极脉冲。在这种情况下,B级STB(1)和STB(2)的输出比A级STA(1)和STA(2)的输出要早预定时间。
在3D模式中,A级STA(1)和STA(2)顺序地向第(2n-1)条栅极线G1和G3输出栅极脉冲,并且B级STB(1)和STB(2)顺序地向第(2n)条栅极线G2和G4输出栅极脉冲。在这种情况下,A级STA(1)和STA(2)的输出比B级STB(1)和STB(2)的输出要早预定时间。下面将参照图9至11详细地描述移位寄存器50的输入和输出操作。
在2D模式中,数据驱动器120与第(2n-1)条栅极线G1和G3的栅极脉冲同步地向数据线D1至D3输出2D图像的数据电压。因此,将2D图像的数据电压提供给数据显示部分210和有源黑条部分220。在3D模式中,数据驱动器120与栅极线G1至G4的栅极脉冲同步地向数据线D1至D3输出3D图像的数据电压。因此,将3D图像的数据电压提供给数据显示部分210和有源黑条部分220。此外,通过第(2n)条栅极线G2和G4的栅极脉冲向有源黑条部分220提供公共电压Vcom。
结果,在2D模式中,将数据显示部分210和有源黑条部分220充电达到2D图像的红色、绿色和蓝色数据电压。在3D模式中,将数据显示部分210充电达到3D图像的红色、绿色和蓝色数据电压,并且将有源黑条部分220充电达到公共电压Vcom。
图7A和7B示出数据显示部分和有源黑条部分中的每一个的像素电极和公共电极在2D模式和3D模式中的电压。数据显示单元包括第一扫描晶体管,第一扫描晶体管在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向像素电极提供数据线的2D数据电压,并且在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向像素电极提供数据线的3D数据电压,其中n是自然数。有源黑条单元包括第二晶体管和第三晶体管,第二晶体管在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向像素电极提供数据线的2D数据电压并且在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向像素电极提供数据线的3D数据电压,第三晶体管在2D模式中响应于第(2n)条栅极线的低逻辑电平电压而截止并且在3D模式中响应于第(2n)条栅极线的栅极脉冲而将共同施加于公共电极的公共电压提供给像素电极。具体而言,如图7A中所示,在2D模式中,将数据显示部分210和有源黑条部分220中的每一个的像素电极都充电达到数据电压。如图7B中所示,在3D模式中,将数据显示部分210的像素电极充电达到数据电压,而将有源黑条部分220的像素电极充电达到公共电压Vcom。换句话说,在2D模式中,将有源黑条部分220充电达到2D图像的数据电压,由此增加该2D图像的亮度和色度。因此改善了该2D图像的显示质量。在3D模式中,将有源黑条部分220充电达到公共电压Vcom并显示黑色图像,由此可起到黑条的作用。也就是说,
下面描述移位寄存器50的配置和操作。更具体地,描述一种用于在2D模式中将数据显示部分210和有源黑条部分220中的每一个的像素电极都充电达到数据电压并且在3D模式中将数据显示部分210的像素电极充电达到数据电压而将有源黑条部分220的像素电极充电达到公共电压Vcom的方法。
图8是详细地示出条据本发明示范性实施方式的移位寄存器的配置的框图。如图8中所示,移位寄存器50包括多个级联的A级STA(1)至STA(n)和多个级联的B级STB(1)至STB(n)。
A级STA(1)至STA(n)中的每一个和B级STB(1)至STB(n)中的每一个都具有一个输出通道并输出一个栅极脉冲。该栅极脉冲施加于显示面板10的栅极线,并且同时用作被传输到前级和后级的进位信号(carry signal)。
在下面的描述中,前级被认为是位于基级前面的级,后级被认为是位于基级后面的级。例如,当第k个A级STA(k)是基级时,其中k是在1<k<n的范围内(即,等于或大于2)的自然数,则前级表示第一个A级STA(1)至第(k-1)个A级STA(k-1)中之一,后级表示第(k+1)个A级STA(k+1)至第n个A级STA(n)中之一。此外,当第k个B级STB(k)是基级时,前级表示第一个B级STB(1)至第(k-1)个B级STB(k-1)中之一,后级表示第(k+1)个B级STB(k+1)至第n个B级STB(n)中之一。
多个级联的A级STA(1)至STA(n)中的每一个的输出都用作后级的进位信号。因此,当第一起始电压VST1提供给A级STA(1)至STA(n)时,A级STA(1)至STA(n)顺序地向第(2n-1)条栅极线提供栅极脉冲。当没有提供第一起始电压VST1时,A级STA(1)至STA(n)不向第(2n-1)条栅极线提供栅极脉冲。此外,多个级联的B级STB(1)至STB(n)中的每一个的输出都用作后级的进位信号。因此,当第二起始电压VST2提供给B级STB(1)至STB(n)时,B级STB(1)至STB(n)顺序地向第(2n)条栅极线提供栅极脉冲。当没有提供第二起始电压VST2时,B级STB(1)至STB(n)不向第(2n)条栅极线提供栅极脉冲。
A级STA(1)至STA(n)按照从第一个A级STA(1)到第n个A级STA(n)的次序输出栅极脉冲Gout(1)至Gout(2n-1)。也就是说,第k个A级STA(k)的输出端子连接到第(2k-1)条栅极线并输出第(2k-1)个栅极脉冲。A级STA(1)至STA(n)中的每一个都响应于作为起始信号而施加于第一输入端子VST的一个前级的进位信号以及作为复位信号而施加于第二输入端子VRESET的一个后级的进位信号而工作。
B级STB(1)至STB(n)按照从第一个B级STB(1)到第n个B级STB(n)的次序输出栅极脉冲Gout(2)至Gout(2n)。也就是说,第k个B级STB(k)的输出端子连接到第(2k)条栅极线并输出第(2k)个栅极脉冲。B级STB(1)至STB(n)中的每一个都响应于作为起始信号而施加于第一输入端子VST的一个前级的进位信号以及作为复位信号而施加于第二输入端子VRESET的一个后级的进位信号而工作。
将具有预定脉冲宽度并且被顺序延迟的i相时钟之一输入到A级STA(1)至STA(n)中的每一个和B级STB(1)至STB(n)中的每一个。在本发明的示范性实施方式中,图10至12示出了6相时钟CLK1至CLK6,但不限于此。6相时钟CLK1至CLK6中的每一个都具有一个水平周期的脉冲宽度并且在栅极高电压VGH和栅极低电压VGL之间摆动。
向A级STA(1)至STA(n)中的每一个和B级STB(1)至STB(n)中的每一个提供电源电压VDD和地电平电压GND,或者栅极低电压VGL的低电位电压VSS。将栅极高电压VGH设定为等于或大于在显示面板10的有源阵列中形成的TFT的阈值电压的电压。将栅极低电压VGL设定为低于在显示面板10的TFT阵列中形成的TFT的阈值电压的电压。可以将栅极高电压VGH设定为大约20V至30V,并且可以将栅极低电压VGL设定为大约-5V。
图9示出在图8中示出的A级的电路配置的例子。由于B级的电路配置与A级的电路配置基本上相同,因此可以简要地对其进行进一步的描述或者可完全省略进一步描述。如图9中所示,6相时钟之一输入到A级STA(1)至STA(n)中的每一个的时钟端子CLK。
A级STA(1)至STA(n)中的每一个都包括响应于通过第一输入端子VST输入的信号而对Q节点充电的Q节点充电单元、用于控制Q节点和QB节点的充电和放电操作的节点控制器、响应于通过第二输入端子VRESET输入的信号而使Q节点放电的Q节点放电单元、以及用于基于Q节点和QB节点的电压而输出栅极脉冲的输出单元。
Q节点充电单元包括用于对Q节点充电的第一TFT T1。第一TFT T1响应于通过第一输入端子VST输入的起始信号而向Q节点施加电源电压VDD。第(k-3)个A级STA(k-3)的输出Gout(2k-7)作为起始信号而输入到第k个A级STA(k)的第一TFT T1。第一起始电压VST作为起始信号而输入到第一个和第二个A级STA(1)和STA(2)的第一TFT T1。第一TFT T1的栅极连接到第一输入端子VST,第一TFT T1的漏极连接到电源电压VDD的输入端子,第一TFT T1的源极连接到Q节点。
节点控制器包括用于控制Q节点的第二TFT T2以及用于控制QB节点的第三至第七TFT T3至T7。第二TFT T2基于QB节点的电压而使Q节点放电达到低电位电压VSS。第二TFT T2的栅极连接到QB节点,第二TFT T2的漏极连接到Q节点,第二TFT T2的源极连接到低电位电压VSS的输入端子。第三TFT T3是二极管连接的并向第一节点N1施加电源电压VDD。第三TFTT3的栅极和漏极都连接到电源电压VDD的输入端子,第三TFT T3的源极连接到第一节点N1。第四TFT T4基于Q节点的电压来导通或断开在第一节点N1与低电位电压VSS的输入端子之间的电流路径。第四TFT T4的栅极连接到Q节点,第四TFT T4的漏极连接到第一节点N1,第四TFT T4的源极连接到低电位电压VSS的输入端子。第五TFT T5基于Q节点的电压而使QB节点放电达到低电位电压VSS。第五TFT T5的栅极连接到Q节点,第五TFT T5的漏极连接到QB节点,第五TFT T5的源极连接到低电位电压VSS的输入端子。第六TFT T6基于第一节点N1的电压而将QB节点充电达到电源电压VDD。第六TFT T6的栅极连接到第一节点N1,第六TFT T6的漏极连接到电源电压VDD的输入端子VDD O,第六TFT T6的源极连接到QB节点。第七TFT T7响应于通过第一输入端子VST输入的起始信号而使QB节点放电达到低电位电压VSS。第七TFT T7的栅极连接到第一输入端子VST,第七TFT T7的漏极连接到QB节点,第七TFT T7的源极连接到低电位电压VSS的输入端子。
Q节点放电单元包括用于使Q节点放电的第八TFT T8。第八TFT T8响应于通过第二输入端子VRESET输入的起始信号而使Q节点放电达到低电位电压VSS。第(k+3)个A级STA(k+3)的输出Gout(2k+5)作为复位信号输入到第k个A级STA(k)的第八TFT T8。第一起始电压VST作为复位信号输入到第(n-1)个和第n个A级STA(n-1)和STA(n)的第八TFT T8。第八TFT T8的栅极连接到第二输入端子VRESET,第八TFT T8的漏极连接到Q节点,第八TFT T8的源极连接到电源电压VDD的输入端子。
输出单元包括上拉TFT TU和下拉TFT TD,其产生栅极脉冲的输出。上拉TFT TU基于Q节点的电压导通,并将输出节点NO充电达到通过时钟端子CLK输入的时钟。下拉TFT TD基于QB节点的电压导通,并使输出节点NO放电达到低电位电压VSS。
上拉TFT TU由于Q节点的自举(bootstrapping)而导通,于是将输出节点NO充电达到通过时钟端子CLK输入的时钟,从而生成栅极脉冲。上拉TFTTU的栅极连接到Q节点,上拉TFT TU的漏极连接到时钟端子CLK,上拉TFT TU的源极连接到输出节点NO。下拉TFT TD基于QB节点的电压而将输出节点NO放电达到低电位电压VSS,以便将栅极脉冲的输出保持在下降状态。下拉TFT TD的栅极连接到QB节点,下拉TFT TD的漏极连接到输出节点NO,下拉TFT TD的源极连接到低电位电压VSS的输入端子。从第k个A级STA(k)输出的第(2k-1)个栅极脉冲Gout(2k-1)输入到第(k-3)个A级STA(k-3)的第二输入端子VRESET和第(k+3)个A级STA(k+3)的第一输入端子VST。
图10是示出根据本发明示范性实施方式的在2D模式中A级和B级的输入和输出信号的一个例子的波形图。如图9和10中所示,生成第一和第二起始电压VST1和VST2,并且生成6相时钟CLK1至CLK6作为循环时钟,其按照第一时钟CLK1至第六时钟CLK6的次序顺序地发生延迟。
下面首先描述第k个A级STA(k)的操作。假定输入到第k个A级STA(k)的时钟端子CLK的时钟是第一时钟CLK1。
在T1周期期间,第一起始电压VST1或第(2k-7)个输出Gout(2k-7)作为起始信号通过第一输入端子VST输入到第k个A级STA(k)。第一TFT T1响应于第一起始电压VST1或第(2k-7)个输出Gout(2k-7)而导通。结果,将Q节点充电达到栅极高电压VGH,并且将QB节点放电达到栅极低电压VGL。
在T2和T3周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T4周期期间,第一栅极移位时钟CLK1施加于上拉TFT TU的漏极。由于Q节点因上拉TFT TU的栅极和漏极之间的寄生电容而自举,因此Q节点的电压增大到高于栅极高电压VGH的电压电平VGH′并使上拉TFT TU导通。因此,输出节点NO的电压增大到栅极高电压VGH并使第(2k-1)个栅极脉冲Gout(2k-1)上升,QB节点保持在栅极低电压VGL。
在T5周期期间,由于没有将第一栅极移位时钟CLK1施加于上拉TFT TU的漏极,因此Q节点的电压保持在栅极高电压VGH并且上拉TFT TU截止。这样,第(2k-1)个栅极脉冲Gout(2k-1)下降到栅极低电压VGL,并且QB节点保持在栅极低电压VGL。
在T6周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T7周期期间,第一起始电压VST1或第(2k+5)个输出Gout(2k+5)作为复位信号通过第二输入端子VRESET输入到第k个A级STA(k)。第八TFTT8响应于第一起始电压VST1或第(2k+5)个输出Gout(2k+5)而导通。结果,将Q节点放电达到栅极低电压VGL。由于第四TFT T4和第五TFT T5因Q节点的放电操作而截止,因此将QB节点充电达到通过第六TFT T6施加的栅极高电压VGH的电源电压VDD。下拉TFT TD因QB节点的充电操作而导通。因此,输出节点NO的电压下降到栅极低电压VGL,并且第(2k-1)个栅极脉冲Gout(2k-1)保持在栅极低电压VGL。
接着描述第k个B级STB(k)的操作。如图9和10中所示,在2D模式中,第二起始电压VST2没有施加于B级STB(1)至STB(n)。由于起始信号没有输入到第k个B级STB(k)的第一输入端子VST,因此第k个B级STB(k)的Q节点保持在栅极低电压VGL并且QB节点保持在栅极高电压VGH。此外,第k个B级STB(k)将第(2k)个栅极脉冲Gout(2k)保持在栅极低电压VGL。
如图10中所示,在2D模式中,A级STA(1)至STA(n)中的每一个都向第(2n-1)条栅极线输出栅极脉冲,B级STB(1)至STB(n)不向第(2n)条栅极线输出栅极脉冲。在2D模式中,由于数据显示部分210的第一扫描TFT 211的导通操作,将数据显示部分210的像素电极充电达到如图7A中所示的数据电压。此外,由于有源黑条部分220的第二扫描TFT 221导通并且有源黑条部分220的第三扫描TFT 222没有导通,因此将有源黑条部分220的像素电极充电达到如图7A中所示的数据电压。这样,在2D模式中,数据显示部分210和有源黑条部分220显示2D图像。
图11是示出根据本发明示范性实施方式在2D模式中A级和B级的输入和输出信号的另一个例子的波形图。如图9和11中所示,生成第一和第二起始电压VST1和VST2,并且生成6相时钟CLK1至CLK6作为循环时钟,其按照第一时钟CLK1至第六时钟CLK6的次序顺序地发生延迟。图11示出第二起始电压VST2,其比第一起始电压VST1早生成四个水平周期,但不限于此。例如第二起始电压VST2可以比第一起始电压VST1早生成三个水平周期至几十个水平周期。
下面首先描述第k个A级STA(k)的操作。假定输入到第k个A级STA(k)的时钟端子CLK的时钟是第五时钟CLK5。
在T1至T4周期期间,Q节点保持在栅极低电压VGL,QB节点保持在栅极高电压VGH。
在T5周期期间,第一起始电压VST1或第(2k-7)个输出Gout(2k-7)作为起始信号通过第一输入端子VST输入到第k个A级STA(k)。第一TFT T1响应于第一起始电压VST1或第(2k-7)个输出Gout(2k-7)而导通。结果,将Q节点充电达到栅极高电压VGH,并且将QB节点放电达到栅极低电压VGL。
在T6和T7周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T8周期期间,第五栅极移位时钟CLK5施加于上拉TFT TU的漏极。由于Q节点因上拉TFT TU的栅极和漏极之间的寄生电容而自举,因此Q节点的电压增大到高于栅极高电压VGH的电压电平VGH′并使上拉TFT TU导通。因此,输出节点NO的电压增大到栅极高电压VGH并使第(2k-1)个栅极脉冲Gout(2k-1)上升,QB节点保持在栅极低电压VGL。
在T9周期期间,由于没有将第五栅极移位时钟CLK5施加于上拉TFT TU的漏极,因此Q节点的电压保持在栅极高电压VGH并且上拉TFT TU截止。这样,第(2k-1)个栅极脉冲Gout(2k-1)下降到栅极低电压VGL,并且QB节点保持在栅极低电压VGL。
在T10周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T11周期期间,第一起始电压VST1或第(2k+5)个输出Gout(2k+5)作为复位信号通过第二输入端子VRESET输入到第k个A级STA(k)。第八TFTT8响应于第一起始电压VST1或第(2k+5)个输出Gout(2k+5)而导通。结果,将Q节点放电达到栅极低电压VGL。由于第四TFT T4和第五TFT T5因Q节点的放电操作而截止,因此将QB节点充电达到通过第六TFT T6施加的栅极高电压VGH的电源电压VDD。下拉TFT TD因QB节点的充电操作而导通。因此,输出节点NO的电压下降到栅极低电压VGL,并且第(2k-1)个栅极脉冲Gout(2k-1)保持在栅极低电压VGL。
接着描述第k个B级STB(k)的操作。假定输入到第k个B级STB(k)的时钟端子CLK的时钟是第一时钟CLK1。
在T1周期期间,第二起始电压VST2或第(2k-6)个输出Gout(2k-6)作为起始信号通过第一输入端子VST输入到第k个B级STB(k)。第一TFT T1响应于第二起始电压VST2或第(2k-6)个输出Gout(2k-6)而导通。结果,将Q节点充电达到栅极高电压VGH,并且将QB节点放电达到栅极低电压VGL。
在T2和T3周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T4周期期间,第一栅极移位时钟CLK1施加于上拉TFT TU的漏极。由于Q节点因上拉TFT TU的栅极和漏极之间的寄生电容而自举,因此Q节点的电压增大到高于栅极高电压VGH的电压电平VGH′并使上拉TFT TU导通。因此,输出节点NO的电压增大到栅极高电压VGH并使第(2k)个栅极脉冲Gout(2k)上升,QB节点保持在栅极低电压VGL。
在T5周期期间,由于没有将第一栅极移位时钟CLK1施加于上拉TFT TU的漏极,因此Q节点的电压保持在栅极高电压VGH并且上拉TFT TU截止。这样,第(2k)个栅极脉冲Gout(2k)下降到栅极低电压VGL,并且QB节点保持在栅极低电压VGL。
在T6周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T7周期期间,第二起始电压VST2或第(2k+6)个输出Gout(2k+6)作为复位信号通过第二输入端子VRESET输入到第k个B级STB(k)。第八TFTT8响应于第二起始电压VST2或第(2k+6)个输出Gout(2k+6)而导通。结果,将Q节点放电达到栅极低电压VGL。由于第四TFT T4和第五TFT T5因Q节点的放电操作而截止,因此将QB节点充电达到通过第六TFT T6施加的栅极高电压VGH的电源电压VDD。下拉TFT TD因QB节点的充电操作而导通。因此,输出节点NO的电压下降到栅极低电压VGL,并且第(2k)个栅极脉冲Gout(2k)保持在栅极低电压VGL。
在T8至T11周期期间,Q节点保持在栅极低电压VGL,QB节点保持在栅极高电压VGH。
如图11中所示,在2D模式中,B级STB(1)至STB(n)中的每一个都向第(2n)条栅极线输出栅极脉冲。在经过三个水平周期至几十个水平周期之后,A级STA(1)至STA(n)中的每一个都向第(2n-1)条栅极线输出栅极脉冲。在2D模式中,由于数据显示部分210的第一扫描TFT 211的导通操作,将数据显示部分210的像素电极充电达到如图7A中所示的数据电压。此外,有源黑条部分220的第三扫描TFT 222导通。在经过三个水平周期至几十个水平周期之后,有源黑条部分220的第二扫描TFT 221导通。因此,将有源黑条部分220的像素电极放电达到公共电压,然后将其充电达到如图7A中所示的数据电压。这样,在2D模式中,数据显示部分210和有源黑条部分220显示2D图像。
此外,在2D模式中,当第k个B级STB(k)没有如图10中所示那样操作时,第k个B级STB(k)的QB节点连续地保持在栅极高电压VGH。因此,连接到QB节点的下拉TFT TD的阈值电压可能由于栅极偏置应力而移位。因此,当第k个B级STB(k)如图11所示在2D模式中工作时,可以防止连接到QB节点的下拉TFT TD的栅极偏置压力。
图12是示出根据本发明示范性实施方式在3D模式中的A级和B级的输入和输出信号的波形图。如图9和12中所示,生成第一和第二起始电压VST1和VST2,并且生成6相时钟CLK1至CLK6作为循环时钟,其按照从第一时钟CLK1至第六时钟CLK6的次序顺序地发生延迟。图12示出第一起始电压VST1,其比第二起始电压VST2早生成四个水平周期,但不限于此。例如第一起始电压VST1可以比第二起始电压VST2早生成三个水平周期至几十个水平周期。
下面首先描述第k个A级STA(k)的操作。假定输入到第k个A级STA(k)的时钟端子CLK的时钟是第一时钟CLK1。
在T1周期期间,第一起始电压VST1或第(2k-7)个输出Gout(2k-7)作为起始信号通过第一输入端子VST输入到第k个A级STA(k)。第一TFT T1响应于第一起始电压VST1或第(2k-7)个输出Gout(2k-7)而导通。结果,将Q节点充电达到栅极高电压VGH,并且将QB节点放电达到栅极低电压VGL。
在T2和T3周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T4周期期间,第一栅极移位时钟CLK1施加于上拉TFT TU的漏极。由于Q节点因上拉TFT TU的栅极和漏极之间的寄生电容而自举,因此Q节点的电压增大到高于栅极高电压VGH的电压电平VGH′并使上拉TFT TU导通。因此,输出节点NO的电压增大到栅极高电压VGH并使第(2k-1)个栅极脉冲Gout(2k-1)上升,QB节点保持在栅极低电压VGL。
在T5周期期间,由于没有将第一栅极移位时钟CLK1施加于上拉TFT TU的漏极,因此Q节点的电压保持在栅极高电压VGH并且该上拉TFT TU截止。这样,第(2k-1)个栅极脉冲Gout(2k-1)下降到栅极低电压VGL,并且QB节点保持在栅极低电压VGL。
在T6周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T7周期期间,第一起始电压VST1或第(2k+5)个输出Gout(2k+5)作为复位信号通过第二输入端子VRESET输入到第k个A级STA(k)。第八TFTT8响应于该第一起始电压VST1或第(2k+5)个输出Gout(2k+5)而导通。结果,将Q节点放电达到栅极低电压VGL。由于第四TFT T4和第五TFT T5因Q节点的放电操作而截止,因此将QB节点充电达到通过第六TFT T6施加的栅极高电压VGH的电源电压VDD。下拉TFT TD因QB节点的充电操作而导通。因此,输出节点NO的电压下降到栅极低电压VGL,并且第(2k-1)个栅极脉冲Gout(2k-1)保持在栅极低电压VGL。
在T8至T11周期期间,Q节点保持在栅极低电压VGL,QB节点保持在栅极高电压VGH。
下面接着描述第k个B级STB(k)的操作。假定输入到第k个B级STB(k)的时钟端子CLK的时钟是第五时钟CLK5。
在T1至T4周期期间,Q节点保持在栅极低电压VGL,QB节点保持在栅极高电压VGH。
在T5周期期间,第二起始电压VST2或第(2k-6)个输出Gout(2k-6)作为起始信号通过第一输入端子VST输入到第k个B级STB(k)。第一TFT T1响应于第二起始电压VST2或第(2k-6)个输出Gout(2k-6)而导通。结果,将Q节点充电达到栅极高电压VGH,并且将QB节点放电达到栅极低电压VGL。
在T6和T7周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T8周期期间,第五栅极移位时钟CLK5施加于上拉TFT TU的漏极。由于Q节点因上拉TFT TU的栅极和漏极之间的寄生电容而自举,因此Q节点的电压增大到高于栅极高电压VGH的电压电平VGH′并使上拉TFT TU导通。因此,输出节点NO的电压增大到栅极高电压VGH并使第(2k)个栅极脉冲Gout(2k)上升,QB节点保持在栅极低电压VGL。
在T9周期期间,由于没有将第五栅极移位时钟CLK5施加于上拉TFT TU的漏极,因此Q节点的电压保持在栅极高电压VGH并且上拉TFT TU截止。这样,第(2k)个栅极脉冲Gout(2k)下降到栅极低电压VGL,并且QB节点保持在栅极低电压VGL。
在T10周期期间,Q节点保持在栅极高电压VGH,QB节点保持在栅极低电压VGL。
在T11周期期间,第二起始电压VST2或第(2k+6)个输出Gout(2k+6)作为复位信号通过第二输入端子VRESET输入到第k个A级STA(k)。第八TFTT8响应于第二起始电压VST2或第(2k+6)个输出Gout(2k+6)而导通。结果,将Q节点放电达到栅极低电压VGL。由于第四TFT T4和第五TFT T5因Q节点的放电操作而截止,因此将QB节点充电达到通过第六TFT T6施加的栅极高电压VGH的电源电压VDD。下拉TFT TD因QB节点的充电操作而导通。因此,输出节点NO的电压下降到栅极低电压VGL,并且第(2k)个栅极脉冲Gout(2k)保持在栅极低电压VGL。
如图11中所示,在2D模式中,B级STB(1)至STB(n)中的每一个都向第(2n)条栅极线输出栅极脉冲。在经过三个水平周期至几十个水平周期之后,A级STA(1)至STA(n)中的每一个都向第(2n-1)条栅极线输出栅极脉冲。在2D模式中,由于数据显示部分210的第一扫描TFT 211的导通操作,将数据显示部分210的像素电极充电达到如图7A中所示的数据电压。此外,有源黑条部分220的第三扫描TFT 222导通。在经过三个水平周期至几十个水平周期之后,有源黑条部分220的第二扫描TFT 221导通。因此,将有源黑条部分220的像素电极放电达到公共电压,然后将其充电达到如图7A中所示的数据电压。这样,在2D模式中,数据显示部分210和有源黑条部分220显示2D图像。
如图12中所示,在3D模式中,A级STA(1)至STA(n)中的每一个都向第(2n-1)条栅极线输出栅极脉冲。在经过三个水平周期至几十个水平周期之后,B级STB(1)至STB(n)中的每一个都向第(2n)条栅极线输出栅极脉冲。在3D模式中,由于数据显示部分210的第一扫描TFT 211的导通操作,将数据显示部分210的像素电极充电达到如图7B中所示的数据电压。此外,有源黑条部分220的第二扫描TFT 221导通。在经过三个水平周期至几十个水平周期之后,有源黑条部分220的第三扫描TFT 222导通。因此,使有源黑条部分220的像素电极充电达到数据电压,然后将其放电达到如图7B中所示的公共电压。这样,在3D模式中,数据显示部分210显示3D图像,有源黑条部分220用作黑条。
根据本发明示范性实施方式的立体图像显示器利用第一和第二起始电压来控制用于向连接到数据显示部分和有源黑条部分中每一个的第(2n-1)条栅极线提供栅极脉冲的A级和用于向仅连接到有源黑条部分的第(2n)条栅极线提供栅极脉冲的B级,由此实现有源黑条。结果,由于根据本发明示范性实施方式的立体图像显示器不需要栅极驱动器IC,因此可以减少制造成本。此外,根据本发明示范性实施方式的立体图像显示器在2D模式下操作B级,由此防止晶体管的栅极偏置应力,所述晶体管的栅极连接到级的Q节点。
尽管已经参考本发明的多个示例性实施方式描述了实施方式,但是应当理解所属领域的技术人员能够设计出落入本申请说明书原理范围之内的多种其它修改和实施方式。更具体地,在本申请说明书、附图和权利要求书的范围之内,对于组成部件和/或主题组合布置的布置方式可以进行各种变型和修改。除了组成部件和/或布置方式的变型和修改之外,替代使用对于所属领域的技术人员来说也将是显而易见的。
Claims (12)
1.一种立体图像显示器,包括:
数据显示单元,该数据显示单元包括第一扫描晶体管,该第一扫描晶体管在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向像素电极提供数据线的2D数据电压,并且在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述像素电极提供所述数据线的3D数据电压,其中n是自然数;
有源黑条单元,该有源黑条单元包括第二晶体管和第三晶体管,该第二晶体管在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述像素电极提供所述数据线的2D数据电压并且在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述像素电极提供所述数据线的3D数据电压,该第三晶体管在2D模式中响应于第(2n)条栅极线的低逻辑电平电压而截止并且在3D模式中响应于第(2n)条栅极线的栅极脉冲而将共同施加于公共电极的公共电压提供给所述像素电极;以及
移位寄存器,该移位寄存器包括顺序地向第(2n-1)条栅极线提供栅极脉冲的多个A级和顺序地向第(2n)条栅极线提供栅极脉冲的多个B级。
2.根据权利要求1所述的立体图像显示器,其中所述多个A级是彼此级联的,并且在所述A级从时序控制器接收到第一起始电压时顺序地向第(2n-1)条栅极线提供栅极脉冲,
其中所述多个B级是彼此级联的,并且在所述B级从所述时序控制器接收到第二起始电压时顺序地向第(2n)条栅极线提供栅极脉冲。
3.根据权利要求2所述的立体图像显示器,其中在2D模式和3D模式中均生成所述第一起始电压。
4.根据权利要求3所述的立体图像显示器,其中在2D模式中不生成所述第二起始电压。
5.根据权利要求3所述的立体图像显示器,其中在2D模式中,所述第二起始电压比所述第一起始电压早生成三个水平周期至几十个水平周期。
6.根据权利要求3所述的立体图像显示器,其中在3D模式中,所述第一起始电压比所述第二起始电压早生成三个水平周期至几十个水平周期。
7.根据权利要求2所述的立体图像显示器,其中所述多个A级中的每一个包括接收多个i相时钟之一的时钟端子、接收起始信号的第一输入端子和接收复位信号的第二输入端子,其中所述i相时钟的相位顺序地发生延迟,i是等于或大于3的自然数,
其中所述起始信号是所述第一起始电压或前级的进位信号,所述复位信号是所述第一起始电压或后级的进位信号。
8.根据权利要求7所述的立体图像显示器,其中所述多个A级中的每一个包括:
Q节点充电电路,被配置成响应于所述起始信号而将Q节点充电;
节点控制器,被配置成控制Q节点和QB节点的充电和放电操作;
Q节点放电电路,被配置成响应于所述复位信号而将Q节点放电;以及
输出单元,被配置成基于Q节点和QB节点的电压而通过输出节点输出栅极脉冲。
9.根据权利要求2所述的立体图像显示器,其中所述多个B级中的每一个包括接收多个i相时钟之一的时钟端子、接收起始信号的第一输入端子和接收复位信号的第二输入端子,其中所述i相时钟的相位顺序地发生延迟,i是等于或大于3的自然数,
其中所述起始信号是所述第二起始电压或前级的进位信号,所述复位信号是所述第二起始电压或后级的进位信号。
10.根据权利要求9所述的立体图像显示器,其中所述多个B级中的每一个包括:
Q节点充电电路,被配置成响应于所述起始信号而将Q节点充电;
节点控制器,被配置成控制Q节点和QB节点的充电和放电操作;
Q节点放电电路,被配置成响应于所述复位信号而将Q节点放电;以及
输出单元,被配置成基于Q节点和QB节点的电压而通过输出节点输出栅极脉冲。
11.根据权利要求2所述的立体图像显示器,其中从所述时序控制器接收多个i相时钟,所述i相时钟的相位顺序地发生延迟,其中i是等于或大于3的自然数,
其中i相时钟电平的电压被电平移位到栅极高电压和低于该栅极高电压的栅极低电压。
12.一种用于驱动立体图像显示器的方法,包括以下步骤:
在2D模式中响应于第(2n-1)条栅极线的栅极脉冲而向数据显示部分的像素电极和有源黑条部分的像素电极提供数据线的2D数据电压,其中n是自然数;
在3D模式中响应于第(2n-1)条栅极线的栅极脉冲而向所述数据显示部分的像素电极和所述有源黑条部分的像素电极提供所述数据线的3D数据电压;
在3D模式中响应于第(2n)条栅极线的栅极脉冲而将共同施加于公共电极的公共电压提供给所述像素电极;以及
顺序地向第(2n-1)条栅极线提供栅极脉冲并且顺序地向第(2n)条栅极线提供栅极脉冲。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100134535A KR101296904B1 (ko) | 2010-12-24 | 2010-12-24 | 입체영상 표시장치 및 그 구동방법 |
KR10-2010-0134535 | 2010-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102547331A true CN102547331A (zh) | 2012-07-04 |
CN102547331B CN102547331B (zh) | 2014-10-15 |
Family
ID=46316095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110329321.2A Expired - Fee Related CN102547331B (zh) | 2010-12-24 | 2011-10-24 | 立体图像显示器及其驱动方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8933861B2 (zh) |
KR (1) | KR101296904B1 (zh) |
CN (1) | CN102547331B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104077995A (zh) * | 2014-06-30 | 2014-10-01 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104103229A (zh) * | 2014-06-30 | 2014-10-15 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104581131A (zh) * | 2015-01-30 | 2015-04-29 | 京东方科技集团股份有限公司 | 像素结构、阵列基板及其控制方法和显示器件 |
TWI716757B (zh) * | 2017-11-27 | 2021-01-21 | 南韓商Lg顯示器股份有限公司 | 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置 |
CN112470210A (zh) * | 2018-08-03 | 2021-03-09 | 三星显示有限公司 | 时钟及电压生成电路和包括时钟及电压生成电路的显示装置 |
CN114765019A (zh) * | 2020-12-31 | 2022-07-19 | 乐金显示有限公司 | 选通驱动器电路和包括该选通驱动器电路的显示装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI440012B (zh) * | 2012-02-17 | 2014-06-01 | Chunghwa Picture Tubes Ltd | 雙層式可切換立體液晶顯示器及其操作方法 |
US9036766B2 (en) | 2012-02-29 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20140003145A (ko) * | 2012-06-29 | 2014-01-09 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 및 그 구동 방법 |
KR101984580B1 (ko) * | 2012-10-23 | 2019-06-03 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치 |
KR102015396B1 (ko) * | 2012-11-27 | 2019-08-28 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이의 구동방법 |
CN103995376A (zh) * | 2014-06-12 | 2014-08-20 | 深圳市华星光电技术有限公司 | 3d显示的像素插黑方法及使用该方法的电路 |
KR20160087022A (ko) | 2015-01-12 | 2016-07-21 | 삼성디스플레이 주식회사 | 표시패널 |
KR102387349B1 (ko) * | 2015-09-08 | 2022-04-15 | 엘지디스플레이 주식회사 | 표시장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002185983A (ja) * | 2000-12-13 | 2002-06-28 | Arisawa Mfg Co Ltd | 3d映像表示体形成用フィルム及び3d映像表示装置 |
US20050243586A1 (en) * | 2004-04-16 | 2005-11-03 | Hoon-Ju Chung | Digital driving method of organic electroluminescent display device |
TW200820192A (en) * | 2006-10-27 | 2008-05-01 | Innolux Display Corp | Liquid crystal display, driving circuit and driving method thereof |
CN101515444A (zh) * | 2008-02-22 | 2009-08-26 | 胜华科技股份有限公司 | 显示器驱动方法 |
CN101719382A (zh) * | 2008-10-08 | 2010-06-02 | Nec液晶技术株式会社 | 移位寄存器、显示装置及移位寄存器的驱动方法 |
CN101888564A (zh) * | 2009-05-15 | 2010-11-17 | 乐金显示有限公司 | 图像显示设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101444105B (zh) * | 2005-12-20 | 2011-06-22 | 皇家飞利浦电子股份有限公司 | 自动立体显示设备 |
KR100893616B1 (ko) * | 2006-04-17 | 2009-04-20 | 삼성모바일디스플레이주식회사 | 전자 영상 기기, 2d/3d 영상 표시 장치 및 그 구동방법 |
KR101252002B1 (ko) * | 2006-05-23 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP4497328B2 (ja) * | 2006-10-25 | 2010-07-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP5241724B2 (ja) * | 2007-09-12 | 2013-07-17 | シャープ株式会社 | シフトレジスタ |
KR101354329B1 (ko) * | 2009-04-17 | 2014-01-22 | 엘지디스플레이 주식회사 | 영상표시장치 |
KR20110041282A (ko) * | 2009-10-15 | 2011-04-21 | 삼성전자주식회사 | 표시장치 및 이의 구동방법 |
KR101236519B1 (ko) * | 2010-08-06 | 2013-02-21 | 엘지디스플레이 주식회사 | 입체 영상 표시장치와 그 구동 방법 |
-
2010
- 2010-12-24 KR KR1020100134535A patent/KR101296904B1/ko active IP Right Grant
-
2011
- 2011-10-24 CN CN201110329321.2A patent/CN102547331B/zh not_active Expired - Fee Related
- 2011-12-07 US US13/313,815 patent/US8933861B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002185983A (ja) * | 2000-12-13 | 2002-06-28 | Arisawa Mfg Co Ltd | 3d映像表示体形成用フィルム及び3d映像表示装置 |
US20050243586A1 (en) * | 2004-04-16 | 2005-11-03 | Hoon-Ju Chung | Digital driving method of organic electroluminescent display device |
TW200820192A (en) * | 2006-10-27 | 2008-05-01 | Innolux Display Corp | Liquid crystal display, driving circuit and driving method thereof |
CN101515444A (zh) * | 2008-02-22 | 2009-08-26 | 胜华科技股份有限公司 | 显示器驱动方法 |
CN101719382A (zh) * | 2008-10-08 | 2010-06-02 | Nec液晶技术株式会社 | 移位寄存器、显示装置及移位寄存器的驱动方法 |
CN101888564A (zh) * | 2009-05-15 | 2010-11-17 | 乐金显示有限公司 | 图像显示设备 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104077995A (zh) * | 2014-06-30 | 2014-10-01 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104103229A (zh) * | 2014-06-30 | 2014-10-15 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104103229B (zh) * | 2014-06-30 | 2016-11-23 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104077995B (zh) * | 2014-06-30 | 2017-01-04 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104581131A (zh) * | 2015-01-30 | 2015-04-29 | 京东方科技集团股份有限公司 | 像素结构、阵列基板及其控制方法和显示器件 |
CN104581131B (zh) * | 2015-01-30 | 2017-07-07 | 京东方科技集团股份有限公司 | 像素结构、阵列基板及其控制方法和显示器件 |
US10210839B2 (en) | 2015-01-30 | 2019-02-19 | Boe Technology Group Co., Ltd. | Pixel structure, array substrate and method for controlling the same, and display device |
TWI716757B (zh) * | 2017-11-27 | 2021-01-21 | 南韓商Lg顯示器股份有限公司 | 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置 |
US11308872B2 (en) | 2017-11-27 | 2022-04-19 | Lg Display Co., Ltd. | OLED display panel for minimizing area of internalconnection line part for connecting GIP dirving circuit located in active area and OLED display device comprising the same |
CN112470210A (zh) * | 2018-08-03 | 2021-03-09 | 三星显示有限公司 | 时钟及电压生成电路和包括时钟及电压生成电路的显示装置 |
CN114765019A (zh) * | 2020-12-31 | 2022-07-19 | 乐金显示有限公司 | 选通驱动器电路和包括该选通驱动器电路的显示装置 |
CN114765019B (zh) * | 2020-12-31 | 2024-01-05 | 乐金显示有限公司 | 选通驱动器电路和包括该选通驱动器电路的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20120072676A (ko) | 2012-07-04 |
US20120162206A1 (en) | 2012-06-28 |
CN102547331B (zh) | 2014-10-15 |
KR101296904B1 (ko) | 2013-08-20 |
US8933861B2 (en) | 2015-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102547331B (zh) | 立体图像显示器及其驱动方法 | |
US8890948B2 (en) | Image display device and method for driving the same | |
KR101596963B1 (ko) | 입체영상표시장치 | |
US8952942B2 (en) | Image display device capable of implementing 2D image and 3D image and driving method thereof | |
KR20100023613A (ko) | 표시 장치 및 그의 구동 방법 | |
US8810569B2 (en) | Image display device capable of switching 2D mode and 3D mode | |
CN102984533B (zh) | 立体图像显示器 | |
CN102760418A (zh) | 立体图像显示装置及其驱动方法 | |
US20130009941A1 (en) | Image display device | |
CN103033963B (zh) | 立体图像显示器 | |
CN104253987A (zh) | 立体图像显示器及其驱动方法 | |
CN104683782B (zh) | 3d图像显示设备 | |
KR101806504B1 (ko) | 입체영상 표시장치 | |
KR101900938B1 (ko) | 입체영상 표시장치 | |
KR101885788B1 (ko) | 입체영상 표시장치 | |
KR101780821B1 (ko) | 입체영상 표시장치 | |
CN102547345B (zh) | 立体图像显示器 | |
KR101829461B1 (ko) | 입체영상 표시장치와 그 구동방법 | |
KR20130127764A (ko) | 3차원 영상 표시 방법 및 이를 수행하기 위한 3차원 영상 표시 장치 | |
KR101803566B1 (ko) | 영상표시장치 및 그의 구동방법 | |
KR101957971B1 (ko) | 입체 영상 표시장치 | |
KR101948894B1 (ko) | 입체영상 표시장치 | |
KR101803564B1 (ko) | 입체영상 표시장치와 그 구동방법 | |
KR101803572B1 (ko) | 입체영상 표시장치 | |
KR20130002704A (ko) | 입체영상 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141015 Termination date: 20201024 |