CN102547276B - 多功能编码器和解码器设备及其方法 - Google Patents
多功能编码器和解码器设备及其方法 Download PDFInfo
- Publication number
- CN102547276B CN102547276B CN201110409144.9A CN201110409144A CN102547276B CN 102547276 B CN102547276 B CN 102547276B CN 201110409144 A CN201110409144 A CN 201110409144A CN 102547276 B CN102547276 B CN 102547276B
- Authority
- CN
- China
- Prior art keywords
- video
- video information
- fifo buffer
- processing module
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/439—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本公开涉及一种用于编码和解码视频信息的技术,该技术使用了多个视频处理模块VPM,据此每一个视频处理模块都专用于特定的视频处理功能,诸如过滤、矩阵算术运算等等。在视频处理模块之间使用一组先入先出FIFO缓冲器来传送信息。例如,为了将像素信息从第一VPM传送到第二VPM,第一VPM会将像素信息保存在FIFO缓冲器的头部,而第二VPM则会从FIFO缓冲器的尾部检索信息。由此,FIFO缓冲器允许在VPM之间传送信息,而无需将信息存入高速缓存或可能降低视频处理速度的其他技术。
Description
技术领域
本公开一般涉及数据处理,尤其涉及视频信息的处理。
背景技术
在诸如录像机、机顶盒、DVD播放机等的多种视频设备中,数字视频信息的存储和通信是非常有用的。由于未经压缩的视频信息有可能需要大量带宽,因此在存储或通信之前,在编码器设备上通常会对视频信息进行压缩,并且在解码器设备上对其进行解压缩以再现和显示。用于压缩和解压缩视频信息的特定格式被称为编解码器。为了增强视频设备的灵活性,人们往往希望视频处理设备能够基于多种编解码器来编码或解码视频信息。相应地,视频处理设备可能包含大量的专用硬件模块,由此将每一个专用硬件模块设计成根据相应的编解码器来编码或解码接收到的视频信息。但是,这种专用硬件模块可能会耗费非预期数量的电路面积和其他资源。
附图说明
通过参考附图,本领域技术人员可以更好地理解本公开,并且可以清楚了解本发明的众多特征和优点。在不同的图中使用的相同参考符号指示的是相似或相同的项。
图1是示出了根据本公开的一个实施例的视频处理设备的框图。
图2是示出了根据本公开的一个实施例的图1的视频处理设备的模块方面的框图。
图3是示出了根据本公开的一个实施例的图2的环形缓冲器的操作的图示。
图4是示出了根据本公开的一个实施例的图2的视频处理模块和环形缓冲器的操作的图示。
图5是示出了根据本发明的一个实施例的视频比特流的处理方法的流程图。
具体实施方式
图1-5示出的是使用多个视频处理模块(VPM)来编码和解码视频信息的例示技术,据此,每一个视频处理模块都专用于特定视频处理功能,诸如过滤、矩阵算术运算等等。通过使用一组先入先出(FIFO)缓冲器而在视频处理模块之间传送信息。例如,为了将像素信息从第一VPM传送到第二VPM,第一VPM会在FIFO缓冲器的头部保存像素信息,而第二VPM则从FIFO缓冲器的尾部检索信息。由此,FIFO缓冲器允许在VPM之间传送信息,而不用将信息存入高速缓存或可能降低视频处理速度的其他技术。
更进一步,用于在VPM之间传送信息的FIFO可以是基于用以编码和解码视频信息的视频编解码器而从一组FIFO中选择的。作为例示,VPM可以被灵活地配置成实施不同的编解码器以在VPM上以特定顺序来处理视频信息,其中所述特定顺序是以与视频信息相关联的编解码器为基础的。例如,对于一个视频编解码器,VPM(用VPMA表示)可以处理视频信息,其结果则被提供给另一个VPM(用VPMB表示)。对于不同的视频编解码器,VPM A可以对视频信息进行处理,其结果则被传递给不同的VPM(用VPM C表示)。相应地,对于第一编解码器,VPM A可以通过将视频处理的结果保存在一个FIFO上来将结果传送到VPM B,并且对于第二编解码器,VPM A可以通过将视频处理的结果保存在不同的FIFO上来将结果传送到VPMC。由此,通过使用FIFO来传送信息,可以允许每一个VPM实施特定的编码或解码功能,其中这些功能之间的关系至少部分是根据用以在VPM之间传送信息的特定FIFO来确定的。
图1示出的是根据本公开的一个实施例的视频处理设备102的框图。出于论证目的,假设视频处理设备102是一个视频解码器设备。然而在其他实施例中,视频处理设备102也可以是视频编码器,或者可以同时执行视频编码和视频解码。
视频解码器102是一个处理器设备,该设备通常被配置成基于与视频比特流相关联的编解码器来接收和解码经过压缩的视频比特流。作为例示,视频解码器102可被引入到诸如DVD播放器之类的视频回放设备中,其中该设备从存储介质中检索进过压缩的视频信息,并且将这些经过压缩的视频信息经由视频比特流提供给视频解码器102。视频解码器102确定用以压缩视频信息的编解码器,并且根据所确定的编解码器来解码视频信息以产生解码视频流。所述解码视频流可被存储、被提供给用于显示的再现设备等等,或是其任何组合。这里使用的术语“编解码器”指的是用于编码(例如压缩)或解码(例如解压缩)视频信息的算法。
为了帮助编码或解码视频比特流,视频解码器102包括帧缓冲器103、指令提取和解码模块104、存储器105、***寄存器106、存储器控制器107、视频处理模块110以及环形缓冲器115。帧缓冲器103是用于接收和存储经由视频比特流传送的视频信息的存储器结构,诸如先入先出(FIFO)缓冲器。特别地,帧缓冲器103存储像素信息、运动矢量信息以及代表了用于显示的一组视频图像的其他信息。在一个实施例中,帧缓冲器103可以存储经由视频比特流接收的压缩视频信息以及已由视频解码器102解码的视频信息。作为例示,帧缓冲器103可以接收嵌入在视频比特流中的压缩视频信息,存储压缩视频信息,将压缩视频信息提供给视频解码器102的其他模块以供解压缩,存储解压缩视频信息的一个或多个帧,以及将解压缩的帧提供给另一模块或设备以供再现和显示。
指令提取和解码模块104提取并解码指令集以解码经由视频比特流接收的视频信息。特别地,指令提取和解码模块104是与指令流水线(未显示)相关联的一组阶段,据此,每一个指令流水线阶段都依照相应阶段的功能来处理信息。作为例示,指令提取和解码模块104从指令缓冲器(未显示)中提取指令,并且将取回的指令解码成一个或多个指令操作以提供给执行模块来加以执行。保存在指令缓冲器中的指令用于:确定与经由视频比特流接收的视频信息相关联的编解码器,以及基于所确定的编解码器来解压缩视频信息。
VPM 110包括一个或多个执行模块,据此,每一个执行模块都接收指令操作,并且依照操作所指示的参数来执行其专用任务。例如,对专用于矩阵算术运算的VPM来说,指令操作可以指示将要执行的特定算术运算,用于该算术运算的运算数等等。在一个实施例中,每一个VPM 110都被配置成执行指定类型的操作,例如从存储器中检索信息、过滤、矩阵算术等等。通过使用指令操作序列,视频解码器102对在视频处理模块110处接收的视频信息进行处理以根据相关联的编解码器来解码视频信息。特别地,该指令操作序列控制视频处理模块来确定与接收到的视频信息相关联的编解码器,基于所确定的编解码器来解压缩视频信息,以及存储经过解压缩的视频信息。
在另一个实施例中,指令操作序列可以对VPM 110进行控制以根据多个可用编解码器之一来编码视频信息。例如,该指令操作序列可以控制视频处理模块来确定编解码器选择,基于所确定的编解码器来压缩视频信息,以及存储经过压缩的视频信息。
存储器105是供视频解码器102用来存储在解码器的操作过程中使用的信息的易失性或非易失性存储器或是其任何组合。相应地,存储器105可以基于控制信令而在存储器地址指定的位置处存储信息和提供在该位置处的信息。存储器控制器107是一个控制设备,该控制设备接收请求要在存储器105中存储的信息或是要从存储器105中检索的信息的指令操作。作为响应,存储器控制器107向存储器105提供控制信令以执行所指示的操作。***寄存器106是一组响应于控制信令来存储信息以及提供所存储的信息的可访问寄存器。
环形缓冲器115是一组FIFO缓冲器,据此,响应于一个或多个指令操作,每一个环形缓冲器都基于相应的头部和尾部指针的位置来存储和检索信息。作为例示,每一个环形缓冲器都与相应的头部指针和相应的尾部指针相关联,其中头部指针指示下一个存储信息的位置,而尾部指针指示下一个检索信息的位置。响应于存储操作,环形缓冲器将信息保存在头部指针指示的位置。类似地,响应于加载操作,环形缓冲器检索在尾部指针指示的位置处的信息。更进一步,响应于加载和存储操作,尾部指针和加载指针分别被调整成缓冲器中的下一个顺序位置以便于进行操作,如FIFO存储器。当每一个指针到达用于缓冲器的顺序存储器中的指定末端位置时,该指针将被返回到顺序存储器中的指定初始位置,由此建立缓冲器的环形结构。
在视频解码器102的操作过程中,视频处理模块110使用了环形缓冲器115而在处理模块之间传送信息。通过参考图2,可以更好地理解该处理,其中该图示出的是视频处理模块110和环形缓冲器115的特定实施例。在所示出的实施例中,视频处理模块包括N个处理模块,其中N是整数。图2示出了N个视频处理模块中的3个视频处理模块,其中包括视频处理模块221、222和223。环形缓冲器115包括环形缓冲器控制器217以及M个单独的环形缓冲器,其中M是一个是整数。在一个实施例中,M等于N-1。图2示出了M个环形缓冲器中的三个环形缓冲器,其中包括环形缓冲器231、232和环形缓冲器233。在一个实施例中,环形缓冲器被物理定位成四个环形缓冲器全都处于一个群集中以共享环形缓冲器控制器,以及共享在缓冲器上存储信息的物理RAM设备。
环形缓冲器控制器217是被配置成在视频处理模块110与环形缓冲器之间提供接口的模块。相应地,环形缓冲器控制器217从视频处理模块110接收指示与环形缓冲器相关联的指令操作的控制信令。该控制信令指示所述指令操作是加载还是存储,在发生存储操作的情况下被存储的数据,以及与操作相关联的环形缓冲器,以及在发生加载操作的情况下接收来自环形缓冲器的数据。响应于控制信令,环形缓冲器控制器217在所指示的环形缓冲器上执行所指示的加载或存储操作。例如,在存储操作的情况下,环形缓冲器控制器217将数据保存在所指示的缓冲器处。在加载操作的情况下,环形缓冲器控制器217从缓冲器中检索已存储的信息,并且将检索到的信息提供给请求加载操作的视频处理模块。该环形缓冲器控制器217还管理用于每一个环形缓冲器的头部和尾部指针以为每一个缓冲器实施FIFO结构。
在操作中,视频处理模块110使用环形缓冲器115在模块之间传送信息。特别地,响应于完成了对诸如像素之类的信息段的指定处理操作,视频处理模块会将经过处理的信息保存在其中一个环形缓冲器115中。另一个视频处理模块则可以从环形缓冲器中检索经过处理的信息以进行进一步处理。
这可以参考图3示出的示例而被更好地理解,在该示例中,VPM221执行过滤操作,VPM 222执行矩阵算术运算,而环形缓冲器231被用于将信息从VPM 221传送到VPM 222。出于例示目的,假设像素是由VPM 221过滤的,并且经过过滤的像素随后被传送到VPM 222以执行矩阵算术。图3示出了处于两个不同时间的环形缓冲器231的内容,其中这两个时间是用T1和T2表示的,并且时间T1在时间T2之前。图3的示例进一步示出了环形缓冲器231的头部位置和尾部位置,并且这两个位置分别是用头部位置341和尾部位置342标识。应该了解的是,在相关联的指针响应于在环形缓冲器231中存储数据和从环形缓冲器231中检索数据而发生变化时,头部位置341和尾部位置342中的每一个的物理位置和地址也会改变。此外还应该了解,由于环形缓冲器231是FIFO结构,因此头部位置241和尾部位置242的相对位置有可能会改变,并且将会取决于在缓冲器上存储的信息量。例如,如果在环形缓冲器231上只存储了一个像素,那么头部位置241和尾部位置242将会是同一位置。
为了例示VPM 221与VPM 222之间的信息传送,在时间T1,VPM 221在头部位置231存储用PV550标记的已过滤像素值。此外,在时间T1,在尾部位置342具有可供VPM 222经由加载操作检索并用PV475标记的不同的已过滤像素值。在时间T2,尾部位置对应于存储PV550的位置。相应地,在时间T2,VPM 222提供的加载操作会导致将PV550提供给VPM 222。
如图3中示出的示例所指,环形缓冲器231的FIFO结构允许在VPM 221与222之间传递像素,而不用考虑其他VPM处的加载和存储操作的定时。例如,VPM 222可以从环形缓冲器231中加载像素值,而不必轮询缓冲器或以其他方式确定是否存在可供加载的像素值。相比于使用高速缓存或***存储器来传送信息的常规设备,这允许更快地在VPM之间传送信息。与高速缓存的管理相关联的开销可能影响视频处理速度。特别地,如果将信息存入高速缓存或诸如***存储器之类的可寻址存储器,那么可能需要计算用于存储或检索视频信息的存储器位置的地址。相比之下,环形缓冲器115不包括可以单独寻址的存储位置。换言之,环形缓冲器105的缓冲位置不能依照与每一个位置相关联的地址来单独寻址。取而代之的是,每一个可被访问的环形缓冲器115的唯一位置是相应的头部和尾部指针指向的位置。相应地,对环形缓冲器115所进行的访问不需要执行地址计算,由此与高速缓存或***存储器相比缩短了访问时间。因此,由于减少了将信息存入高速缓存或***存储器的需要,环形缓冲器115可以提高处理视频比特流的速率。更进一步,在一些常规***中,VPM必须在彼此之间传递信息以指示该数据何时可供处理。这可能会非预期地提升提供给每一个VPM的指令操作的复杂度。由此,环形缓冲器115允许简化向每一个VPM提供指令操作的软件。
进一步地,环形缓冲器115提供了改变VPM 110处理信息的顺序的灵活性。特别地,用于不同编解码器的解码可能需要按照不同的顺序来执行处理操作。例如,一种编解码器可能需要先对视频信息进行过滤,然后对其进行矩阵算术运算。而一种不同的编解码器则可能需要在过滤操作之前执行矩阵算术运算。相应地,环形缓冲器115允许在VPM 110之间传送信息以实施与视频信息相关联的编解码器所需要的处理顺序。通过参考图4,可以更好地理解这一点,其中图4示出的是在用T1和T2指示的两个不同时间间隔上通过VPM 110的视频信息流。假设在时间间隔T1,VPM 110正在解码与一个编解码器相关联的视频信息,并且在时间间隔T2,VPM 110正在解码与不同编解码器相关联的视频信息。相应地,在时间间隔T1,VPM 22将通过将已处理的信息保存在环形缓冲器231上来将已处理的信息传送到VPM222。VPM 22从环形缓冲器231中检索经过处理的信息,进一步处理该信息,并且将结果保存在环形缓冲器232上以传送到另一个VPM。在时间间隔T2,VPM 221通过将经过处理的信息保存在环形缓冲器235上来将信息传送到VPM 225。VPM 222从环形缓冲器235中检索经过处理的信息,对该信息进行进一步的处理,并且将结果保存在环形缓冲器231上以传送到另一个VPM。由此如图4所示,VPM用以传送信息的特定缓冲器取决于与正被解码的视频信息相关联的编解码器。
在VPM 110上处理视频信息以及在环形缓冲器115上存储视频信息的顺序可以通过在用于解码或编码视频信息的指令操作中放置恰当的加载和存储指令来实施。作为例示,与解码特定编解码器相关联的指令操作可以包括从指定的环形缓冲器中加载视频信息的指令操作,其中环形缓冲器是由加载操作的自变量指示的。例如,指令操作LOAD REGA,BUF1可以指示VPM将处于环形缓冲器BUF1的尾部位置的信息加载到寄存器A。后续的指令操作可以指示VPM处理寄存器A的内容。其他指令操作可以将经过处理的信息保存在该指令的自变量指示的环形缓冲器上。由此,通过针对每一个VPM使用加载和存储指令操作,据此由每一个加载和存储指令的自变量来指定从其加载或存储信息的特定缓冲器,视频解码器102可以确定在解码器上处理视频信息的顺序。相应地,由于处理视频信息的顺序是以与视频信息相关联的编解码器为基础的,因此,提供给每一个VPM 110的加载和存储指令的自变量将会取决于与视频信息相关联的编解码器。
参考图5,该图示出了在视频解码器102上处理视频比特流的方法的流程图。在方框502,视频解码器102接收视频比特流。在方框504,视频解码器102确定与视频比特流所代表的视频信息相关联的编解码器。特别地,视频解码器102将会确定编解码器所指示的、用于压缩视频信息的技术。在方框506,视频解码器102基于编解码器来确定VPM 110处理视频信息的顺序。在方框508,视频信息按照所确定的顺序被提供给下一个VPM以进行处理。在方框510,视频解码器102确定视频信息的处理是否完成。举例来说,视频解码器可以确定是否依照编解码器解压缩了视频信息。如果视频信息处理结束,那么该流程前进至方框514,并且经过处理的视频信息将被保存在帧缓冲器103处。如果视频信息的处理尚未结束,那么该流程移动到方框512,并且经过处理的视频信息将会如所确定的处理顺序所示的那样保存在某一个环形缓冲器115上。该方法流程返回到方框508,在那里,依照所确定的顺序的下一个VPM将会从环形缓冲器中检索视频信息以进行进一步处理。
对本领域技术人员来说,通过考虑说明书以及实践这里公开的公开内容,本公开的其他实施例、用途和优点将是显而易见的。说明书和附图应该被认为仅仅是例示性的,并且相应地,本公开的范围意图仅仅由后续权利要求及其等同来限定。
Claims (20)
1.一种多媒体处理设备中的方法,所述方法包括:
在指令流水线的第一视频处理模块处第一次处理第一视频信息以确定第一处理视频信息;
响应于识别出第一视频信息与第一编解码器相关联,将第一处理视频信息存储在从多个先入先出FIFO缓冲器中选择的第一FIFO缓冲器;
响应于识别出第一视频信息根据第一编解码器被编码,从第一FIFO缓冲器中检索第一处理视频信息以在指令流水线的第二视频处理模块处进行处理;
在第一视频处理模块处第二次处理第二视频信息以确定第二处理视频信息;及
响应于识别出第二视频信息与第二编解码器相关联,将第二处理视频信息存储在从多个FIFO缓冲器中选择的第二FIFO缓冲器,所述第一编解码器不同于所述第二编解码器,并且所述第二FIFO缓冲器不同于所述第一FIFO缓冲器。
2.根据权利要求1所述的方法,还包括:
在第二视频处理模块处对第一处理视频信息进行处理以确定第三处理视频信息;
将第三处理视频信息存储在第三FIFO缓冲器;以及
从第三FIFO缓冲器中检索第三处理视频信息以在第三视频处理模块处进行处理。
3.根据权利要求2所述的方法,还包括:
基于第一编解码器来选择第三FIFO缓冲器。
4.根据权利要求1所述的方法,其中将第一处理视频信息存储在第一FIFO缓冲器包括:
基于具有识别第一FIFO缓冲器的操作数的存储指令而将第一处理视频信息存储在第一FIFO缓冲器。
5.根据权利要求4所述的方法,其中从第一FIFO缓冲器中检索第一处理视频信息包括:基于具有识别第一FIFO缓冲器的操作数的加载指令而从第一FIFO缓冲器中检索第一处理视频信息。
6.根据权利要求1所述的方法,还包括:
从第二FIFO缓冲器中检索第二处理视频信息以在不同于第一视频处理模块的第三视频处理模块处进行处理以便确定第三处理视频信息。
7.根据权利要求6所述的方法,还包括:
响应于识别出第二视频信息根据第二编解码器被编码,将第三处理视频信息存储在第一FIFO缓冲器。
8.根据权利要求6所述的方法,还包括:
响应于识别出第二视频信息与第二编解码器相关联,将第三处理视频信息存储在第三FIFO缓冲器上。
9.根据权利要求1所述的方法,其中第一视频处理模块和第二视频处理模块被配置成执行与解压缩视频信息相关联的操作。
10.根据权利要求1所述的方法,其中第一视频处理模块和第二视频处理模块被配置成执行与压缩视频信息相关联的操作。
11.一种多媒体处理设备中的方法,包括:
响应于第一次接收到代表与第一编解码器相关联的第一视频信息的第一视频比特流,基于第一编解码器选择多个先入先出FIFO缓冲器中的第一FIFO缓冲器;
响应于接收到第一视频信息而在第一FIFO缓冲器上存储在指令流水线中的第一视频处理模块处处理的第二视频信息;
响应于第二次接收到代表与第二编解码器相关联的第二视频信息的第二视频比特流,基于第二编解码器选择多个FIFO缓冲器中的第二FIFO缓冲器,所述第二FIFO缓冲器不同于所述第一FIFO缓冲器,并且所述第二编解码器不同于所述第一编解码器;以及
响应于接收到第二视频信息而在第二FIFO缓冲器上存储在第一视频处理模块处处理的第三视频信息。
12.根据权利要求11所述的方法,还包括:
在第二视频处理模块处对第三处理视频信息进行处理以确定第四视频信息;以及
响应于识别出第三视频信息与第二编解码器相关联而在第一FIFO缓冲器存储第四视频信息。
13.根据权利要求11所述的方法,其中第一视频处理模块和第二视频处理模块被配置成执行与解压缩第一视频信息相关联的操作。
14.根据权利要求11所述的方法,其中第一视频处理模块和第二视频处理模块被配置成执行与压缩第一视频信息相关联的操作。
15.一种多媒体处理设备,包括:
用于第一次接收代表第一视频信息的第一信号和第二次接收代表第二视频信息的第二信号的输入端;
指令流水线中的多个视频处理模块,所述多个视频处理模块包括第一视频处理模块和第二视频处理模块,其中所述多个视频处理模块中的每一个都执行相关联的视频处理操作;以及
与不同编解码器相关联的多个先入先出FIFO缓冲器,其中基于与第一视频信息相关联的第一编解码器,从多个FIFO缓冲器中选择要耦合在第一视频处理模块和第二视频处理模块之间的第一FIFO缓冲器,所述第一FIFO缓冲器存储由第一视频处理模块提供的第一处理视频信息并且将第一处理视频信息提供给第二视频处理模块,并且其中基于与第二视频信息相关联的第二编解码器,从多个FIFO缓冲器中选择要耦合在第一视频处理模块和第三视频处理模块之间的第二FIFO缓冲器以存储由第一视频处理模块处理的第二处理视频信息,第二FIFO缓冲器不同于第一FIFO缓冲器。
16.根据权利要求15所述的多媒体处理设备,其中基于与第二视频信息相关联的第二编解码器,选择要耦合在第三视频处理模块和第四视频处理模块之间的第一FIFO缓冲器。
17.根据权利要求16所述的多媒体处理设备,其中第一FIFO缓冲器响应于存储指令具有识别第一FIFO缓冲器的操作数而存储第一处理视频信息。
18.根据权利要求17所述的多媒体处理设备,其中第二FIFO缓冲器响应于加载指令具有识别第一FIFO缓冲器的操作数而检索第一处理视频信息。
19.根据权利要求15所述的多媒体处理设备,其中第一视频处理模块和第二视频处理模块被配置成执行与解压缩第一视频信息相关联的操作。
20.根据权利要求15所述的多媒体处理设备,其中第一视频处理模块和第二视频处理模块被配置成执行与压缩第一视频信息相关联的操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/965,109 | 2010-12-10 | ||
US12/965,109 US8854382B2 (en) | 2010-12-10 | 2010-12-10 | Multi-function encoder and decoder devices, and methods thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102547276A CN102547276A (zh) | 2012-07-04 |
CN102547276B true CN102547276B (zh) | 2017-03-01 |
Family
ID=45318900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110409144.9A Expired - Fee Related CN102547276B (zh) | 2010-12-10 | 2011-12-09 | 多功能编码器和解码器设备及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8854382B2 (zh) |
EP (1) | EP2464117A1 (zh) |
CN (1) | CN102547276B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9369754B2 (en) * | 2014-06-13 | 2016-06-14 | Qualcomm Incorporated | Video content tracking |
US10547491B2 (en) * | 2017-08-28 | 2020-01-28 | Genband Us Llc | Transcoding with a vector processing unit |
US10958934B2 (en) * | 2018-07-27 | 2021-03-23 | Tencent America LLC | History-based affine merge and motion vector prediction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007040297A1 (en) * | 2005-10-06 | 2007-04-12 | Humax Co., Ltd. | Device and method for merging codecs |
CN101243690A (zh) * | 2005-08-17 | 2008-08-13 | Nxp股份有限公司 | 保持高速缓存器位置的视频编码和解码方法 |
CN101909212A (zh) * | 2010-08-05 | 2010-12-08 | 上海交通大学 | 可重构多媒体SoC的多标准宏块预测*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294669A (ja) | 2007-05-23 | 2008-12-04 | Toshiba Corp | 画像符号化装置 |
-
2010
- 2010-12-10 US US12/965,109 patent/US8854382B2/en active Active
-
2011
- 2011-12-06 EP EP11192163A patent/EP2464117A1/en not_active Withdrawn
- 2011-12-09 CN CN201110409144.9A patent/CN102547276B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101243690A (zh) * | 2005-08-17 | 2008-08-13 | Nxp股份有限公司 | 保持高速缓存器位置的视频编码和解码方法 |
WO2007040297A1 (en) * | 2005-10-06 | 2007-04-12 | Humax Co., Ltd. | Device and method for merging codecs |
CN101909212A (zh) * | 2010-08-05 | 2010-12-08 | 上海交通大学 | 可重构多媒体SoC的多标准宏块预测*** |
Non-Patent Citations (1)
Title |
---|
ANALYSIS OF AN SOC ARCHITECTURE FOR MPEG RECONFIGURABLE VIDEO;Jer-Min Hsiao,et al;《IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》;20070531;761-763 * |
Also Published As
Publication number | Publication date |
---|---|
US8854382B2 (en) | 2014-10-07 |
CN102547276A (zh) | 2012-07-04 |
EP2464117A1 (en) | 2012-06-13 |
US20120147017A1 (en) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140086309A1 (en) | Method and device for encoding and decoding an image | |
US20190320194A1 (en) | Virtual frame buffer system and method | |
US10607623B2 (en) | Methods and apparatus for supporting communication of content streams using efficient memory organization | |
US11212540B2 (en) | Video data processing system | |
CN102547276B (zh) | 多功能编码器和解码器设备及其方法 | |
EP1747513B1 (en) | Hierarchical processor architecture for video processing | |
RU2265879C2 (ru) | Устройство и способ для извлечения данных из буфера и загрузки их в буфер | |
US9100042B2 (en) | High throughput decoding of variable length data symbols | |
US6748520B1 (en) | System and method for compressing and decompressing a binary code image | |
CN105874774A (zh) | 用于在帧的处理过程中保持计数表的计数表保持装置以及相关的保持方法 | |
CN111279617A (zh) | 数据解压缩的装置与方法 | |
US20070230579A1 (en) | Serial processing of video signals using a programmable hardware device | |
US11438599B2 (en) | Video compression for video games | |
US11126430B2 (en) | Vector processor for heterogeneous data streams | |
CN105657421A (zh) | 8x8残差系数块编码方法及*** | |
US8036476B2 (en) | Image encoding/decoding device and method thereof with data blocks in a determined order | |
TWI565303B (zh) | 影像處理系統及影像處理方法 | |
US9336557B2 (en) | Apparatus and methods for processing of media signals | |
US7391909B2 (en) | Data manipulation | |
US11669281B1 (en) | Count circuit for symbol statistics | |
EP3739839A1 (en) | Vector processor for heterogeneous data streams | |
CN100515066C (zh) | 数据处理***、再现装置、计算机、再现方法 | |
JPH05110447A (ja) | データ処理装置 | |
US7072400B2 (en) | Inverse zigzag scanning of a matrix of video data values and manipulation | |
KR20110101530A (ko) | 동영상 변환 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170301 Termination date: 20181209 |
|
CF01 | Termination of patent right due to non-payment of annual fee |