CN102541780A - 一种多数据流通道dma*** - Google Patents
一种多数据流通道dma*** Download PDFInfo
- Publication number
- CN102541780A CN102541780A CN2011104201379A CN201110420137A CN102541780A CN 102541780 A CN102541780 A CN 102541780A CN 2011104201379 A CN2011104201379 A CN 2011104201379A CN 201110420137 A CN201110420137 A CN 201110420137A CN 102541780 A CN102541780 A CN 102541780A
- Authority
- CN
- China
- Prior art keywords
- data
- state
- dma
- equipment
- data stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
一种多数据流通道DMA***，在嵌入式SOC芯片中利用专门的DMA控制器设计在内部存储器与设备之间建立一个具有四种类型数据流通道的DMA***。该DMA***在CPU对其进行相应的配置后，可以在不耗费CPU资源，并且不占用***总线的前提下完成内部存储器与设备之间的四种类型通道的数据流通讯。本发明汲取DMA对处理数据流通讯的优势，在DMA***中集四种类型数据流通讯于一体，解决了目前SOC芯片中，CPU耗费大量资源用于外部设备和内部功能模块与内部存储器之间数据流通讯的问题，可以广泛应用于嵌入式SOC芯片领域。
Description
技术领域
本发明涉及DMA（直接存储器存取）***，尤其涉及一种应用于SOC芯片的多数据流通道DMA***。
背景技术
目前，DMA（Direct Memory Access，直接存储器存取）技术已广泛应用于SOC芯片（System on Chip，称为***级芯片，也有称片上***）。但是，在实现DMA传输时，DMA控制器不仅需要占用***总线，而且只能用于内部存储器之间的数据传输，还不能直接对SOC芯片的外部设备和内部功能模块进行各种操作。这就使得芯片的外部设备和内部功能模块与内部存储器之间的数据传输仍需通过CPU和***总线的配合来完成，特别是随着数据传输量的增大，仍需要耗费大量CPU资源。比如，对于目前日益受到重视的信息安全问题，大多SOC芯片都是通过CPU对加密模块（芯片的内部功能模块）进行操作来完成。使用CPU对加密模块操作的方式，需要耗费大量的CPU资源，同时处理的数据量也很有限。再比如，现在的SOC芯片为了满足更多的应用需要，通常都配有各种外设接口，以便与外部设备进行数据通讯。而这种数据通讯也是由CPU来操作完成，这使得CPU往往为这些数据流通讯而耗费大量资源。
发明内容
鉴于上述技术现状，本发明提出一种多数据流通道DMA***，旨在汲取DMA对处理数据流通讯的优势，来解决目前SOC芯片中，CPU耗费大量资源用于外部设备和内部功能模块与内部存储器之间数据流通讯的问题。
为达到上述目的，本发明采用的技术方案是：一种多数据流通道DMA***，包括DMA控制器、内部存储器以及设备，其中，所述设备由内部功能模块或/和外设接口组成，其创新在于：
所述内部存储器与DMA控制器之间设有第一数据传输通路，设备与DMA控制器之间设有第二数据传输通路，以此在所述DMA***内建立起以下四种类型的数据流通道：
第一种是内部存储器之间的数据流通道；
第二种是从内部存储器到设备的单发送数据流通道；
第三种是从设备到内部存储器的单接收数据流通道；
第四种是内部存储器与设备之间的双向数据流通道；
所述DMA控制器由数据缓冲存储器、寄存器组和接口控制逻辑组成，其中：
数据缓冲存储器由第一FIFO缓存器和第二FIFO缓存器组成，其中，第一FIFO缓存器用来缓冲从内部存储器读到设备的数据，第二FIFO缓存器用来缓冲从设备写到内部存储器的数据，当数据流在内部存储器之间进行通讯时，使用第一FIFO缓存器或第二FIFO缓存器；
寄存器组由两组配置寄存器和一组状态寄存器组成，两组配置寄存器用来轮流控制DMA***的每次数据流通讯，其中，每组配置寄存器至少用来配置每次数据流通讯中的数据流通道类型、设备类型、内部存储器的发送地址或/和接收地址、传输数据长度；一组状态寄存器用来启动DMA***并且反映DMA***的传输状态，其中，传输状态至少为反映当前传输是否完成；
接口控制逻辑由状态机构成，当DMA***访问设备时状态机根据各状态以及状态跳转直接对设备发送或接收数据的接口信号进行控制，并实时侦测设备的工作状态；所述状态机由四个状态组成，这四个状态分别为空闲状态、填充状态、等待状态和提取状态，其中：
空闲状态，表示传输还未开始，或者传输结束时状态机的所处状态，在空闲状态时不会对设备的接口信号进行任何操作；
填充状态，表示从第一FIFO缓存器取数据填充到设备的状态，在填充状态时DMA***会发起对设备填充数据的操作；
等待状态，表示查询设备操作是否完成的状态，在等待状态时，DMA***会不断的查询设备操作是否完成；
提取状态，表示从设备提取数据存储到第二FIFO缓存器中的状态，在提取状态时DMA***会控制从设备读取数据。
上述技术方案中的有关内容解释如下：
1.上述方案中，所述“内部存储器”是指SOC芯片内部使用的临时存储器或随机存储器，比如RAM。
2.上述方案中，所述“内部功能模块”是指SOC芯片内部的一些具有功能性的模块，其中，功能对SOC芯片来说可以是应用功能，比如数据加解密模块、纠错模块（BCH），也可以是控制功能，比如看门狗（Watch dog）、计时器（Time Counter），还可以是其他内部存储部件，比如FLASH、ROM。所述“外设接口”是指一些用来连接SOC芯片外部设备的接口，比如SPI（串行外设接口）、ISO7816、I2C、SCI等。
3.上述方案中，所述“FIFO缓存器”是一种先进先出的数据缓存器，FIFO是英文First In First Out 的缩写，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
4.上述方案中，所述“第一数据传输通路”是指内部存储器与DMA控制器之间的专用数据传输通路，该专用数据传输通路可以采用DMA专用接口以及相应的接口控制逻辑来实现。所述“第二数据传输通路”是指设备与DMA控制器之间的专用数据传输通路。
5.上述方案中，所述每组配置寄存器还可以配置中断使能、配置寄存器使能。所述状态寄存器还可以包括下列状态位：
（1）标志当前哪组配置寄存器有效；
（2）标志哪组配置寄存器的传输开始；
（3）标志哪组配置寄存器的传输结束；
（4）标志当前传输了多少数据量。
本发明技术构思和效果是：在嵌入式SOC芯片中利用专门的DMA控制器设计在内部存储器与设备之间建立一个具有四种类型数据流通道的DMA***。该DMA***在CPU对其进行相应的配置后，可以在不耗费CPU资源，并且不占用***总线的前提下完成内部存储器与设备之间的四种类型通道的数据流通讯。本发明汲取DMA对处理数据流通讯的优势，在DMA***中集四种类型数据流通讯于一体，解决了目前SOC芯片中，CPU耗费大量资源用于外部设备和内部功能模块与内部存储器之间数据流通讯的问题，大大节省了***的CPU资源，而且数据流通讯不占用***总线，可以广泛应用于嵌入式SOC芯片领域。
附图说明
附图1为应用本发明内容的嵌入式SOC芯片结构示意图；
附图2为本发明数据流通道示意图；
附图3~4为本发明中的第一FIFO缓存器工作原理示意图；
附图5~6为本发明中的第二FIFO缓存器工作原理示意图；
附图7为本发明中的接口控制逻辑状态机状态跳转示意图；
附图8为本发明实施例多数据流通道DMA***的数据流通讯示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：
图1为应用本发明内容的嵌入式SOC芯片结构示意图，在嵌入式SOC芯片中包含有一种多数据流通道DMA***。该DMA***包括DMA控制器、内部存储器以及设备，其中，所述设备是指内部功能模块或/和外设接口。在内部存储器与DMA控制器之间设有第一数据传输通路，在设备与DMA控制器之间设有第二数据传输通路，第二数据传输通路和***总线经过二选一选通器与设备连接（见图1），当DMA使能时，设备通过第二数据传输通路与DMA控制器连通，当DMA没有使能时，设备与***总线连接。
由于上述通路的关系，在DMA***内建立起以下四种类型的数据流通道：
第一种是内部存储器之间的数据流通道；
第二种是从内部存储器到设备的单发送数据流通道；
第三种是从设备到内部存储器的单接收数据流通道；
第四种是内部存储器与设备之间的双向数据流通道。
为了使上述四种类型的数据流通道能够在不耗费CPU资源，并且不占用***总线的前提下完成数据流通讯，DMA控制器的设计十分关键。本发明中的DMA控制器由数据缓冲存储器、寄存器组和接口控制逻辑组成，下面分别对其进行描述：
1.数据缓冲存储器
数据缓冲存储器由第一FIFO缓存器和第二FIFO缓存器组成，其中，第一FIFO缓存器用来缓冲从内部存储器读到设备的数据，第二FIFO缓存器用来缓冲从设备写到内部存储器的数据，当数据流在内部存储器之间进行通讯时，使用第一FIFO缓存器或第二FIFO缓存器。
2.寄存器组
寄存器组由两组配置寄存器和一组状态寄存器组成，两组配置寄存器用来轮流控制DMA***的每次数据流通讯，其中，每组配置寄存器用来配置每次数据流通讯中的数据流通道类型、设备类型、内部存储器的发送地址或/和接收地址、传输数据长度、中断使能、配置寄存器使能。一组状态寄存器用来启动DMA***并且反映DMA***的传输状态，具体配置有下列状态位：
（1）标志当前传输是否完成；
（2）标志当前哪组配置寄存器有效；
（3）标志哪组配置寄存器的传输开始；
（4）标志哪组配置寄存器的传输结束；
（5）标志当前传输了多少数据量。
采用两组配置寄存器，可提前配置其中的一组配置寄存器，轮流使两组配置寄存器中的配置起作用，使得两次启动DMA***进行数据流通讯之间不需要额外耗费时钟周期对配置寄存器进行配置。
3.接口控制逻辑
接口控制逻辑由状态机构成，当DMA***访问设备时状态机根据各状态以及状态跳转直接对设备发送或接收数据的接口信号进行控制，并实时侦测设备的工作状态，无需CPU参与。所述状态机由四个状态组成，这四个状态分别为空闲状态、填充状态、等待状态和提取状态，其中：
空闲状态，表示传输还未开始，或者传输结束时状态机的所处状态，在空闲状态时不会对设备的接口信号进行任何操作；
填充状态，表示从第一FIFO缓存器取数据填充到设备的状态，在填充状态时DMA***会发起对设备填充数据的操作；
等待状态，表示查询设备操作是否完成的状态，在等待状态时，DMA***会不断的查询设备操作是否完成；
提取状态，表示从设备提取数据存储到第二FIFO缓存器中的状态，在提取状态时DMA***会控制从设备读取数据。
本发明可应用于多数据流通道通讯的嵌入式SOC芯片中，也可以进行多功能扩展使用。在本实施例中，将以SOC芯片中的信息安全加解密过程为例来加以说明。假设从外部获取数据是加密过程，向外部发送数据是解密过程。
图2为本发明数据流通道示意图，其中外设接口包括SPI接口和ISO7816接口，实现与外部设备进行数据通讯。加解密模块用于控制原文数据的加解密，实现数据的加解密。内部存储器用于存储与外部设备通讯的数据和加解密后的数据。DMA控制器用于控制四种类型数据流通道的数据通讯，其中，第一种是内部存储器之间的数据流通讯，第二种是从内部存储器单发送数据流到设备的通讯，第三种是从设备单接收数据流到内部存储器的通讯，第四种是内部存储器与设备之间的双向数据流通讯。
在本发明中，第一FIFO缓存器和第二FIFO缓存器保证了数据在内部存储器和设备传输过程中的传输连续性，提高了传输效率。下面分别介绍第一FIFO缓存器和第二FIFO缓存器。
图3~4为第一FIFO缓存器工作原理示意图，第一FIFO缓存器用来缓冲从内部存储器读到设备的数据。当从内部存储器读取1个字的数据存储到第一FIFO缓存器时，第一FIFO缓存器的写指针rdfifo_wptr加1；当设备从第一FIFO缓存器读取1个字的数据时，第一FIFO缓存器的读指针rdfifo_rptr加1；当rdfifo_wptr与rdfifo_rptr最高位不相等，其余位都相等时代表第一FIFO缓存器已满，当rdfifo_wptr与rdfifo_rptr包括最高位在内所有位都相等时代表第一FIFO缓存器已空。当第一FIFO缓存器为空时，禁止设备从第一FIFO缓存器取数据。当第一FIFO缓存器为满时，禁止从内部存储器再读取数据到第一FIFO缓存器。当完成内部存储器之间的数据通讯时，只用上述第一FIFO缓存器进行缓冲即可。图3表示的含义是再读一个就空，图4表示的含义是已空。
图5~6为第二FIFO缓存器工作原理示意图。第二FIFO缓存器用来缓冲从设备写到内部存储器的数据。当从设备接收到1个字的数据存储到第二FIFO缓存器时，第二FIFO缓存器的写指针wrfifo_wptr加1；当内部存储器从第二FIFO缓存器读取一个字的数据时，第二FIFO缓存器的读指针wrfifo_rptr加1；当wrfifo_wptr与wrfifo_rptr最高位不相等，其余位都相等时代表第二FIFO缓存器已满，当wrfifo_wptr与wrfifo_rptr包括最高位在内所有位都相等时代表第二FIFO缓存器已空。当第二FIFO缓存器为空时，禁止从第二FIFO缓存器取数据发送到内部存储器。当第二FIFO缓存器为满时，禁止设备再向第二FIFO缓存器发送数据。图5表示的含义是再写一个就满，图6表示的含义是已满。
图7为本发明中的接口控制逻辑状态机状态跳转示意图。如图所示，根据数据通讯过程中需要对设备的控制操作，整个状态机分为四个状态：空闲状态、填充状态、等待状态、提取状态。空闲状态为整个传输过程的起始状态，当一次传输还未开始或者传输已经结束时状态机回到空闲状态。在空闲状态时DMA***对设备不发起任何操作。根据DMA***中的配置寄存器对通道类型的配置情况，如果配置为双向数据流通道或者单发送数据流通道，状态机在传输开始信号发出后，从空闲状态跳转到填充状态；如果配置为单接收数据流通道，状态机从空闲状态跳转到等待状态。填充状态为从第一FIFO缓存器取数据填充到设备的状态，在填充状态时DMA***对设备发起发送数据的操作。当数据填充操作完成时，状态机从填充状态跳转到等待状态。等待状态为等待设备操作完成的状态，处于等待状态时，DMA***一直不停的查询设备的状态寄存器，判断操作是否完成。一旦等待完成，对于双向数据流通道配置来说，状态机从等待状态跳转到提取状态；而对于单发送数据流通道传输，先判断设置长度的传输数据是否全部完成，如果全部传完状态机从等待状态跳转到空闲状态；如果传输数据的长度小于设置长度，即还未完成全部传输，对于单发送数据流通道，状态机从等待状态重新跳转到填充状态，继续填充数据；对于单接收数据流通道，状态机从等待状态跳转到提取状态。提取状态为从设备提取数据存储到第二FIFO缓存器中的状态，在提取状态时，DMA***对设备发起获取数据的操作。当提取数据完成时，对于单接收数据流通道，状态机从提取状态重新跳转到等待状态；对于双向数据流通道来说，先判断设置长度的传输数据是否全部完成，如果全部完成，状态机从提取状态跳转到空闲状态；如果还未完成，状态机从提取状态继续跳转到填充状态。以上状态机控制是用于内部存储器与设备之间的数据通讯，内部存储器之间的数据通讯不需要状态机跳转和控制，只要通过Busy信号来控制即可。
图8为本发明多数据流通道DMA***的一种数据流通讯示意图。图中使用了三种类型的数据流通道，完成了数据加密操作和数据解密操作两种过程，现将其工作流程及数据流描述如下：
首先，CPU配置外设接口和加解密模块的控制寄存器，具体是把外设接口配置为发送模式，加解密模块配置为加密模式。
其次，CPU配置DMA***中的配置寄存器，由于本发明具备两组配置寄存器，可以把第一组配置寄存器中的数据流通道类型配置为单接收数据流通道，从外部设备接收数据存储到内部存储器addr1，外设接口配置为ISO7816，配置好传输数据长度后使能第一组配置寄存器的配置；把第二组配置寄存器中的数据流通道类型配置为双向数据流通道，加解密模块配置为AES，数据从内部存储器addr1经过加密后再存储到内部存储器addr2（addr2可以与addr1相同），配置好传输数据长度后使能第二组配置寄存器的配置。最后，启动DMA***进行传输。
DMA***启动后，先执行第一组配置寄存器中的配置。从外部设备不断接收数据通过第二FIFO缓存器的数据缓冲逐步存储到内部存储器addr1中。当第一组配置寄存器中设置的传输数据长度完成后，自动开始执行第二组配置寄存器中的配置，即开始双向数据流通道的操作，先从内部存储器addr1读取数据作为原文填充到加解密模块中，等待加解密模块加密完成，再从加解密模块取出密文，存储到内部存储器addr2（addr2可以与addr1相同）。
当第一组配置寄存器任务完成，第二组配置寄存器任务正在进行时，CPU就可以提前对第一组配置寄存器进行重新配置。具体是先把第一组配置寄存器中的数据流通道类型配置为双向数据流通道，加解密模块仍配置为AES，数据从内部存储器addr2经过解密后再存储到内部存储器addr1（addr1可以与addr2相同），配置好传输数据长度后使能第一组配置寄存器的配置。
当第二组配置寄存器完成加密任务后，先暂停DMA***操作，CPU重新配置外设接口和加解密模块的控制寄存器。具体是把加解密模块配置为解密模式，外设接口配置为接收模式。启动DMA***，提前配置好的第一组配置寄存器的解密任务立即执行。在DMA***执行第一组配置寄存器的解密任务时，CPU提前重新配置第二组配置寄存器，具体是把第二组配置寄存器中的数据流通道类型配置为单发送数据流通道，从内部存储器addr1向外部设备发送数据，外设接口配置为ISO7816，配置好传输数据长度后使能第二组配置寄存器的配置。当第一组配置寄存器的解密任务完成后，自动开始执行第二组配置寄存器的单发送数据流任务。
根据上述操作步骤，DMA***可以完成数据流从外部设备输入经过加密以密文的形式存储到内部存储器中，也可以完成从内部存储器读取密文经过解密把原文发送到外部设备的操作。上述操作只是嵌入式SOC芯片中的内部存储器与设备之间众多应用的一种，本发明还可以完成多种设备与内部存储器之间的数据流通讯，其中四种类型的数据流通道组合之后应用更为广泛，既涉及信息安全加密范畴，又适用于各种接口外设扩展，甚至可以广泛应用于嵌入式SOC芯片领域。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (3)
1.一种多数据流通道DMA***，包括DMA控制器、内部存储器以及设备，其中，所述设备由内部功能模块或/和外设接口组成，其特征在于：
所述内部存储器与DMA控制器之间设有第一数据传输通路，设备与DMA控制器之间设有第二数据传输通路，以此在所述DMA***内建立起以下四种类型的数据流通道：
第一种是内部存储器之间的数据流通道；
第二种是从内部存储器到设备的单发送数据流通道；
第三种是从设备到内部存储器的单接收数据流通道；
第四种是内部存储器与设备之间的双向数据流通道；
所述DMA控制器由数据缓冲存储器、寄存器组和接口控制逻辑组成，其中：
数据缓冲存储器由第一FIFO缓存器和第二FIFO缓存器组成，其中，第一FIFO缓存器用来缓冲从内部存储器读到设备的数据，第二FIFO缓存器用来缓冲从设备写到内部存储器的数据，当数据流在内部存储器之间进行通讯时，使用第一FIFO缓存器或第二FIFO缓存器；
寄存器组由两组配置寄存器和一组状态寄存器组成，两组配置寄存器用来轮流控制DMA***的每次数据流通讯，其中，每组配置寄存器至少用来配置每次数据流通讯中的数据流通道类型、设备类型、内部存储器的发送地址或/和接收地址、传输数据长度；一组状态寄存器用来启动DMA***并且反映DMA***的传输状态，其中，传输状态至少为反映当前传输是否完成；
接口控制逻辑由状态机构成，当DMA***访问设备时状态机根据各状态以及状态跳转直接对设备发送或接收数据的接口信号进行控制，并实时侦测设备的工作状态；所述状态机由四个状态组成，这四个状态分别为空闲状态、填充状态、等待状态和提取状态，其中：
空闲状态，表示传输还未开始，或者传输结束时状态机的所处状态，在空闲状态时不会对设备的接口信号进行任何操作；
填充状态，表示从第一FIFO缓存器取数据填充到设备的状态，在填充状态时DMA***会发起对设备填充数据的操作；
等待状态，表示查询设备操作是否完成的状态，在等待状态时，DMA***会不断的查询设备操作是否完成；
提取状态，表示从设备提取数据存储到第二FIFO缓存器中的状态，在提取状态时DMA***会控制从设备读取数据。
2.根据权利要求1所述的多数据流通道DMA***，其特征在于：所述每组配置寄存器还配置有中断使能、配置寄存器使能。
3.根据权利要求1所述的多数据流通道DMA***，其特征在于：所述状态寄存器还包括有下列状态位：
（1）标志当前哪组配置寄存器有效；
（2）标志哪组配置寄存器的传输开始；
（3）标志哪组配置寄存器的传输结束；
（4）标志当前传输了多少数据量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110420137.9A CN102541780B (zh) | 2011-12-15 | 2011-12-15 | 一种多数据流通道dma*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110420137.9A CN102541780B (zh) | 2011-12-15 | 2011-12-15 | 一种多数据流通道dma*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102541780A true CN102541780A (zh) | 2012-07-04 |
| CN102541780B CN102541780B (zh) | 2014-10-22 |
Family
ID=46348713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110420137.9A Active CN102541780B (zh) | 2011-12-15 | 2011-12-15 | 一种多数据流通道dma*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102541780B (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103020535A (zh) * | 2012-12-06 | 2013-04-03 | 苏州国芯科技有限公司 | 一种带比较功能的数据加解密*** |
| CN103064805A (zh) * | 2012-12-25 | 2013-04-24 | 深圳先进技术研究院 | Spi控制器及通信方法 |
| CN103488595A (zh) * | 2013-08-23 | 2014-01-01 | 北京控制工程研究所 | 一种保证小容量缓存串口通讯安全性的数据传输方法 |
| CN105677598A (zh) * | 2016-01-04 | 2016-06-15 | 中国科学院嘉兴微电子与***工程中心 | 基于i2c接口快速读取多个mems传感器数据的模块和方法 |
| WO2016109570A1 (en) * | 2014-12-30 | 2016-07-07 | Micron Technology, Inc | Systems and devices for accessing a state machine |
| CN107544928A (zh) * | 2016-06-29 | 2018-01-05 | 罗伯特·博世有限公司 | 直接存储器访问控制装置和对此的运行方法 |
| CN109542811A (zh) * | 2018-10-15 | 2019-03-29 | 广东宝莱特医用科技股份有限公司 | 一种数据通讯处理方法 |
| CN109669911A (zh) * | 2018-11-12 | 2019-04-23 | 珠海慧联科技有限公司 | 一种芯片***通信方法及其芯片通信*** |
| CN110471881A (zh) * | 2019-07-29 | 2019-11-19 | 广芯微电子（广州）股份有限公司 | 一种实现多个从设备与spi主设备快速通讯方法 |
| CN111382092A (zh) * | 2020-03-05 | 2020-07-07 | 上海龙旗科技股份有限公司 | 传感器网络、方法及存储介质 |
| CN112947857A (zh) * | 2021-02-25 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种数据搬移方法、装置、设备及计算机可读存储介质 |
| CN113341198A (zh) * | 2021-06-01 | 2021-09-03 | 青岛东软载波科技股份有限公司 | 一种基于计量芯片寄存器的电力线录波方法和*** |
| CN114490469A (zh) * | 2020-10-28 | 2022-05-13 | 南京中兴软件有限责任公司 | 数据接收方法、数据接收设备及存储介质 |
| CN114647604A (zh) * | 2022-05-18 | 2022-06-21 | 杭州米芯微电子有限公司 | Dma数据传输方法、***、电子设备及可读存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1552028A (zh) * | 2001-09-07 | 2004-12-01 | ض� | 用于片上***的分布式直接存储器访问的方法和装置 |
| CN1804823A (zh) * | 2005-12-22 | 2006-07-19 | 北京中星微电子有限公司 | 直接存储访问控制器 |
| CN101556565A (zh) * | 2009-01-22 | 2009-10-14 | 杭州中天微***有限公司 | 嵌入式处理器的片上高性能dma |
| CN101777031A (zh) * | 2009-01-14 | 2010-07-14 | 中兴通讯股份有限公司 | 直接存储器存取控制器以及数据传输方法 |
| CN201583943U (zh) * | 2009-10-26 | 2010-09-15 | 福州瑞芯微电子有限公司 | 音频soc芯片的高效低功耗dma的ip结构 |
| CN101901200A (zh) * | 2010-08-11 | 2010-12-01 | 烽火通信科技股份有限公司 | 一种基于双AHB Master接口的片上DMA控制器实现方法 |
-
2011
- 2011-12-15 CN CN201110420137.9A patent/CN102541780B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1552028A (zh) * | 2001-09-07 | 2004-12-01 | ض� | 用于片上***的分布式直接存储器访问的方法和装置 |
| CN1804823A (zh) * | 2005-12-22 | 2006-07-19 | 北京中星微电子有限公司 | 直接存储访问控制器 |
| CN101777031A (zh) * | 2009-01-14 | 2010-07-14 | 中兴通讯股份有限公司 | 直接存储器存取控制器以及数据传输方法 |
| CN101556565A (zh) * | 2009-01-22 | 2009-10-14 | 杭州中天微***有限公司 | 嵌入式处理器的片上高性能dma |
| CN201583943U (zh) * | 2009-10-26 | 2010-09-15 | 福州瑞芯微电子有限公司 | 音频soc芯片的高效低功耗dma的ip结构 |
| CN101901200A (zh) * | 2010-08-11 | 2010-12-01 | 烽火通信科技股份有限公司 | 一种基于双AHB Master接口的片上DMA控制器实现方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103020535A (zh) * | 2012-12-06 | 2013-04-03 | 苏州国芯科技有限公司 | 一种带比较功能的数据加解密*** |
| CN103064805A (zh) * | 2012-12-25 | 2013-04-24 | 深圳先进技术研究院 | Spi控制器及通信方法 |
| CN103064805B (zh) * | 2012-12-25 | 2015-12-09 | 深圳先进技术研究院 | Spi控制器及通信方法 |
| CN103488595A (zh) * | 2013-08-23 | 2014-01-01 | 北京控制工程研究所 | 一种保证小容量缓存串口通讯安全性的数据传输方法 |
| CN103488595B (zh) * | 2013-08-23 | 2015-10-21 | 北京控制工程研究所 | 一种保证小容量缓存串口通讯安全性的数据传输方法 |
| WO2016109570A1 (en) * | 2014-12-30 | 2016-07-07 | Micron Technology, Inc | Systems and devices for accessing a state machine |
| CN105677598A (zh) * | 2016-01-04 | 2016-06-15 | 中国科学院嘉兴微电子与***工程中心 | 基于i2c接口快速读取多个mems传感器数据的模块和方法 |
| CN105677598B (zh) * | 2016-01-04 | 2018-03-23 | 中国科学院嘉兴微电子与***工程中心 | 基于i2c接口快速读取多个mems传感器数据的模块和方法 |
| CN107544928A (zh) * | 2016-06-29 | 2018-01-05 | 罗伯特·博世有限公司 | 直接存储器访问控制装置和对此的运行方法 |
| CN107544928B (zh) * | 2016-06-29 | 2024-03-29 | 罗伯特·博世有限公司 | 直接存储器访问控制装置和对此的运行方法 |
| CN109542811B (zh) * | 2018-10-15 | 2021-12-07 | 广东宝莱特医用科技股份有限公司 | 一种数据通讯处理方法 |
| CN109542811A (zh) * | 2018-10-15 | 2019-03-29 | 广东宝莱特医用科技股份有限公司 | 一种数据通讯处理方法 |
| CN109669911A (zh) * | 2018-11-12 | 2019-04-23 | 珠海慧联科技有限公司 | 一种芯片***通信方法及其芯片通信*** |
| CN110471881B (zh) * | 2019-07-29 | 2020-06-23 | 广芯微电子（广州）股份有限公司 | 一种实现多个从设备与spi主设备快速通讯方法 |
| CN110471881A (zh) * | 2019-07-29 | 2019-11-19 | 广芯微电子（广州）股份有限公司 | 一种实现多个从设备与spi主设备快速通讯方法 |
| CN111382092A (zh) * | 2020-03-05 | 2020-07-07 | 上海龙旗科技股份有限公司 | 传感器网络、方法及存储介质 |
| CN114490469A (zh) * | 2020-10-28 | 2022-05-13 | 南京中兴软件有限责任公司 | 数据接收方法、数据接收设备及存储介质 |
| CN112947857A (zh) * | 2021-02-25 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种数据搬移方法、装置、设备及计算机可读存储介质 |
| CN113341198A (zh) * | 2021-06-01 | 2021-09-03 | 青岛东软载波科技股份有限公司 | 一种基于计量芯片寄存器的电力线录波方法和*** |
| CN114647604A (zh) * | 2022-05-18 | 2022-06-21 | 杭州米芯微电子有限公司 | Dma数据传输方法、***、电子设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102541780B (zh) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102541780B (zh) | 一种多数据流通道dma*** | |
| JP6173340B2 (ja) | バス上の複数のデータ線を介してデータを送るシステムおよび方法 | |
| US9461815B2 (en) | Virtualized AES computational engine | |
| CN112970010B (zh) | 流式传输平台流和架构 | |
| CN109447225A (zh) | 一种高速安全加密Micro SD卡 | |
| US10409749B2 (en) | Semiconductor device and system provided with a communication interface | |
| CN101114903A (zh) | 一种吉比特无源光网络***中高级加密标准加密装置及其实现方法 | |
| EP1535169B1 (en) | Improved inter-processor communication system for communication between processors | |
| CN115549911B (zh) | 一种加解密***、方法、处理器和服务器 | |
| CN102663326A (zh) | 用于SoC的数据安全加密模块 | |
| CN104182696A (zh) | 一种基于Avalon接口的AES算法IP核的设计方法 | |
| US9992053B1 (en) | Multi-channel, multi-lane encryption circuitry and methods | |
| CN101415270A (zh) | 移动终端及其处理模块的通讯方法 | |
| KR20160016843A (ko) | 데이터 통신 방법, 통신 제어기 및 회로 배열체 | |
| US6032204A (en) | Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel | |
| CN112214795B (zh) | 一种适用于多种数据带宽的加密模块 | |
| US8706923B2 (en) | Methods and systems for direct memory access (DMA) in-flight status | |
| CN102023936B (zh) | 一种用于usb储存设备中加密数据的解密方法 | |
| US20150156128A1 (en) | Scheduling module and method thereof | |
| EP3803610B1 (en) | Direct memory access controller | |
| CN101634964A (zh) | 侦错信息处理***及其方法 | |
| KR102206313B1 (ko) | 시스템 인터커넥트 및 시스템 인터커넥트의 동작 방법 | |
| CN102023937A (zh) | 一种用于usb储存设备的数据流加密方法 | |
| CN203102295U (zh) | 一种u盘控制芯片 | |
| KR100361511B1 (ko) | 다기능 직렬 통신 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room C2031, Suzhou Pioneer Park, 209 Zhuyuan Road, Suzhou High-tech Zone, Jiangsu Province Patentee after: Suzhou Guoxin Technology Co., Ltd. Address before: Room C2031, Suzhou Pioneer Park, 209 Zhuyuan Road, Suzhou High-tech Zone, Jiangsu Province Patentee before: C*Core Technology (Suzhou) Co., Ltd. |