CN102508633B - 除法器逻辑电路及实现除法器逻辑电路的方法 - Google Patents

Abstract

一种除法器逻辑电路，用于求得被除数M与除数N的商S，其包括一输入商S的估计值的第一常数输入端、一第一加法器、一输入定值M-N*的第二常数输入端、一输入底数-N的底数输入端、至少一整数次乘方器、一右移移位寄存器、一第二加法器及一乘法器，为最接近N的标准幂值，=2，整数次乘方器确定以-N为底数，以i-1为指数的定值，h、i为自然数，右移移位寄存器将整数次乘方器确定的定值做右移h*i位的移位处理后传至第二加法器，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加后输出商S。本发明还提供实现除法器逻辑电路的方法。本发明精度较高。

Description

除法器逻辑电路及实现除法器逻辑电路的方法

技术领域

本发明涉及一种数字逻辑电路，尤指一种高精度且易于实现的单时钟除法器逻辑电路及实现除法器逻辑电路的方法。

背景技术

在数字逻辑电路的设计领域里，除法器逻辑电路的实现一直是一个难题，尤其是需要在一个时钟内实现的除法器逻辑电路更是尤为困难。

在现有的数字除法器逻辑电路中，如果除数是一个标准的幂值，即除数是2的整数次方时，只需将被除数右移相应的位数即可。但是，当除数不是一个标准的幂值时，常见的做法是用除数去循环减被除数，根据循环的次数来求得商的整数部分。这样，就基本上不可能在一个时钟内实现除法器逻辑电路。因此，有必要提供一种高精度且易于实现的单时钟除法器逻辑电路及实现除法器逻辑电路的方法。

发明内容

鉴于以上内容，有必要提供一种高精度且易于实现的单时钟除法器逻辑电路及实现除法器逻辑电路的方法。

一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，所述除法器逻辑电路包括一用于输入一商S的估计值S₁的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M-N*S₁的第二常数输入端、一用于输入一底数N₁-N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、与所述整数次乘方器对应相连的至少一右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中N₁为一最接近所述除数N的标准幂值，N₁＝2^h，h为自然数，所述整数次乘方器确定以N₁-N为底数，以i-1为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。

一种实现除法器逻辑电路的方法，用于求得一被除数M与一除数N的商S，所述实现除法器逻辑电路的方法包括以下步骤：

一第一常数输入端输入一商S的估计值S₁至一第一加法器；

一第二常数输入端输入一定值M-N*S₁至一乘法器；

一底数输入端输入一底数N₁-N至一整数次乘方器，其中N₁为最接近N的标准幂值，N₁＝2^h，h为自然数；

所述整数次乘方器确定以N₁-N为底数，以i-1为指数的定值，其中i为自然数；

一右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理；

一第二加法器将所述右移移位寄存器右移移位处理后的数值送至一乘法器；

所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器；及

所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。

相对现有技术，本发明除法器逻辑电路及实现除法器逻辑电路的方法可在单时钟内计算出被除数M与除数N的商S，结构简单、精度较高且易于实现。

附图说明

图1为本发明除法器逻辑电路较佳实施方式的逻辑电路示意图。

图2为本发明实现除法器逻辑电路的方法较佳实施方式的流程图。

具体实施方式

请参阅图1，本发明除法器逻辑电路较佳实施方式用于求得一被除数M与一除数N的商S，该除法器逻辑电路包括一第一常数输入端、一与该第一常数输入端相连的第一加法器、一第二常数输入端、一底数输入端、一与该底数输入端相连的若干个整数次乘方器、一与每一个整数次乘方器对应相连的右移移位寄存器、一与每一个右移移位寄存器相连的第二加法器及一与该第一加法器、该第二加法器及该第二常数输入端相连的乘法器。该整数次乘方器与该右移移位寄存器的个数均为t，t为自然数。

该第一常数输入端用于输入一商S的估计值S₁；该第二常数输入端用于输入一定值M-N*S₁；该底数输入端用于输入一底数N₁-N，其中N₁为一最接近N的标准幂值，N₁＝2^h，h为自然数；该若干个整数次乘方器分别用于确定以N₁-N为底数，依次以0至i-1为指数的定值，其中i为自然数，且i∈(1，t)；该若干个右移移位寄存器分别用于将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，N₁ ⁱ作为除数的数值；该第二加法器用于将每一右移移位寄存器输出的数值相加后送至该乘法器；该乘法器用于将该第二加法器传送的数值与该第二常数输入端输入的定值相乘后送至该第一加法器；该第一加法器用于将该第一常数输入端输入的定值与该乘法器传送的数值相加，该第一加法器输出的数值即为被除数M与除数N的商S。

本发明除法器逻辑电路较佳实施方式的工作原理如下：

在表达式S＝M/N中，M与N是已知的两个数，需要根据这两个数求出S。首先，我们给出一个商的估计值S₁，再找出一个最接近N的标准幂值N₁，同时假设商为S_T，根据该除法器逻辑电路可以得到S_T的表达式如下：

$S_T=S_1+\underset{i=1}{\overset{t}{\mathrm{\Σ}}}\frac{{(N_1-N)}^{i-1}*(M-N*S_1)}{{N_1}^i}$

根据上面的表达式可以知道S_T与S的误差为：

$\mathrm{\ΔS}={S-S}_T=\frac{{(N_1-N)}^t*(M-N*S_1)}{{N_1}^t*N}$

由此可见：

(1)当商的估计值S₁与标准值S越接近，那么误差ΔS就越小；

(2)当标准幂值N₁与除数N越接近，同时该整数次乘方器与该右移移位寄存器的个数t越大，即修正因子的数目t越大，那么误差ΔS就越小。

同时从上面S_T的表达式可以看出，S_T的每一项都是逻辑电路能够轻易实现的，因此S_T是可以在单时钟内计算出来的，只需根据精度要求，选择合适的S₁、N₁和t即可。当误差ΔS很小时，S_T与S近似相等，即该第一加法器输出的数值即为被除数M与除数N的商S。

比如一个电路需要计算S＝M/125，估计S的结果在450左右，假设采用标准幂值128，修正因子的数目t为3，那么S_T的表达式如下所示：

$\begin{array}{c}{S}_T=450+\frac{M-125*450}{128}+\frac{(128-125)*(M-125*450)}{128*128}+\frac{{(128-125)}^2*(M-125*450)}{128*128*128}\\ =450+(M-125*450)*(\frac{1}{128}+\frac{3}{{128}^2}+\frac{9}{{128}^3})=450+(M-56250)*\frac{16777}{2097152}\end{array};$

当M＝56250时：S＝M/125＝450；

$S_T=450+(M-56250)*\frac{16777}{2097152}=450;$

当M＝56200时：S＝M/125＝449.6；

$S_T=450+(M-56250)*\frac{16777}{2097152}=449.600005;$

当M＝52000时：S＝M/125＝416；

$S_T=450+(M-56250)*\frac{16777}{2097152}=416.000438;$

当M＝60000时：S＝M/125＝480；

$S_T=450+(M-56250)*\frac{16777}{2097152}=479.999614;$

由此可见，通过本发明除法器逻辑电路较佳实施方式计算出的数值精度较高且易于实现。

请参阅图2，本发明实现除法器逻辑电路的方法较佳实施方式用于求得被除数M与除数N的商S，该实现除法器逻辑电路的方法较佳实施方式包括以下步骤：

步骤一，第一常数输入端输入商S的估计值S₁至第一加法器。

步骤二，第二常数输入端输入定值M-N*S₁至乘法器。

步骤三，底数输入端输入底数N₁-N至每一整数次乘方器，其中N₁为最接近N的标准幂值，N₁＝2^h，h为自然数。

步骤四，每一整数次乘方器依次确定以N₁-N为底数，以0至i-1为指数的定值，其中i为自然数。

步骤五，每一右移移位寄存器将对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，其中h为自然数，即可以分别求出以每一整数次乘方器确定的定值作为被除数，N₁ ⁱ作为除数的数值。

步骤六，第二加法器将每一右移移位寄存器右移移位处理后的数值相加后送至该乘法器。

步骤七，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘后送至第一加法器。

步骤八，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加即可得到被除数M与除数N的商S。

其中，该整数次乘方器与该右移移位寄存器的个数均为t，t为自然数，且t的取值较大。

本发明除法器逻辑电路及实现除法器逻辑电路的方法只需根据精度要求，选择合适的S₁、N₁和t即可在单时钟内计算出被除数M与除数N的商S，结构简单、精度较高且易于实现。

Claims (8)

1.一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，其特征在于：所述除法器逻辑电路包括一用于输入一商S的估计值S₁的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M-N*S₁的第二常数输入端、一用于输入一底数N₁-N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、与所述整数次乘方器对应相连的至少一右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中N₁为一最接近所述除数N的标准幂值，N₁＝2^h，h为自然数，所述整数次乘方器确定以N₁-N为底数，以i-1为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。

2.如权利要求1所述的除法器逻辑电路，其特征在于：所述整数次乘方器与所述右移移位寄存器的个数均为t，其中t为自然数。

3.如权利要求2所述的除法器逻辑电路，其特征在于：所述t个整数次乘方器分别确定以N₁-N为底数，依次以0至i-1为指数的定值，且i∈(1，t)。

4.如权利要求3所述的除法器逻辑电路，其特征在于：所述t个右移移位寄存器分别将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，N₁ ⁱ作为除数的数值。

5.一种实现除法器逻辑电路的方法，用于求得一被除数M与一除数N的商S，所述实现除法器逻辑电路的方法包括以下步骤：

一第一常数输入端输入一商S的估计值S₁至一第一加法器；

一第二常数输入端输入一定值M-N*S₁至一乘法器；

一底数输入端输入一底数N₁-N至一整数次乘方器，其中N₁为最接近N的标准幂值，N₁＝2^h，h为自然数；

所述整数次乘方器确定以N₁-N为底数，以i-1为指数的定值，其中i为自然数；

一右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理；

一第二加法器将所述右移移位寄存器右移移位处理后的数值送至一乘法器；

所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器；及

所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。

6.如权利要求5所述的实现除法器逻辑电路的方法，其特征在于：所述整数次乘方器与所述右移移位寄存器的个数均为t，其中t为自然数，且每一整数次乘方器均与所述底数输入端相连，所述右移移位寄存器与所述整数次乘方器一一对应连接。

7.如权利要求6所述的实现除法器逻辑电路的方法，其特征在于：所述t个整数次乘方器分别确定以N₁-N为底数，依次以0至i-1为指数的定值，且i∈(1，t)。

8.如权利要求6所述的实现除法器逻辑电路的方法，其特征在于：所述t个右移移位寄存器分别将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，N₁ ⁱ作为除数的数值。