CN102487038B - 铜互连结构及其形成方法 - Google Patents

铜互连结构及其形成方法 Download PDF

Info

Publication number
CN102487038B
CN102487038B CN2010105732258A CN201010573225A CN102487038B CN 102487038 B CN102487038 B CN 102487038B CN 2010105732258 A CN2010105732258 A CN 2010105732258A CN 201010573225 A CN201010573225 A CN 201010573225A CN 102487038 B CN102487038 B CN 102487038B
Authority
CN
China
Prior art keywords
medium layer
copper
opening
interconnection structure
embolism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105732258A
Other languages
English (en)
Other versions
CN102487038A (zh
Inventor
张海洋
胡敏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2010105732258A priority Critical patent/CN102487038B/zh
Publication of CN102487038A publication Critical patent/CN102487038A/zh
Application granted granted Critical
Publication of CN102487038B publication Critical patent/CN102487038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铜互连结构及其形成方法，所述铜互连结构的形成方法包括：提供半导体衬底，所述半导体衬底上覆盖有第一介质层，所述第一介质层上形成有第一开口；在所述第一开口中填充金属铜，形成铜栓塞，所述铜栓塞的表面与所述第一介质层的表面齐平；对所述第一介质层进行刻蚀，去除与所述铜栓塞的侧壁相接的部分第一介质层，在所述铜栓塞和第一介质层之间形成空隙；形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙；在所述铜栓塞上方的第二介质层上形成第二开口，所述第二开口的宽度小于等于所述铜栓塞的宽度，所述开口的底部暴露出所述铜栓塞；在所述第二开口中填充钴钨磷。本发明有利于避免金属离子扩散进入介质层，提高可靠性。

Description

铜互连结构及其形成方法
技术领域
本发明涉及半导体制造技术，尤其涉及一种铜互连结构及其形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以后，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。
金属铜作为互连线材料也有缺点，铜容易扩散进入衬底或者介质层中，在铜互连层形成后，需要在其上形成介质帽盖层来防止其扩散。但是铜与常用的介质帽盖层材料之间的附着力较差，因此仍会导致铜元素扩散进入其周围的介质层中，使得相邻的互连线之间的击穿电压(Voltage Breakdown，VBD)降低，导致器件的时间相关电介质击穿(TDDB，Time Dependent DielectricBreakdown)问题。
为了解决铜与介质帽盖层之间的粘附问题，常用的解决方法是在铜栓塞上形成钴钨磷材质的金属帽盖，以此来防止铜扩散，避免电迁移，具体可以参见申请号为200510105104.x的中国专利公开的一种金属帽盖的形成方法。
图1示出了现有技术形成的一种铜互连结构的剖面示意图，包括：半导体衬底10；介质层11，覆盖所述半导体衬底10，所述介质层11一般为低k(low k)介质层或超低k(ultra low k)介质层；所述介质层11中形成有开口，所述开口可以是通孔，或双镶嵌结构中的通孔和沟槽的组合结构，所述开口中填充有铜栓塞12；所述铜栓塞的表面覆盖有钴钨磷13。所述钴钨磷13的形成方法一般是使用含钴、含钨和含磷的镀液无电镀敷形成的，由于在刻蚀形成所述开口过程中会对开口侧壁的介质层11造成损伤，金属离子14特别是钴离子容易扩散进入所述介质层11中。由于低k材料和超低k材料比较疏松，其中具有大量的空洞，因此更容易导致金属离子14的扩散，造成TDDB问题，影响铜互连结构的可靠性。
发明内容
本发明解决的问题是在形成钴钨磷的过程中，金属离子容易扩散进入介质层，影响铜互连结构的可靠性。
为解决上述问题，本发明提供了一种铜互连结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上覆盖有第一介质层，所述第一介质层上形成有第一开口；
在所述第一开口中填充金属铜，形成铜栓塞，所述铜栓塞的表面与所述第一介质层的表面齐平；
对所述第一介质层进行刻蚀，去除与所述铜栓塞的侧壁相接的部分第一介质层，在所述铜栓塞和第一介质层之间形成空隙；
形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙；
在所述铜栓塞上方的第二介质层上形成第二开口，所述第二开口的宽度小于等于所述铜栓塞的宽度，所述开口的底部暴露出所述铜栓塞；
在所述第二开口中填充钴钨磷。
可选的，所述第一介质层的材料为低k材料或超低k材料。
可选的，使用湿法刻蚀去除与所述铜栓塞的侧壁相接的部分第一介质层。
可选的，所述湿法刻蚀使用的反应溶液为氢氟酸溶液。
可选的，所述氢氟酸溶液中，H2O∶HF为280∶1至320∶1。
可选的，所述第二介质层的材料为低k材料或超低k材料。
可选的，在所述第二开口中填充钴钨磷之后，所述铜互连结构的形成方法还包括：刻蚀去除所述第二介质层的表面部分。
可选的，使用湿法刻蚀去除所述第二介质层的表面部分。
可选的，所述湿法刻蚀使用的反应溶液为氢氟酸溶液。
可选的，所述氢氟酸溶液中，H2O∶HF为280∶1至320∶1。
可选的，使用非共形(non-conformal)化学气相沉积形成所述第二介质层。
本发明还提供了一种铜互连结构，包括：
半导体衬底；
第一介质层，覆盖所述半导体衬底，其上形成有第一开口；
铜栓塞，填充所述第一开口，且所述铜栓塞与所述第一介质层之间具有空隙；
第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙；
第二开口，形成于所述铜栓塞上方的第二介质层中，其宽度小于等于所述铜栓塞的宽度，所述第二开口中填充有钴钨磷。
可选的，所述第一介质层的材料为低k材料或超低k材料。
可选的，所述第二介质层的材料为低k材料或超低k材料。
可选的，所述第二介质层的表面低于所述钴钨磷的表面。
与现有技术相比，本发明具有以下优点：
本技术方案在铜栓塞和第一介质层之间形成空隙，之后再形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙，在所述铜栓塞上方的第二介质层中形成第二开口并在其中填充钴钨磷，由于所述铜栓塞和第一介质层之间具有空隙，防止了金属离子扩散进入第一介质层中，避免了TDDB问题，有利于提高铜互连结构的可靠性。
进一步的，本技术方案在形成钴钨磷之后，还刻蚀去除所述第二介质层的表面部分，也即将形成钴钨磷过程中受到污染的部分去除，从而进一步避免了TDDB问题，提高了铜互连结构的可靠性。
附图说明
图1是现有技术的一种铜互连结构的剖面图；
图2是本发明实施例的铜互连结构的形成方法的流程示意图；
图3至图10是本发明实施例的铜互连结构的形成方法的中间结构的剖面图。
具体实施方式
现有技术在铜栓塞的表面形成钴钨磷时，金属离子容易扩散进入铜栓塞侧壁的介质层，容易导致TDDB问题，降低了铜互连结构的可靠性。
本技术方案在铜栓塞和第一介质层之间形成空隙，之后再形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙，在所述铜栓塞上方的第二介质层中形成第二开口并在其中填充钴钨磷，由于所述铜栓塞和第一介质层之间具有空隙，防止了金属离子扩散进入第一介质层中，避免了TDDB问题，有利于提高铜互连结构的可靠性。
进一步的，本技术方案在形成钴钨磷之后，还刻蚀去除所述第二介质层的表面部分，也即将形成钴钨磷过程中受到污染的部分去除，从而进一步避免了TDDB问题，提高了铜互连结构的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图2示出了本发明实施例的铜互连结构的形成方法的流程示意图，包括：
步骤S21，提供半导体衬底，所述半导体衬底上覆盖有第一介质层，所述第一介质层上形成有第一开口；
步骤S22，在所述第一开口中填充金属铜，形成铜栓塞，所述铜栓塞的表面与所述第一介质层的表面齐平；
步骤S23，对所述第一介质层进行刻蚀，去除与所述铜栓塞的侧壁相接的部分第一介质层，在所述铜栓塞和第一介质层之间形成空隙；
步骤S24，形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙；
步骤S25，在所述铜栓塞上方的第二介质层上形成第二开口，所述第二开口的宽度小于等于所述铜栓塞的宽度，所述开口的底部暴露出所述铜栓塞；
步骤S26，在所述第二开口中填充钴钨磷。
图3至图10示出了本发明实施例的铜互连结构的形成方法的中间结构的剖面图，下面结合图2和图3至图10对本发明的实施例进行详细说明。
结合图2和图3，执行步骤S21，提供半导体衬底，所述半导体衬底上覆盖有第一介质层，所述第一介质层上形成有第一开口。具体的，提供半导体衬底20，所述半导体衬底20上覆盖有第一介质层21，所述第一介质层21中形成有第一开口22。
所述半导体衬底20可以是单晶硅，也可以是硅锗化合物，还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构，其中还可以形成有MOS晶体管等半导体器件(图中未示出)，本实施例中所述半导体衬底20为硅衬底。
所述第一介质层21可以是半导体工艺中常用的层间介质层(ILD)材料，本实施例中，所述第一介质层21为低k材料，如氟硅玻璃(FSG)，掺碳氧化硅(SiOC)等，也可以为超低k材料，如纳米孔二氧化硅(NPS)等。
本实施例中所述开口22为双镶嵌结构中的沟槽和通孔的组合结构，在其他具体实施例中，也可以仅包括通孔或沟槽中的一个。
结合图2和图4，执行步骤S22，在所述第一开口中填充金属铜，形成铜栓塞，所述铜栓塞的表面与所述第一介质层的表面齐平。具体的，在所述第一开口中填充金属铜，形成铜栓塞23，所述铜栓塞的表面与所述第一介质层21的表面齐平。
所述铜栓塞23的形成方法可以是电化学镀(ECP)，在填充金属铜之前，还可以在所述第一开口的侧壁和底部形成阻挡层(图中未示出)，所述阻挡层的材料可以是钛、钽或氮化钽，其形成方法为溅射法。在电化学镀之后，金属铜填满所述第一开口并溢出覆盖在所述第一介质层21的表面，之后对金属铜进行平坦化，去除所述第一介质层21表面的金属铜，形成铜栓塞23，使其表面与所述第一介质层21的表面齐平，所述平坦化的方法可以是化学机械抛光(CMP)。
结合图2和图5，执行步骤S23，对所述第一介质层进行刻蚀，去除与所述铜栓塞的侧壁相接的部分第一介质层，在所述铜栓塞和第一介质层之间形成空隙。具体的，对所述第一介质层21进行刻蚀，去除与所述铜栓塞23的侧壁相接的部分第一介质层21，在所述铜栓塞23和第一介质层21之间形成空隙24。本实施例中采用湿法刻蚀形成所述空隙24，所述湿法刻蚀中采用的反应溶液为氢氟酸溶液，其中H2O∶HF为280∶1至320∶1。
由于在刻蚀形成所述第一开口时，第一开口侧壁的第一介质层21会受到部分损伤，容易受到氢氟酸溶液的侵蚀而去除，因此，上述湿法刻蚀不需要使用光刻胶等形成掩膜，可以直接对所述第一介质层21进行湿法刻蚀以形成所述空隙24。当然，在其他具体实施例中，也可以使用光刻胶等形成掩膜图形，之后对所述第一介质层21进行刻蚀以形成空隙24。
结合图2和图6，执行步骤S24，形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙。具体的，形成第二介质层25，所述第二介质层25覆盖所述第一介质层21和铜栓塞23的表面，并密封所述空隙24。所述第二介质层25的材料可以是低k材料或超低k材料，其形成方法为非共形化学气相沉积，如等离子增强型化学气相沉积等。由于采用非共形的沉积方法，因此沉积过程中介质材料并不会填充至所述空隙24中，使得形成的第二介质层25实现了对空隙24的密封。
结合图2和图7，执行步骤S25，在所述铜栓塞上方的第二介质层上形成第二开口，所述第二开口的宽度小于等于所述铜栓塞的宽度，所述开口的底部暴露出所述铜栓塞。具体的，在所述铜栓塞23上方的第二介质层25上形成第二开口26，所述第二开口26的宽度w小于等于所述铜栓塞23的宽度W，即所述第二开口26并未暴露出所述空隙24。其中，所述第二开口26的宽度w是指其在第一介质层21表面的宽度，相应的，所述铜栓塞23的宽度W是指铜栓塞23在第一介质层21表面的宽度。所述第二开口26的形成方法可以是干法刻蚀，包括：在所述第二介质层25的表面形成光刻胶层并图形化，定义出所述第二开口26的图形；之后以所述图形化后的光刻胶层为掩膜，对所述第二介质层25进行刻蚀，形成第二开口26；之后通过灰化(ashing)等方法将所述光刻胶层去除。
结合图2和图8，执行步骤S26，在所述第二开口中填充钴钨磷。具体的，在所述第二开口中填充钴钨磷27，所述钴钨磷27的表面可以与所述第二介质层25的表面齐平，其形成方法可以是使用含钴、钨、磷的镀液进行无电镀敷，或是本领域技术人员公知的其他方法。由于在所述铜栓塞23与第一介质层21之间形成有空隙24，因此形成钴钨磷27的过程中可以有效避免金属离子扩散进入第一介质层21中，防止TDDB问题，提高铜互连结构的可靠性。
参考图9，在形成所述钴钨磷27之后，本实施例还刻蚀去除所述第二介质层25的表面部分，去除方法可以是湿法刻蚀，所述湿法刻蚀使用的反应溶液为氢氟酸溶液，其中H2O∶HF为280∶1至320∶1。在所述湿法刻蚀之后，剩余的第二介质层25的厚度较薄，其表面低于所述钴钨磷27。
在形成所述钴钨磷27的过程中，不可避免的会对所述第二介质层25的表面部分造成污染，金属离子扩散进入其中，引起TDDB问题。本实施例去除所述第二介质层25的表面部分，从而有效的将受到金属离子污染的第二介质层25去除，有利于提高铜互连结构的可靠性。
参考图10，之后，形成第三介质层28，覆盖所述第二介质层25和钴钨磷27，所述第三介质层28可以是低k材料或超低k材料。之后，还可以在所述钴钨磷27上方的第三介质层28中继续形成上层金属层的互连结构，如栓塞等。
仍然参考图9，本实施例形成的铜互连结构包括：半导体衬底20；第一介质层21，覆盖所述半导体衬底20，第一介质层21中形成有第一开口；铜栓塞23，填充所述第一开口，且与所述第一介质层21之间具有空隙24；第二介质层25，覆盖所述第一介质层21和铜栓塞23的表面并密封所述空隙24；第二开口，形成于所述铜栓塞23上方的第二介质层25中，其宽度小于等于所述铜栓塞23的看宽度，所述第二开口中填充有钴钨磷27。由于在形成钴钨磷27之后将所述第二介质层25的表面部分刻蚀去除，因此，所述第二介质层25的表面低于所述钴钨磷27的表面。
综上，本技术方案在铜栓塞和第一介质层之间形成空隙，之后再形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙，在所述铜栓塞上方的第二介质层中形成第二开口并在其中填充钴钨磷，由于所述铜栓塞和第一介质层之间具有空隙，防止了金属离子扩散进入第一介质层中，避免了TDDB问题，有利于提高铜互连结构的可靠性。
进一步的，本技术方案在形成钴钨磷之后，还刻蚀去除所述第二介质层的表面部分，也即将形成钴钨磷过程中受到污染的部分去除，从而进一步避免了TDDB问题，提高了铜互连结构的可靠性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种铜互连结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上覆盖有第一介质层，所述第一介质层上形成有第一开口；
在所述第一开口中填充金属铜，形成铜栓塞，所述铜栓塞的表面与所述第一介质层的表面齐平；
对所述第一介质层进行刻蚀，去除与所述铜栓塞的侧壁相接的部分第一介质层，在所述铜栓塞和第一介质层之间形成空隙；
形成第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙；
在所述铜栓塞上方的第二介质层上形成第二开口，所述第二开口的宽度小于等于所述铜栓塞的宽度，所述开口的底部暴露出所述铜栓塞；
在所述第二开口中填充钴钨磷。
2.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述第一介质层的材料为低k材料或超低k材料。
3.根据权利要求2所述的铜互连结构的形成方法，其特征在于，使用湿法刻蚀去除与所述铜栓塞的侧壁相接的部分第一介质层。
4.根据权利要求3所述的铜互连结构的形成方法，其特征在于，所述湿法刻蚀使用的反应溶液为氢氟酸溶液。
5.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述第二介质层的材料为低k材料或超低k材料。
6.根据权利要求5所述的铜互连结构的形成方法，其特征在于，在所述第二开口中填充钴钨磷之后，还包括：刻蚀去除表面部分厚度的第二介质层。
7.根据权利要求6所述的铜互连结构的形成方法，其特征在于，使用湿法刻蚀去除表面部分厚度的第二介质层。
8.根据权利要求7所述的铜互连结构的形成方法，其特征在于，所述湿法刻蚀使用的反应溶液为氢氟酸溶液。
9.根据权利要求1所述的铜互连结构的形成方法，其特征在于，使用非共形化学气相沉积形成所述第二介质层。
10.一种铜互连结构，其特征在于，包括：
半导体衬底；
第一介质层，覆盖所述半导体衬底，其上形成有第一开口；
铜栓塞，填充所述第一开口，且所述铜栓塞与所述第一介质层之间具有空隙；
第二介质层，覆盖所述第一介质层和铜栓塞的表面并密封所述空隙；
第二开口，形成于所述铜栓塞上方的第二介质层中，其宽度小于等于所述铜栓塞的宽度，所述第二开口中填充有钴钨磷。
11.根据权利要求10所述的铜互连结构，其特征在于，所述第一介质层的材料为低k材料或超低k材料。
12.根据权利要求10所述的铜互连结构，其特征在于，所述第二介质层的材料为低k材料或超低k材料。
13.根据权利要求12所述的铜互连结构，其特征在于，所述第二介质层的表面低于所述钴钨磷的表面。
CN2010105732258A 2010-12-03 2010-12-03 铜互连结构及其形成方法 Active CN102487038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105732258A CN102487038B (zh) 2010-12-03 2010-12-03 铜互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105732258A CN102487038B (zh) 2010-12-03 2010-12-03 铜互连结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102487038A CN102487038A (zh) 2012-06-06
CN102487038B true CN102487038B (zh) 2013-12-04

Family

ID=46152512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105732258A Active CN102487038B (zh) 2010-12-03 2010-12-03 铜互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102487038B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751237A (zh) * 2012-07-03 2012-10-24 上海华力微电子有限公司 金属互连结构的制作方法
CN102779781A (zh) * 2012-07-27 2012-11-14 上海华力微电子有限公司 金属结构的制作方法
CN102881647B (zh) * 2012-10-12 2015-09-30 上海华力微电子有限公司 铜金属覆盖层的制备方法
US8900989B2 (en) * 2013-03-06 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an air gap using a damascene process and structure of same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118922A (zh) * 2007-08-30 2008-02-06 复旦大学 以上电极作为保护层的CuxO电阻存储器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685722B2 (ja) * 2001-02-28 2005-08-24 三洋電機株式会社 半導体装置及びその製造方法
US7291558B2 (en) * 2004-11-08 2007-11-06 Tel Epion Inc. Copper interconnect wiring and method of forming thereof
US7521351B2 (en) * 2005-06-30 2009-04-21 Infineon Technologies Ag Method for forming a semiconductor product and semiconductor product

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118922A (zh) * 2007-08-30 2008-02-06 复旦大学 以上电极作为保护层的CuxO电阻存储器及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-261100A 2002.09.13

Also Published As

Publication number Publication date
CN102487038A (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
TWI484593B (zh) 半導體結構之一層中之密封氣隙之方法及半導體結構
KR100640662B1 (ko) 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
US8791013B2 (en) Pattern forming method
US7224068B2 (en) Stable metal structure with tungsten plug
TWI610343B (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
US7348672B2 (en) Interconnects with improved reliability
US10181421B1 (en) Liner recess for fully aligned via
US20100314765A1 (en) Interconnection structure of semiconductor integrated circuit and method for making the same
CN102760689B (zh) 半导体器件制造方法
CN103474416B (zh) 互连结构及其形成方法
CN102760688B (zh) 双镶嵌结构及其形成方法、半导体器件
CN102487038B (zh) 铜互连结构及其形成方法
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
CN101471324B (zh) 一种超低k互连结构及其制造方法
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
CN102693935A (zh) 互连结构的制造方法
CN103515292B (zh) 半导体结构的形成方法
CN103094197B (zh) 互连结构制造方法
CN104022070A (zh) 互连结构的形成方法
CN103187359B (zh) 金属互连线的形成方法
CN108573912B (zh) 半导体结构及其形成方法
KR20080002027A (ko) 반도체 소자의 제조방법
CN102569167A (zh) 双镶嵌结构的形成方法
KR20140064024A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant