CN102474071B - 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件 - Google Patents

半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件 Download PDF

Info

Publication number
CN102474071B
CN102474071B CN201080027929.3A CN201080027929A CN102474071B CN 102474071 B CN102474071 B CN 102474071B CN 201080027929 A CN201080027929 A CN 201080027929A CN 102474071 B CN102474071 B CN 102474071B
Authority
CN
China
Prior art keywords
mentioned
dielectric film
layer
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080027929.3A
Other languages
English (en)
Other versions
CN102474071A (zh
Inventor
谷口英广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009159791A external-priority patent/JP4748545B2/ja
Priority claimed from JP2009159792A external-priority patent/JP4748546B2/ja
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to CN201310077477.5A priority Critical patent/CN103199437B/zh
Publication of CN102474071A publication Critical patent/CN102474071A/zh
Application granted granted Critical
Publication of CN102474071B publication Critical patent/CN102474071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2072—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by vacancy induced diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件。本发明的包含半导体层的半导体光学器件的制造方法为，在半导体层叠结构(12-18)表面的第一区域上形成第一电介质膜(26)，在半导体层叠结构(12-18)表面的第二区域上形成具有比第一电介质膜(26)高的密度的第二电介质膜(25)，在由于对第二电介质膜(25)下部的半导体层进行的热处理所引起的带隙的变化量变得大于由于对第一电介质膜(26)下部的半导体层进行的热处理所引起的带隙的变化量的温度区域实施热处理，在第一电介质膜(26)下部的半导体层叠结构(12-18)上形成窗区域(23)。

Description

半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件
技术领域
本发明涉及包括半导体层的半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件。
背景技术
半导体光学器件中包括：发光器件和光接收器件等这样的进行电-光转换/光-电转换的光学器件，以及光导波路、光学开关、隔离器和光子晶体等这样的进行光信号的传送等的光学器件。这样的光学器件具有以半导体层叠结构为主的构成，并且有时候在其制造工艺中包含用于改变半导体层叠结构中规定的半导体层的物理属性的热处理工序。
例如，在GaAs系半导体激光中，光射出端面由于强的光密度的缘故而变差，有时会引起被称为COD(Catastrophic Optical Damage：光学灾变损伤)的损伤。作为该问题的对策，提出了通过使相当于光射出面之处的带隙大于活性层内部的带隙，从而设置与活性层内部相比激光吸收变少的窗区域的方法。为了形成该窗区域，在窗区域上形成促进Ga的扩散的电介质膜，并且在非窗区域上沉积了抑制Ga的扩散的电介质膜，然后，进行规定的热处理，进行对应于窗区域的区域的混晶化，进行使带隙变大的工序。这种方法被称为IFVD(Impurity Free Vacancy Disordering)法(参照专利文献1)。例如采用以富N条件成膜的SiNx膜作为促进Ga的扩散的电介质膜，采用以富Si条件成膜的SiNx膜作为抑制Ga的扩散的电介质膜(参照专利文献2)。
(现有技术文献)
(专利文献)
专利文献1：JP特开平7-122816号公报
专利文献2：国际公开第2005/057744号公报
(发明要解决的技术课题)
但是，在IFVD法中，为了将窗区域混晶化并实现具有所希望的大小的带隙，需要以高于一般在热处理中所使用的温度的温度进行热处理。例如，在专利文献2中所记载的方法中，需要以930℃的高温进行热处理。但是，经过这样的高温热处理之后，电介质膜出现了裂纹，其结果是，在形成了电介质膜的半导体表面上产生皲裂，之后会产生当在该半导体表面形成电极时接触电阻增大的问题。另外，经过这样的高温处理之后，连本来不希望进行混晶化的非窗区域也会被混晶化，因此，不能获得所希望的激光特性。
发明内容
本发明就是鉴于上述课题而实现的，其目的是提供一种能够降低由于热处理所带来的不良影响的半导体光学器件的制造方法、半导体光学激光元件的制造方法以及不会由于热处理的缘故而导致变差的半导体光学器件。
(解决技术课题的手段)
为了解决上述课题并实现目的，本发明的半导体光学器件的制造方法，是包括半导体层的半导体光学器件的制造方法，其特征为，具有：半导体层形成工序，用于形成半导体层；第一电介质膜形成工序，在上述半导体层表面的第一区域形成第一电介质膜；第二电介质膜形成工序，在上述半导体层表面的第二区域形成第二电介质膜，该第二电介质膜具有比上述第一电介质膜高的密度；以及热处理工序，在由于对上述第二电介质膜下部的半导体层进行的热处理所引起的带隙的变化量变得大于由于对上述第一电介质膜下部的半导体层进行的热处理所引起的带隙的变化量的温度区域，实施热处理。
另外，本发明的半导体光学器件的制造方法的特征为：在上 述热处理工序中，在上述第二电介质膜下部的半导体层的带隙的变化量相对于热处理温度的变化率小于上述第一电介质膜下部的半导体层的带隙的变化量相对于热处理温度的变化率的温度区域，实施热处理。
另外，本发明的半导体光学器件的制造方法的特征为：上述第二电介质膜具有高于上述第一电介质膜的折射率。
另外，本发明的半导体光学器件的制造方法的特征为：上述第二电介质膜是用与上述第一电介质膜相同的材料形成的电介质膜。
另外，本发明的半导体光学器件的制造方法的特征为：上述第一电介质膜以及上述第二电介质膜是包括硅的电介质膜，上述第二电介质膜中的硅成分比，高于上述第一电介质膜中的硅成分比。
另外，本发明的半导体激光元件的制造方法，该半导体激光元件在半导体层中包含与电极接触的接触层以及活性层，并且，在沿着光射出的方向的端面区域中具有上述半导体层的带隙大于其他区域的窗区域，该半导体激光元件的制造方法的特征为，具有：接触层形成工序，用于形成含有杂质的上述接触层；第一电介质膜形成工序，在上述接触层表面中的与作为上述窗区域以外的区域的非窗区域对应的区域中形成第一电介质膜；第二电介质膜形成工序，在上述接触层表面中的与上述窗区域对应的区域中形成第二电介质膜；以及热处理工序，通过在上述第二电介质膜下部的接触层的杂质能够扩散的温度区域实施热处理，使上述第二电介质膜下部的接触层的杂质扩散得比上述第一电介质膜下部的接触层的杂质更多，并形成上述第二电介质膜下部的上述半导体层的至少一部分区域已混晶化的窗区域。
另外，本发明的半导体光学器件，是端面发射型的半导体光学器件，具有：第一电极；半导体基板；具有在上述基板上依次形成的第一导电型包覆层、活性层、第二导电型包覆层和以第二导电型杂质进行了掺杂的接触层的层叠结构；以及在上述接触层 上形成、且构成将上述层叠结构夹在与上述第一电极之间的电流路径的第二电极，上述端面发射型的半导体光学器件的特征为，至少在激光的射出侧端面附近具有窗区域，该窗区域具有比非窗区域大的带隙，上述接触层的窗区域的第二导电型杂质浓度比上述接触层的非窗区域的第二导电型杂质浓度低。
另外，本发明的半导体光学器件的特征为：上述接触层的窗区域的第二导电型杂质浓度比上述接触层的非窗区域的第二导电型杂质浓度低2×1017cm-3以上。
另外，本发明的半导体光学器件的特征为：在上述接触层与上述活性层之间的上述窗区域，形成有电流狭窄层。
另外，本发明的半导体光学器件的特征为：上述电流狭窄层从窗区域延伸到非窗区域的一部分。
另外，本发明的半导体光学器件的特征为：上述半导体层是层叠有多个半导体层的结构，上述电流狭窄层具有比在该电流狭窄层的上下所形成的半导体层中的晶格常数大的晶格常数。
另外，本发明的半导体光学器件的特征为：在上述接触层与上述活性层之间具有包含扩散种的扩散层。
另外，本发明的半导体光学器件的特征为：在上述电流狭窄层下部具有包含扩散种的扩散层。
另外，本发明的半导体光学器件的特征为：上述基板以及上述层叠结构由III-V族系化合物构成。
另外，本发明的半导体光学器件的特征为：上述第二导电型杂质为Zn、Mg或Be。
另外，本发明的半导体光学器件的特征为：上述扩散种是作为p型杂质的Zn、Mg或Be，作为n型杂质的Si或Se，作为界面杂质的0、C、H或S，或者空穴中的任意一种。
另外，本发明的通信***的特征为，具有：包括上述任意一项中所记载的半导体光学器件的发送器；一端与上述发送器进行了光耦合的2km以上的光纤；以及与上述光纤的另一端进行了光耦合的接收器。
(发明的效果)
本发明通过在半导体层表面的第一区域形成第一电介质膜，在半导体层表面的第二区域形成具有比第一电介质膜高的密度的第二电介质膜，并且在由于对第二电介质膜下部的半导体层进行热处理所引起的带隙的变化量变得大于由于对第一电介质膜下部的半导体层进行热处理所引起的带隙的变化量的温度区域实施热处理，由此，使半导体层中的上述第二电介质膜下部的上述半导体层的至少一部分区域的结晶状态变化，因此，能够实现热处理工序中的处理温度的低温化，从而能够降低由热处理所导致的不良的影响，因此，能够实现不会因为热处理而导致变差的半导体光学器件以及半导体激光元件。
附图说明
图1是通过实施方式中的半导体激光元件的制造方法所制造的半导体激光的立体图。
图2是与图1中的z轴垂直的面的剖视图。
图3是与图1中的x轴垂直的面、并且通过***(ridge)部分的面的剖视图。
图4是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的x轴垂直的面的剖视图。
图5是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的x轴垂直的面的剖视图。
图6是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的x轴垂直的面的剖视图。
图7是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的z轴垂直的面的剖视图。
图8是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的z轴垂直的面的剖视图。
图9是表示RTA的热处理温度与由于该热处理而变化的半导体层的带隙的变化量的关系的图。
图10是表示RTA的热处理温度与由于该热处理而变化的半导体层的带隙的变化量的关系的图。
图11是表示RTA的热处理温度与由于该热处理而变化的半导体层的带隙的变化量的关系的图。
图12是表示在775℃、180秒的条件下进行了RTA处理的情况下所层叠的电介质膜的折射率与在表面上形成了这些膜的半导体层的能量移动的关系的图。
图13是与用于说明实施方式1中的混晶化处理的半导体激光元件中的重要部分的x轴垂直的面的剖视图。
图14是表示由于热处理工序在p-接触层内部所减少的p型杂质浓度与窗区域中的带隙的变化量的关系的图。
图15是用于表示图1所示的半导体激光元件的制造工序的其他例子的、与图1所示的半导体激光元件的x轴垂直的面的剖视图。
图16是用于表示图1所示的半导体激光元件的制造工序的其他例子的、与图1所示的半导体激光元件的x轴垂直的面的剖视图。
图17是与实施方式2中的半导体激光元件的z轴垂直的面的剖视图。
图18是与实施方式2中的半导体激光元件的x轴垂直的面、并且通过***部分的面的剖视图。
图19是表示图18所示的半导体激光元件的制造工序的剖视图。
图20是表示图18所示的半导体激光元件的制造工序的剖视图。
图21是表示图18所示的半导体激光元件的制造工序的剖视图。
图22是与用于说明实施方式2中的混晶化处理的半导体激光元件中的重要部分的x轴垂直的面的剖视图。
图23是使用实施方式1和2中的半导体激光元件的通信系 统的概略图。
图24是利用实施方式中的光学器件的制造方法所制造的光学器件的俯视图。
图25是用于表示图24所示的光学器件的制造工序的、图24所示的光学器件的AA线剖视图。
图26是用于表示图24所示的光学器件的制造工序的、图24所示的光学器件的AA线剖视图。
图27是用于表示图24所示的光学器件的制造工序的、图24所示的光学器件的AA线剖视图。
具体实施方式
以下，关于作为本发明的实施方式的半导体光学器件的制造方法，以半导体激光元件的制造方法为例进行说明。而且，本发明不局限于该实施方式。另外，在附图的记载中，对相同的部分标注相同的符号。另外，附图只是示意性的描述，各层的厚度与宽度的关系、各层的比率等与实际情况不同，这一点需要注意。即使在附图相互之间也包括彼此的尺寸的关系或比率不同的部分。
(实施方式1)
首先，对实施方式1的半导体激光元件的制造方法进行说明。图1是利用实施方式中的半导体激光元件的制造方法所制造的半导体激光的立体图。图1所示的半导体激光元件1被实施用于形成***6的形状的规定的加工处理，并且其基本结构为：在基板11上形成将包括活性层的GaAs系的多个半导体层进行了层叠的半导体层叠结构10。
半导体激光元件1还具有通过在***6的长度方向的两个端部上劈开与半导体层叠结构10一体化的半导体基板11而形成的两个面的劈开面。在两个劈开面中的一个劈开面上形成低反射膜3，该低反射膜3用于将激光4从半导体激光元件1的射出区域5引出到半导体激光元件1的外部，上述激光4是通过以上述两个 劈开面作为反射镜而使在半导体层叠结构10的活性层内生成的光发生谐振而生成的。在另一个劈开面上形成高反射膜2，该高反射膜2用于将所生成的激光4只从低反射膜3一侧有效地引出到半导体激光元件1的外部。
接下来，参照图2以及图3对图1所示的半导体激光元件1的结构进行说明。为了具体说明图1所示的半导体激光元件1的结构，图2表示的是与图1中的z轴(光射出方向)垂直的面的剖视图。另外，图3是表示与图1中的x轴垂直的面、并且通过***6部分的面(即包括半导体激光元件的谐振器的面)的剖视图。
如图2以及图3所示，半导体激光元件1在作为n型GaAs基板的基板11上按顺序层叠：n-缓冲层12、n-包覆层13、n-引导层14、活性层15、p-引导层16、p-包覆层17、p-接触层18以及绝缘层19。另外，半导体激光元件1在p-接触层18的上部形成上部电极20，在基板11的下部形成下部电极21。另外，在形成于活性层15的上侧的p-引导层16、在对活性层15层叠p型包覆(clad)的一侧所形成的p-包覆层17、以及为了对活性层15注入空穴而形成的p-接触层18中，掺杂Zn作为杂质。如图2以及图3所示，半导体激光元件1具有使注入到活性层15的电流变窄成带状、并且作为沿着带的光导波路发挥功能的***6形状，包括p-包覆层17的上层以及p-接触层18在内的层区域的激光射出方向和垂直方向的宽度被加工成狭窄的台面(mesa)形状。另外，在半导体激光元件1中的光射出端面上设置有与非窗区域24相比激光的吸收少的窗区域23。
基板11的材料中包含n-GaAs。n-缓冲层12是为了在基板11上生长高质量的外延层的层叠结构而所需的缓冲层，在层材料中含有n-GaAs。n-包覆层13和n-引导层14的折射率和厚度被确定为实现针对层叠方向的任意的光封闭状态，并且在层材料中含有n-AlGaAs。n-引导层14的Al成分优选20％以上且小于40％。另外，通常的做法是：通过使n-包覆层13的Al成分与n-引导 层14的Al成分相比增大，从而减小折射率。在本发明的形成窗区域的大输出端面放射型多模半导体激光元件中，n-引导层14的厚度优选为200nm以上，例如400nm左右。n-包覆层13的厚度在1μm以上、3μm左右即可。n-引导层14有时会使用有意不进行掺杂的高纯度层，但是在将n-引导层14的厚度设定在100nm以上的情况下，残留杂质的影响大，最好实施掺杂。在此，虽然以端面放射型多模半导体激光元件为例，但是本发明也能够适用端面放射型单模半导体激光元件，这是毋庸置疑的。
活性层15具有下部阻挡层15a、量子阱层15b以及上部阻挡层15c。下部阻挡层15a以及上部阻挡层15c具有将载流子封闭在量子阱层15b中的屏障的功能，且包含有意不进行掺杂的高纯度的AlGaAs作为材料。量子阱层15b包含有意不进行掺杂的高纯度的InGaAs作为材料。被封闭的载流子的发光复合能量取决于通过量子阱层15b的In成分以及膜厚、下部阻挡层15a以及上部阻挡层15c的成分所决定的势阱的结构。上面虽然对单一的量子阱层(SQW)的构成进行了说明，但是，有时也具有将量子阱层15b与下部阻挡层15a以及上部阻挡层15c的层叠进行了所希望次数的反复的多重量子阱层(MQW)的构成。另外，上面虽然对有意不进行掺杂的高纯度层的构成进行了说明，但是，有时也在量子阱层15b、下部阻挡层15a以及上部阻挡层15c中有意地添加施主或受主。而且，有时下部阻挡层15a和n-引导层14为相同的成分，另外，由于有时上部阻挡层15c和p-引导层16为相同的成分，因此，不一定需要构成下部阻挡层15a和上部阻挡层15c。
p-引导层16和p-包覆层17与上述n-包覆层13和n-引导层14成对，折射率和厚度被确定为实现针对层叠方向上的任意的光封闭状态。p-引导层16和p-包覆层17在层材料中含有p-AlGaAs。p-引导层16的Al成分一般为20％以上，优选为30％以上。p-包覆层17的Al成分一般为40～50％左右，为了将层中的光场向n-包覆层13的方向错开以减小导波路损耗，而将p-包覆层17的 Al成分设定为比n-包覆层13大出若干。另外，p-引导层16的Al成分被设定为小于p-包覆层17的Al成分。在本发明中的形成了窗区域的大输出端面放射型多模激光元件中，p-引导层16的膜厚优选为200nm以上，例如为400nm左右。p-包覆层17的厚度为1～2μm即可。另外，虽然p-引导层16有时也使用有意不进行掺杂的高纯度层，但是，在将引导层的厚度设定为100nm以上的情况下，由残留杂质引起的导电性变动的影响大，因此，就算是为了提高制造可重复性，也最好实施有意识的掺杂。另外，在p-包覆层17中形成电流狭窄层17a，该电流狭窄层17a是利用n型半导体层形成的，且通过使注入电流变窄，来提高活性层15中的电流密度。p-接触层18为了对活性层15注入空穴而需要与电极接触，因此，以高浓度掺杂了作为p型杂质的Zn。
在半导体激光元件1中，由于对半导体层叠结构10的一部分进行加工所形成的***6的缘故，从上部电极20和下部电极21注入的电流会集中在活性层15的一部分中，激光4会被引出到半导体激光元件1的外部。由于从射出区域5(参照图1)所射出的激光4的光密度为高密度，因此，在半导体激光元件1中，在包括光射出端面的规定区域设置激光的吸收少的窗区域23，将除此之外的区域作为非窗区域24，由此来防止产生COD。
在窗区域23中，构成窗区域23的半导体层叠结构10的半导体层的至少一部分被混晶化。窗区域23的能量带隙由于该混晶化的原因而变大，其结果是，会产生非窗区域24的能量带隙与窗区域23的能量带隙之差。由此，在半导体激光元件1中抑制光射出端面区域的激光的吸收，以防止产生COD。
接下来，参照附图4～附图8对半导体激光元件1的制造工序进行说明。图4～图6是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的x轴垂直的面的剖视图；图7以及图8是用于表示图1所示的半导体激光元件的制造工序的、与图1所示的半导体激光元件的z轴垂直的面的剖视图。如图4所示，使用采用通常所使用的MOCVD(Metal Organic  Chemical Vapor Deposition)法的MOCVD装置，在GaAs半导体基板11上外延生长由n-缓冲层12、n-包覆层13、n-引导层14、活性层15、p-引导层16、p-包覆层17、电流狭窄层17a以及p-接触层18构成的半导体层叠结构10。当外延生长半导体层叠结构10时，为了在规定的半导体层维持导电性，在n-缓冲层12、n-包覆层13的外延生长的过程中，进行作为n型杂质的Si的掺杂，以作为杂质；在p-包覆层17、p-接触层18的外延生长过程中，进行作为p型杂质的Zn的掺杂，以作为杂质。另外，通过只与窗区域对应地形成包含n型杂质的半导体层，从而在p-包覆层17内形成电流狭窄层17a。
然后，使用催化剂CVD(Chemical Vapor Deposition)法在p-接触层18的表面沉积SiNx膜。在本实施例中，虽然对在SiNx膜生长中使用催化剂CVD进行了说明，但是，根据用途也能够使用等离子CVD法等其他方法。该SiNx膜是在大幅度增加SiH4流量的富Si条件下成膜的，是Si的比率高于理想配比成分的致密的膜。然后，进行光刻工序以及蚀刻工序，除去与窗区域23对应的区域以外的SiNx膜，由此，如图5所示，在p-接触层18的表面的与窗区域23对应的区域形成混晶化促进膜25。另外，混晶化促进膜25形成为：在半导体激光元件1的长度方向的前后，覆盖活性层15。
接下来，通过利用催化剂CVD法，并使用与混晶化促进膜25相同的材料，从而在p-接触层18以及混晶化促进膜25上沉积在富N的条件下成膜的SiNx膜，形成混晶化抑制膜26。构成该混晶化抑制膜26的SiNx膜是N的比率高于理想配比成分的膜，是在使作为原料的硅烷和氨气的流量成为富氨的状态下成膜的。由于混晶化抑制膜26是在富N条件下成膜的SiNx膜，因此，与在富Si条件下成膜的混晶化促进膜25相比，是密度低且稀疏的膜。换句话说，在与窗区域23对应的区域上所形成的混晶化促进膜25是具有密度高于在与非窗区域24对应的区域上所形成的混晶化抑制膜26的致密的膜。并且，在形成于相同的材料上的 电介质膜中，随着密度的提高，折射率也提高，因此可以说，在与窗区域23对应的区域上所形成的混晶化促进膜25是具有折射率高于在与非窗区域24对应的区域上所形成的混晶化抑制膜26的膜。例如，混晶化促进膜25由折射率为2.05的S i Nx膜形成，混晶化抑制膜26由折射率为1.85的SiNx膜形成。另外，作为混晶化促进膜25形成的在富Si条件下成膜的SiNx膜，在进行热处理的情况下具有使其正下方的半导体层内部的杂质扩散的作用。
在形成混晶化促进膜25和混晶化抑制膜26之后，对半导体层叠结构10实施热处理工序。作为用于进行该热处理的装置，使用RTA(Rapid Thermal Annealing)装置。该热处理工序是在对混晶化促进膜25下部的半导体层进行热处理所引起的带隙的变化量变得大于在对混晶化抑制膜26下部的半导体层进行热处理所引起的带隙的变化量的温度区域中实施热处理。作为该热处理工序，进行例如775℃、180秒的RTA处理。通过进行该热处理，在混晶化促进膜25正下方的半导体层、即p-接触层18中含有的Zn扩散到半导体层叠结构10的内部、也就是进一步向下层扩散。并且，该热处理使混晶化促进膜25下部的p-接触层18的Zn扩散得比混晶化抑制膜26下部的p-接触层18的Zn多，如图6所示，使形成了混晶化促进膜25的区域的半导体层叠结构10的至少一个层中的至少一部分区域混晶化。其结果是，使得对混晶化促进膜25下部的半导体层进行热处理所引起的带隙的变化量大于在对混晶化抑制膜26下部的半导体层进行热处理所引起的带隙的变化量，以在混晶化促进膜25下部形成窗区域23。另外，形成了混晶化抑制膜26的区域成为没有进行混晶化的非窗区域24。
然后，在除去促进膜25和抑制膜26之后，进行光刻工序以及蚀刻工序，如图7所示，如果需要与上部电极20接触的区域以外的p-接触层18，则除去p-包覆层17的上层的一部分，形成***结构。接下来，在形成绝缘层19之后，进行光刻工序以 及蚀刻工序，如图8所示，除去与上部电极20接触的区域以外的绝缘层19。然后，在形成上部电极20以及下部电极21之后，将半导体晶片劈开，在劈开面上形成高反射膜2以及低反射膜3，之后，通过对每个半导体激光元件1进行切割，形成最终的半导体激光元件。
如上所述，在本实施方式1中，在与非窗区域24对应的半导体层叠结构10上形成在富N条件下成膜的SiNx膜作为混晶化抑制膜26，在与窗区域23对应的半导体层叠结构10上形成具有比在富N条件下成膜的SiNx膜高的密度的高折射率膜的富Si的SiNx膜作为混晶化促进膜25。另外，作为好的例子，虽然使用了与理想配比成分的大小关系来对SiNx膜的Si或N的成分进行了说明，但是只要能产生充分的密度差或折射率差就不局限于此。
在此，图9表示RTA热处理温度和由于该热处理而变化的半导体层的带隙的移动量的关系。以下，将因为RTA处理而变化的半导体层叠结构的带隙的移动量作为能量移动进行说明。图9中的直线L1对应于在半导体层上形成作为低折射率膜的在富N条件下成膜的SiNx膜的状态下实施热处理的情况；直线L2对应于在半导体层上形成作为高折射率膜的在富Si条件下成膜的SiNx膜的状态下实施热处理的情况。
在半导体激光元件中，为了防止COD，需要使窗区域的带隙大于活性层内部的非窗区域中的带隙，并充分地确保非窗区域的带隙与窗区域的带隙之差。
以往，为了确保能够防止该COD的带隙差ΔEg，如直线L1所示，在混晶化促进膜中采用在高温区域能量移动大的低折射率膜来形成窗区域；如直线L2所示，在混晶化抑制膜中采用即使在高温区域能量移动也小的高折射率膜来形成非窗区域。即，以往，在与作为包括激光射出端面的区域的窗区域对应的半导体层上形成稀疏的膜即低折射率的SiNx膜，以作为混晶化促进膜；在与非窗区域对应的半导体层叠结构10上，形成具有比在富N条 件下成膜的SiNx膜高的密度并且为高折射率的富Si的SiNx膜，以作为混晶化抑制膜。并且，以往，在能够确保带隙差ΔEg的温度T0下进行热处理，使作为稀疏的膜的混晶化促进膜吸收所扩散的Ga，并使因此产生的空穴扩散到活性层15中，由此，将混晶化促进膜下方的量子阱层15b混晶化，形成窗区域。
但是，以往，由于为了进行混晶化而需要在例如930℃的高温下进行热处理，因此，由于该高温热处理的缘故，在作为混晶化促进膜以及混晶化抑制膜所形成的SiNx膜上出现裂纹，因此，在形成了SiNx膜的半导体表面上会发生皲裂，之后，在该半导体表面形成电极的情况下，会出现接触电阻增大的问题。另外，由于该高温处理，连原本不希望进行混晶化的非窗区域也会被混晶化，所以，存在不能获得所希望的激光特性的问题。
因此，本实施方式1的着眼点在于：形成高折射率膜的情况与形成低折射率膜的情况相比，半导体层叠结构的能量移动相对于RTA温度的倾斜度、即半导体层叠结构的能量移动相对于RTA温度的变化率小。在对应于高折射率膜的能量移动和对应于低折射率膜的能量移动的大小关系逆转的温度区域，即在对高折射率膜下部的半导体层进行热处理而引起的带隙的变化量变得大于对低折射率膜下部的半导体层进行热处理而引起的带隙的变化量的温度区域实施了热处理。另外，热处理温度是：高折射率膜下部的半导体层叠结构的带隙的变化量相对于RTA温度的变化率小于低折射率膜下部的半导体层叠结构的带隙的变化量相对于RTA温度的变化率的温度区域。
具体而言，在本实施方式1中，如图10的箭头Y1所示，求出比温度T0更位于低温一侧的各能量移动，并求出对应于高折射率膜的能量移动与对应于低折射率的能量移动的大小关系、与作为以往的热处理温度的温度T0的大小关系逆转的温度区域。即，对应于高折射率膜的能量移动变得大于对应于低折射率膜的能量移动的温度区域。
如图10所示，该温度区域低于与高折射率膜对应的直线L2 和与低折射率膜对应的直线L1相交叉的温度T2。并且，由图10的箭头Y2所示可知，能够确保可防止COD的带隙差ΔE g的热处理温度是与以往的热处理温度T0相比格外低的温度T1。因此，在本实施方式1中，在与窗区域23对应的半导体层叠结构10上形成高折射率膜作为混晶化促进膜25，在与非窗区域24对应的半导体层叠结构10上形成低折射率膜作为混晶化抑制膜26，然后，在温度T1下实施热处理工序，由此，使作为高折射率膜的混晶化促进膜25下部的半导体层的带隙比作为低折射率膜的混晶化抑制膜26下部的半导体层的带隙大出ΔEg。
图11表示的是：实际上在与窗区域23对应的半导体层叠结构10上形成高折射率膜，在与非窗区域24对应的半导体层叠结构10上形成低折射率膜的情况下的RTA的热处理温度与能量移动的关系。直线L11对应的是：在将作为低折射率膜的在富N条件下成膜的SiNx膜形成在半导体层叠结构上的状态下实施了30秒的RTA处理的情况；直线L 21对应的是：在将作为高折射率膜的在富Si条件下成膜的SiNx膜形成在半导体层叠结构上的状态下实施了30秒的RTA处理的情况。另外，直线L12对应的是：在将作为低折射率膜的在富N条件下成膜的SiNx膜形成在半导体层叠结构上的状态下实施了180秒的RTA处理的情况；直线L22对应的是：在将作为高折射率膜的在富Si条件下成膜的SiNx膜形成在半导体层叠结构上的状态下实施了180秒的RTA处理的情况。
由图11所示可知，无论是在哪一种RTA处理时间的情况下，都存在随着降低RTA处理温度，与高折射率膜对应的能量移动变得大于与低折射率膜对应的能量移动的区域。例如，在RTA处理时间为30秒的情况下，在大约不到850℃的温度下，与高折射率膜对应的能量移动变得大于与低折射率膜对应的能量移动。并且，在RTA处理时间为30秒的情况下，通过在大约810℃的温度下进行处理，能够确保比可防止COD的带隙差ΔEg更大的带隙差ΔEg1。因此，在本实施方式1中，作为在与窗区域23对应的半 导体层叠结构10上形成了高折射率膜作为混晶化促进膜25、且在与非窗区域24对应的半导体层叠结构10上形成了低折射率膜作为混晶化抑制膜26之后的热处理工序，例如实施了810℃、30秒的RTA处理。
而且，如直线L 12以及直线L 22所示，在RTA处理时间为180秒的情况下，与RTA处理时间为30秒的情况相比，能量移动与RTA处理温度的关系直线还要向低温一侧移动。因此，在RTA处理时间为180秒的情况下，在比RTA处理时间为30秒的情况更低的温度、即大约不到820℃的温度下，与高折射率膜对应的能量移动变得大于与低折射率膜对应的能量移动。并且，在RTA处理时间为180秒的情况下，通过在大约775℃的温度下进行处理，能够确保比在810℃、30秒的RTA处理中能确保的带隙差ΔEg1更大的带隙差ΔEg2。因此，在本实施方式1中，作为在与窗区域23对应的半导体层叠结构10上形成了高折射率膜作为混晶促进膜25、且在与非窗区域24对应的半导体层叠结构10上形成了低折射率膜作为混晶化抑制膜26之后的热处理工序，例如实施了775℃、180秒的RTA处理。另外，也能够改变上述热处理条件，进行更低温的热处理，并且，能够通过延长热处理时间而设定为半导体层生长温度以下。
另外，也可以根据层叠的电介质膜的折射率的关系与在表面上形成了这些膜的半导体层叠结构的能量移动的关系，选择作为混晶化促进膜25所形成的高折射率膜以及作为混晶化抑制膜26所形成的低折射率膜。图12表示的是：在775℃、180秒的条件下进行RTA处理的情况下所层叠的电介质膜的折射率与在表面上形成了这些膜的半导体层的能量移动的关系。如图12所示，当在775℃、180秒的条件下进行了RTA处理时，随着折射率提高，能量转换也提高；随着折射率降低，能量转换也降低。因此，可以根据所希望的带隙差ΔEg，来调整作为混晶化促进膜25所形成的电介质膜的折射率以及作为混晶化抑制膜26所形成的电介质膜的折射率。在本实施方式1中，例如，采用作为用于形成窗 区域23的高折射率膜折射率为2.05的在富Si条件下成膜的SiNx膜、并采用作为用于形成非窗区域的低折射率膜折射率为1.85的在富N条件下成膜的SiNx膜，由此，在窗区域23与非窗区域24之间确保大约25meV的带隙差。
如上所述，在本实施方式1中，形成低折射率层作为混晶化抑制膜26，并且形成具有比低折射率层高的密度的高折射率层作为混晶化促进膜25，由此，即使是以特别低于以往的温度进行的热处理也能够使高折射率膜下部的半导体层的至少一部分混晶化。因此，在本实施方式中，由于能够以低于以往的温度进行混晶化，所以不会发生混晶化促进膜以及混晶化抑制膜的裂纹，因此能够防止半导体表面的皲裂，同时也能够防止非窗区域的混晶化。其结果是，在本实施方式1中，即使是具有当在半导体层的表面上形成电介质膜之后进行热处理的工序的情况，也能够降低热处理带来的不良影响，能够制造所需要的半导体激光元件。
参照图13对本实施方式1中的窗区域形成的机理进行说明。当在与窗区域23对应的区域323中形成作为高密度的高折射率膜的混晶化促进膜25，在与非窗区域24对应的区域324中形成作为低密度的低折射率膜的混晶化抑制膜26，并且进行了热处理时，在半导体层叠结构10中的区域323和区域324之间由于密度差的缘故而会产生热膨胀率差。
其结果是，如箭头Y10所示，在层叠了高密度的高折射率层的区域323中明显地显示出失真。于是，为了稳定该失真所导致的不稳定化的层叠结构之间的能量，作为p-接触层18内部的扩散种的Zn31b发生移动。可以认为该Zn31b是为了能量的稳定化，而在高折射率层层叠于正上方的p-接触层18内，如箭头Y11所示，向与成为失真的原因的混晶化促进膜25相反的方向、即向活性层一侧15移动。作为该Zn31b如箭头Y11所示移动的结果，Zn31b会碰撞构成p-接触层18的原子31d或构成p-包覆层17的原子32a，碰撞该Zn31b的各原子31d、32a也如箭头Y12所示，按顺序向活性层15一侧移动。然后，移动的各原子31d、32a与 其他的原子32b等碰撞，与该各原子31d、32a碰撞的原子32b也如箭头Y13所示，按顺序向活性层15一侧移动。通过这样反复进行，混晶化促进膜25下部的各构成层的各原子以及空穴等会雪崩式移动，区域323的半导体层混晶化，形成窗区域23。如上所示，作为在高密度富Si条件下成膜的高折射率膜的SiNx膜在进行热处理的情况下，具有使正下方的半导体层内部的杂质扩散的作用。
另外，在形成了低密度的混晶化抑制膜26的区域324中，为了不出现失真，p-接触层18内的Zn31c不会像箭头Y21所示向活性层15一侧移动。因此，在与非窗区域24对应的区域324中，作为扩散种的Zn31c不会移动。因此，p-接触层18、p-包覆层17以及p-引导层16内部的各原子或空穴也不会移动，因此，在区域324中不会发生混晶化，会发挥作为非窗区域24的功能。
另外，以往，窗区域的接触层杂质浓度与非窗区域的接触层杂质浓度相比，是高或同等。相比之下，在本实施方式1中，在p-接触层18内含有的Zn扩散到其他的半导体层内，由此，形成窗区域23。因此，p-接触层18内的Zn浓度降低，与上部电极20的接触电阻也提高，从而还发挥抑制漏电流的这一效果。
另外，对于为了形成窗区域23，而需要将作为在p-接触层18内含有的p型杂质的Zn扩散到什么程度进行具体说明。在通过利用多个条件分别进行热处理工序而形成的各个半导体元件中，求出在p-接触层18内部减少的p型杂质浓度与窗区域中的带隙的变化量的关系。图14表示的是：由于热处理工序而导致在p-接触层18内部减少的p型杂质浓度与窗区域中的带隙的变化量的关系。以下，将由于进行热处理而变化的半导体层的带隙的变化量作为能量移动进行说明。
窗区域23的带隙比非窗区域24的带隙变化大，所以能够抑制窗区域23的激光的吸收。因此，需要通过热处理工序来推进窗区域23中的半导体层叠结构的混晶化，以便窗区域23的带隙变得大于非窗区域的带隙。换句话说，如果进行混晶化，则窗区 域23的带隙变得大于非窗区域的带隙，能量移动变大，因此，可以认为能量移动表示的是混晶化程度。
在图14中，随着p-接触层18的窗区域中的p型杂质浓度减少，窗区域的能量移动变大。这是因为通过进行热处理工序，与窗区域对应的区域的p-接触层18的Zn由于扩散的缘故而移动到其他的半导体层中，从而推动了窗区域中的半导体层的混晶化。因此，在本实施方式1中，为了推动窗区域的混晶化，热处理工序需要在以下的条件下进行，该条件为：使混晶化促进膜25下部的p-接触层18的Zn扩散得比混晶化抑制膜26的下部的p-接触层18的Zn更多，并且使混晶化促进膜25下部的p-接触层18的Zn浓度低于混晶化抑制膜26下部的p-接触层18的Zn浓度。
并且，如图14所示，在p-接触层18的窗区域中的p型杂质浓度的减少量低于2×1017cm-3的情况下，窗区域的能量移动为0，因此，半导体层的混晶化的进展不充分，不会形成合适的窗区域23。因此，为了使窗区域恰当地混晶化来引起窗区域的能量移动，需要在p-接触层18内部减少的p型杂质浓度变得高于2×1017cm-3的条件下进行热处理工序。换句话说，在本实施方式1中，通过进行热处理工序，混晶化促进膜25下部的p-接触层18的Zn浓度变得比混晶化抑制膜26下部的p-接触层18的Zn浓度低2×1017cm-3以上。
另外，在实施方式1中，虽然作为在半导体层叠结构上形成的高折射率膜以及低折射率膜，以形成SiNx膜的情况为例进行了说明，但是，只要能够通过改变成分比来控制密度以及折射率，则不局限于SiNx膜，也可以采用例如SiO2膜作为高折射率膜以及低折射率膜。在这种情况下，可以在与窗区域对应的半导体层叠结构上形成高密度、高折射率的在富Si条件下成膜的SiO2膜，并且在与非窗区域对应的半导体层叠结构上形成低密度、低折射率的在富0条件下成膜的SiO2膜。并且，可以在由于在富Si条件下成膜的SiO2膜下部的半导体层叠结构的热处理而引起的带隙的变化量变得大于由于在富0条件下成膜的SiO2膜下部的半导 体层叠结构的热处理而引起的带隙的变化量的温度区域实施热处理，进行在富Si条件下成膜的SiO2膜下部的半导体层叠结构的混晶化。另外，在非窗区域以及窗区域形成的电介质膜只要能够控制密度以及折射率，就不局限于由同一材料所形成的同种类的电介质膜，也可以是由不同材料所形成的不同种类的电介质膜。
另外，在关于本实施方式1的图5以及图6中，虽然以先形成成为混晶化促进膜25的在富Si条件下成膜的SiNx膜，后形成成为混晶化抑制膜26的在富N条件下成膜的SiNx膜的情况为例进行了说明，但是毋庸置，疑本发明不局限于此。具体而言，如图15所示，在p-接触层18上沉积在富N条件下成膜的SiNx膜，然后，进行光刻工序以及蚀刻工序，并除去与非窗区域24对应的区域以外的SiNx膜，由此形成混晶化抑制膜26。然后，也可以如图16所示，在p-接触层18以及混晶化抑制膜26上沉积在富Si条件下成膜的SiNx膜，形成混晶化促进膜25。
(实施方式2)
接下来，对实施方式2进行说明。图17是与实施方式2中的半导体激光的z轴垂直的面的剖视图；图18是与实施方式2中的半导体激光的x轴垂直的面的剖视图。
如图17以及图18所示，实施方式2的半导体激光元件201的半导体层叠结构210，除了电流狭窄层17a之外，还具有包括扩散层217b的p-包覆层217。该扩散层217b在电流狭窄层17a和活性层15之间，设置在电流狭窄层17a的正下方。扩散层217b是由与p-包覆层217相同的材料形成的半导体层，是高浓度地含有作为扩散种的Zn的半导体层。
接下来，参照图19～图21对半导体激光元件201的制造工序进行说明。如图19所示，与实施方式1相同，在GaAs半导体基板11上形成n-缓冲层12、n-包覆层13、n-引导层14、活性层15、p-引导层16。然后，将Zn的浓度比其他区域都高的扩散层217b和含有n型杂质的电流狭窄层17a对应地只形成在窗区 域中，其他的区域进行Zn的掺杂而形成p-包覆层217。接下来，进行与实施方式1相同的处理，形成p-接触层18。然后，进行与图5所示的处理相同的处理，如图20所示，在p-接触层18的表面的与窗区域23对应的区域中形成混晶化促进膜25，在与非窗区域24对应的区域形成混晶化抑制膜26。然后，通过进行与实施方式1相同的热处理工序，从而形成图21所示的窗区域23。然后，进行与图7所示的处理相同的处理，形成***结构，进行与图8所示的处理相同的处理，在形成上部电极20以及下部电极21之后，劈开半导体晶片，在劈开面上形成高反射膜2以及低反射膜3，切割成每一个半导体激光元件201。
在本实施方式2中，在电流狭窄层17a和活性层15之间还形成了以高浓度含有作为扩散种的Zn的扩散层217b。在该扩散层217b中含有的Zn与在p-接触层18中含有的Zn同样，具有通过进行热处理工序而扩散的功能。因此，如图22所示，在热处理工序中，扩散层217b中的Z n33a也如箭头Y213所示地向活性层15一侧移动，与构成p-包覆层217的原子32b或构成p-引导层16的原子34a碰撞。然后，与该Zn33a碰撞的各原子32b和34a也如箭头Y214所示，按顺序向活性层15一侧移动。因此，在如箭头Y12所示而进行雪崩式移动的Zn31a或原子31d、32a中，即使在不会有如箭头Y212那样与下一个原子碰撞而停止移动的原子32a存在的情况下，也会由于未设置在p-接触层18而是设置在活性层15一侧的扩散层217b内的Zn 33a移动的缘故，会使移动到活性层15一侧的原子32b和34a得到补充。
因此，在实施方式2中，因为该扩散层217b的Zn33a的移动，到达活性层15的各原子以及空穴的量增加，因此，能够比实施方式1更充分地推进混晶化，而且能够实现高性能的半导体激光元件。
另外，在本实施方式2中，如图18所示，当以与层叠方向垂直的面来切割半导体激光元件1时，形成电流狭窄层17a，以便从电流狭窄层17a的半导体激光元件1端部起的长度Wb变得 比从窗区域23的该半导体激光元件端部起的长度Wa长。这样一来，由于使从电流狭窄层17a的半导体激光元件1端部起的长度Wb变得比从窗区域23的该半导体激光元件端部起的长度Wa长，因此，能够可靠地防止Zn向电流注入区域扩散，并能够实现漏电流的降低。
另外，在本实施方式1和2中形成电流狭窄层17a，以便该电流狭窄层17a的晶格常数变得比形成在电流狭窄层17a上下的半导体层的晶格常数大。通过如这样来设定电流狭窄层17a的晶格常数，使作为扩散种的Zn变得容易穿过电流狭窄层17a的晶格之间，因此，各原子能够有效地移动，活性层15会被恰当地混晶化。
另外，在本实施方式2中，虽然以在作为扩散种的Zn以及碰撞Zn移动的原子中到达活性层15的Zn以及原子变多的方式，在电流狭窄层17a和活性层15之间形成扩散层217b的情况为例进行了说明，但是毋庸置疑，不局限于此。扩散层217b也可以按照能够补充作为扩散种的Zn的方式设置在含有作为扩散种的Zn的p-接触层18和活性层15之间的任意一个上。另外，也可以设置多层的扩散层217b，以便能够充分地补充作为扩散种的Zn。
另外，在本实施方式1和2中，虽然作为扩散种而以p型的杂质Z n为例进行了说明，但是毋庸置疑，扩散种不局限于Zn，也可以是p型杂质中的Mg和Be等其他的杂质。在本实施方式2中，作为扩散层217b的扩散种，除了上述的p-型杂质以外，也可以是n型杂质的Si或Se。而且，也可以是当再次生长时所混入的例如0、C、H和S这样的界面杂质或者在低温结晶生长等情况下所导入的空穴。
另外，在本实施方式1和2中，虽然以具有***结构的半导体激光元件为例进行了说明，但显然，能够适用的不局限于具有***结构的半导体激光元件。在上述两个实施例中，虽然将对在GaAs半导体基板11上形成n-缓冲层12、n-包覆层13、n-引导 层14、活性层15、p-引导层16、p-包覆层217以及p-接触层18的结构作为最优选例进行了说明，但是，也可以是在GaAs半导体基板11上按顺序形成p-缓冲层、p-包覆层、p-引导层、活性层、n-引导层、n-包覆层以及n-接触层的结构。另外，也能够按照所希望的振荡波长，由InP等其他材料的基板或其他的材料系来构成层叠结构。
另外，本发明的激光元件能够用于与光纤耦合的半导体激光模块、或光通信中的发送器、或发挥本发明的高输出特性的以往无法实现的发送器和接收器(或者继电器)之间为长距离的通信***。例如，可以如图23所示的通信***310那样，使用本实施方式1和2的半导体激光元件来构成激发光源302。该激发光源302具有在本实施方式1和2所说明的半导体激光元件3021～302n。另外，除了激发光源302，通信***310还具有：对半导体激光元件3021～302n所输出的激发光进行波导的多模光纤3211～321n；耦合多模光纤3211～321n所波导的激发光，并且使其从双包覆层光纤331输出的TFB(Tapered Fiber Bundle)303；与双包覆层光纤331在连接点C1处连接的光纤光栅装置301b；与光纤光栅装置301b在连接点C2处连接的光纤304；具有与光纤光栅装置301b相同结构，与光纤304在连接点C3处连接的光纤光栅装置301c；具有与光纤光栅装置301c在连接点C4处连接的单模光纤351的准直仪部件305；以及配置在准直仪部件305的输出端侧，并且设置于光学台361上的波长转换元件306。另外，该光纤304一般具有2Km以上的长度，各装置和各光纤进行光连接。
另外，在本实施方式1和2中，虽然以制造半导体激光元件的情况为例进行了说明，但显然不局限于此，也能够适用于具有光导波路结构的发光二极管和光接收器件等。即，能够用于具有以半导体层叠结构为主的构成，并且在其制造工艺中包括使该半导体层叠结构中的规定的半导体层混晶化的工序的光学器件。
作为这种光学器件，如图24所示，以具有被混晶化的包覆 区域423a以及发挥作为光导波区域的功能的核心区域424a的光学器件为例对制造方法进行说明。图25～图27是图24的AA线剖视图。如图25所示，首先，在规定基板411上外延生长由下部包覆层413、光导波层415以及上部包覆层417形成的半导体层叠结构。然后，如图26所示，在上部包覆层417表面中的与包覆区域对应的区域上形成高密度的高折射率膜425，在上部包覆层417表面中的与核心区域对应的区域上形成低密度的低折射率膜426。接下来，在由对高折射率膜425下部的半导体层进行热处理所引起的带隙的变化量变得大于由对低折射率膜426下部的半导体层进行热处理所引起的带隙的变化量的温度区域实施热处理。其结果是，如图27所示，高折射率膜425下部的半导体层的至少一部分的区域、即与包覆区域对应的区域423的至少一部分的区域混晶化。另外，在与核心区域对应的区域424中，由于形成了低折射率膜426，因此，不会发生半导体层的混晶化。
在热处理工序结束之后，通过实施其他必要的处理，完成光学器件。例如，添加构成光学器件的半导体层叠结构以外的构成物，以及/或者进行与对半导体层叠结构进行的上述表面处理或热处理不同的处理。例如，在光学器件为发光器件、光接收器件的情况下，为了形成发光器件、光接收器件的本体，而进行对半导体层叠结构物理性加工的蚀刻、钝化膜形成、电极形成以及反射膜形成等各工序，来完成光学器件。
本申请发明不局限于半导体激光，也能用于导波路器件等具有折射率差的器件中。
附图标记的说明：
1，201半导体激光元件
2 高反射膜
3 低反射膜
4 激光
5 射出区域
6 ***
10，210 半导体层叠结构
11，411 基板
12   n-缓冲层
13   n-包覆层
14   n-引导层
15   活性层
15a  下部阻挡层
15b  量子阱层
15c  上部阻挡层
16   p-引导层
17，217 p-包覆层
17a  电流狭窄层
18   p-接触层
19   绝缘层
20   上部电极
21   下部电极
23，323 窗区域
24，324 非窗区域
25   混晶化促进膜
26   混晶化抑制膜
217b 扩散层
302  激发光源
3021～302n 半导体激光元件
304  光纤
305  准直仪
306  波长转换元件
310  通信***
3211～321n 多模光纤
331  双包覆层光纤
351  单模光纤
361  光学台
413  下部包覆层
415  光导波层
417  上部包覆层
423a 混晶化的包覆区域
424a 核心区域
425  高折射率膜
426  低折射率膜

Claims (6)

1.一种半导体光学器件的制造方法，上述半导体光学器件包括半导体层，上述半导体光学器件的制造方法的特征为，
具有：
半导体层形成工序，用于形成半导体层；
第一电介质膜形成工序，在上述半导体层表面的第一区域形成第一电介质膜；
第二电介质膜形成工序，在上述半导体层表面的第二区域形成第二电介质膜，该第二电介质膜具有比上述第一电介质膜还高的密度；以及
热处理工序，在上述第二电介质膜形成工序后，在规定的温度区域实施热处理，
上述温度区域是在降低温度时因上述热处理所导致的上述第二电介质膜下部的半导体层的带隙与上述第一电介质膜下部的半导体层的带隙之差将增加的温度区域。
2.根据权利要求1所述的半导体光学器件的制造方法，其特征为：
在上述热处理工序中，在上述第二电介质膜下部的半导体层的带隙的变化量相对于热处理温度的变化率小于上述第一电介质膜下部的半导体层的带隙的变化量相对于热处理温度的变化率的温度区域，实施热处理。
3.根据权利要求1所述的半导体光学器件的制造方法，其特征为：
上述第二电介质膜具有高于上述第一电介质膜的折射率。
4.根据权利要求1所述的半导体光学器件的制造方法，其特征为：
上述第二电介质膜是用与上述第一电介质膜相同的材料形成的电介质膜。
5.根据权利要求1所述的半导体光学器件的制造方法，其特征为：
上述第一电介质膜以及上述第二电介质膜是含有硅的电介质膜，上述第二电介质膜中的硅成分比，高于上述第一电介质膜中的硅成分比。
6.一种半导体激光元件的制造方法，
该半导体激光元件在半导体层中包含与电极接触的接触层以及活性层，并且，在沿着光射出的方向的端面区域中具有上述半导体层的带隙大于其他区域的窗区域，
该半导体激光元件的制造方法的特征为，具有：
接触层形成工序，用于形成含有杂质的上述接触层；
第一电介质膜形成工序，在上述接触层表面中的与作为上述窗区域以外的区域的非窗区域对应的区域中形成第一电介质膜；
第二电介质膜形成工序，在上述接触层表面中的与上述窗区域对应的区域中形成第二电介质膜；以及
热处理工序，通过在上述第二电介质膜下部的接触层的杂质能够扩散的温度区域实施热处理，使上述第二电介质膜下部的接触层的杂质扩散得比上述第一电介质膜下部的接触层的杂质更多，并形成上述第二电介质膜下部的上述半导体层的至少一部分区域已混晶化的窗区域，
上述温度区域是在降低温度时因上述热处理所导致的上述第二电介质膜下部的半导体层的带隙与上述第一电介质膜下部的半导体层的带隙之差将增加的温度区域。
CN201080027929.3A 2009-07-06 2010-06-09 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件 Active CN102474071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310077477.5A CN103199437B (zh) 2009-07-06 2010-06-09 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009-159792 2009-07-06
JP2009159791A JP4748545B2 (ja) 2009-07-06 2009-07-06 半導体光デバイスの製造方法および半導体光デバイス
JP2009-159791 2009-07-06
JP2009159792A JP4748546B2 (ja) 2009-07-06 2009-07-06 半導体レーザ素子の製造方法
PCT/JP2010/059770 WO2011004674A1 (ja) 2009-07-06 2010-06-09 半導体光デバイスの製造方法、半導体光レーザ素子の製造方法および半導体光デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310077477.5A Division CN103199437B (zh) 2009-07-06 2010-06-09 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件

Publications (2)

Publication Number Publication Date
CN102474071A CN102474071A (zh) 2012-05-23
CN102474071B true CN102474071B (zh) 2015-07-22

Family

ID=43429100

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080027929.3A Active CN102474071B (zh) 2009-07-06 2010-06-09 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件
CN201310077477.5A Active CN103199437B (zh) 2009-07-06 2010-06-09 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310077477.5A Active CN103199437B (zh) 2009-07-06 2010-06-09 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件

Country Status (4)

Country Link
US (1) US8615026B2 (zh)
EP (1) EP2453535B1 (zh)
CN (2) CN102474071B (zh)
WO (1) WO2011004674A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126164A1 (ja) 2013-02-13 2014-08-21 古河電気工業株式会社 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法
WO2012137426A1 (ja) * 2011-04-05 2012-10-11 古河電気工業株式会社 半導体光デバイス及びその製造方法
JP2013168620A (ja) 2012-02-17 2013-08-29 Mitsubishi Electric Corp 半導体レーザの製造方法
US10396241B1 (en) 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
JP7404267B2 (ja) * 2018-11-15 2023-12-25 ソニーセミコンダクタソリューションズ株式会社 半導体レーザおよび電子機器
DE102021125392A1 (de) * 2021-09-30 2023-03-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Kantenemittierende Laserdiode mit erhöhter COD-Schwelle

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234253A (ja) * 1986-04-03 1987-10-14 Nec Corp 光磁気記録媒体及びその製造方法
JPH0297015A (ja) * 1988-10-03 1990-04-09 Sanyo Electric Co Ltd 熱処理方法
JPH05102148A (ja) * 1991-10-08 1993-04-23 Sony Corp 半導体装置
JP2002280670A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 半導体レーザ
JP2005064776A (ja) * 2003-08-11 2005-03-10 Nippon Telegr & Teleph Corp <Ntt> 光伝送システム
JP2006148032A (ja) * 2004-11-25 2006-06-08 Toshiba Corp 半導体レーザ装置
JP2006286868A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd 光通信伝送システム及び半導体レーザ装置
CN1979982A (zh) * 2005-12-07 2007-06-13 松下电器产业株式会社 半导体激光元件及其制造方法
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522021B2 (ja) * 1988-07-22 1996-08-07 日本電気株式会社 半導体レ―ザ
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
US5376582A (en) 1993-10-15 1994-12-27 International Business Machines Corporation Planar, topology-free, single-mode, high-power semiconductor quantum-well laser with non-absorbing mirrors and current confinement
JP3734849B2 (ja) * 1995-05-08 2006-01-11 三菱電機株式会社 半導体レーザ装置の製造方法
JP2001057459A (ja) 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
JP2002076502A (ja) * 2000-08-31 2002-03-15 Sanyo Electric Co Ltd 半導体レーザ素子
EP1248296A4 (en) 2000-09-08 2006-05-24 Mitsui Chemicals Inc SEMICONDUCTOR LASER ELEMENT
JP2002299767A (ja) 2001-04-04 2002-10-11 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
JP3911140B2 (ja) * 2001-09-05 2007-05-09 シャープ株式会社 半導体レーザの製造方法
JP2004119817A (ja) 2002-09-27 2004-04-15 Sharp Corp 半導体レーザ素子およびその製造方法
CN1319183C (zh) * 2002-10-11 2007-05-30 夏普株式会社 半导体发光器件以及制造半导体发光器件的方法
US20040227151A1 (en) * 2003-03-31 2004-11-18 Hitachi Cable, Ltd. Light emitting diode
JP4262549B2 (ja) 2003-07-22 2009-05-13 シャープ株式会社 半導体レーザ素子およびその製造方法
US7492801B2 (en) * 2003-11-11 2009-02-17 Sharp Kabushiki Kaisha Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system
EP1699121B1 (en) * 2003-12-15 2014-04-30 The Furukawa Electric Co., Ltd. Semiconductor device manufacturing method
JP2007103480A (ja) 2005-09-30 2007-04-19 Fujifilm Corp 半導体レーザおよび光通信装置
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP4821385B2 (ja) 2006-03-14 2011-11-24 日本電気株式会社 Ｉｉｉ族窒化物半導体光素子
CN101114757A (zh) * 2006-07-28 2008-01-30 中国科学院半导体研究所 大功率650nm量子阱半导体激光器及其制作方法
CN101026211B (zh) * 2006-11-30 2011-02-09 金芃 导电支持衬底的通孔垂直结构的半导体芯片或器件
US7713765B2 (en) 2007-07-27 2010-05-11 Eudyna Devices Inc. Optical semiconductor device and method for manufacturing the same
WO2009031206A1 (ja) * 2007-09-04 2009-03-12 The Furukawa Electric Co., Ltd. 半導体レーザ素子および半導体レーザ素子製造方法
JP5391078B2 (ja) 2007-11-21 2014-01-15 古河電気工業株式会社 半導体デバイスの製造方法
JP5102148B2 (ja) 2008-08-29 2012-12-19 サクラファインテックジャパン株式会社 薄切片作製装置、及び、薄切片の搬送方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234253A (ja) * 1986-04-03 1987-10-14 Nec Corp 光磁気記録媒体及びその製造方法
JPH0297015A (ja) * 1988-10-03 1990-04-09 Sanyo Electric Co Ltd 熱処理方法
JPH05102148A (ja) * 1991-10-08 1993-04-23 Sony Corp 半導体装置
JP2002280670A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 半導体レーザ
JP2005064776A (ja) * 2003-08-11 2005-03-10 Nippon Telegr & Teleph Corp <Ntt> 光伝送システム
JP2006148032A (ja) * 2004-11-25 2006-06-08 Toshiba Corp 半導体レーザ装置
JP2006286868A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd 光通信伝送システム及び半導体レーザ装置
CN1979982A (zh) * 2005-12-07 2007-06-13 松下电器产业株式会社 半导体激光元件及其制造方法
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN103199437B (zh) 2015-07-22
EP2453535B1 (en) 2021-05-05
WO2011004674A1 (ja) 2011-01-13
US8615026B2 (en) 2013-12-24
US20120114000A1 (en) 2012-05-10
CN103199437A (zh) 2013-07-10
EP2453535A1 (en) 2012-05-16
CN102474071A (zh) 2012-05-23
EP2453535A4 (en) 2018-04-04

Similar Documents

Publication Publication Date Title
CN102474071B (zh) 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件
EP2475056B1 (en) Photonic crystal device
US7539385B2 (en) Optical semiconductor device and fabrication process thereof
JP2007242718A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP5128604B2 (ja) 半導体レーザ素子および半導体レーザ素子製造方法
JP5731084B2 (ja) 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法
US20010048111A1 (en) Distributed feedback semiconductor laser device
Arimoto et al. 150 mW fundamental-transverse-mode operation of 670 nm window laser diode
CN101834406B (zh) 激光二极管装置
WO2012137426A1 (ja) 半導体光デバイス及びその製造方法
JP5579096B2 (ja) 半導体レーザ素子および通信システム
US20040227142A1 (en) Light-emitting semiconductor device
JP4748545B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
US4905060A (en) Light emitting device with disordered region
CN210379766U (zh) 一种高速dfb激光器外延结构
JP5520986B2 (ja) 半導体レーザ素子の製造方法
JP5379823B2 (ja) 半導体光デバイスの製造方法
JP4748546B2 (ja) 半導体レーザ素子の製造方法
WO2016024609A1 (ja) 半導体素子
JP5261529B2 (ja) 半導体レーザ素子及びその製造方法
JP2006229066A (ja) 半導体発光素子およびその製造方法、並びに光学モジュール
CN104362225B (zh) 一种高功率低偏振度的800nm波段SLD外延结构
Hashimoto et al. Strain-induced effects on the performance of AlGaInP visible lasers
JP2019102581A (ja) 光半導体集積装置、光半導体集積装置の製造方法および光通信システム
CN110535031B (zh) 一种高速dfb激光器外延结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant