CN102473994B - 在多层板中垂直设计的谐振元件和基于这些元件的滤波器 - Google Patents
在多层板中垂直设计的谐振元件和基于这些元件的滤波器 Download PDFInfo
- Publication number
- CN102473994B CN102473994B CN200980160608.8A CN200980160608A CN102473994B CN 102473994 B CN102473994 B CN 102473994B CN 200980160608 A CN200980160608 A CN 200980160608A CN 102473994 B CN102473994 B CN 102473994B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- corrugated
- resonant element
- conductor
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/04—Coaxial resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
- H01P1/2056—Comb filters or interdigital filters with metallised resonator holes in a dielectric block
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
本申请公开了一种谐振元件,其设置有包括由电介质隔离的多个导电层的多层板、穿过所述多层板的信号通路导体、和穿过所述多层板并围绕所述信号通路导体设置的多个接地通路。所述多层板包括第一导电层、第二导电层和波纹状导电层,波纹状导电层设置在所述第一导电层和所述第二导电层之间。所述波纹状导电层包括波纹状信号板和波纹状接地板,波纹状信号板连接至所述信号通路导体,波纹状接地板连接至所述多个接地通路,通过所述电介质与所述波纹状信号板隔离。
Description
技术领域
本发明涉及基于多层板技术的谐振元件、谐振器和滤波器。
背景技术
小型化和成本效率是现代和下一代联网和计算***发展的关键方向。多层板用作由芯片、封装和印刷电路板部件构成的电子装置中的主要互连技术。除此之外,互连是形成无源元件的基础。不同形式和尺寸的开路和短路平面传输线段用作无源部件的短截线(stub)、谐振器和其它元件。传输线已经用于这种目的的原因是这些结构是非常好的波导结构,其可以在宽频带范围中以限定的传播常数和特性阻抗提供基谐模式(例如,TEM或准TEM)操作。
由信号和接地通路结合形成的通路结构不仅可以是设置在多层板的不同导电层处的平面传输线之间的垂直互连,而且作为无源部件的组成部件。
日本特许公开申请JP 2008-507858(US 2008/0093112A1)公开了复合通路结构,其可以用来设计开路和短路短截线,并且结果,可以设计基于多层板的紧凑滤波部件。
然而,包括滤波结构的无源部件的尺寸的进一步降低在成本效率方面对它们在下一代计算和联网***中的应用是必要的。
此外,重要的是获得可以用于控制滤波器的带宽的方法。
引用列表
专利文献:日本特许公开申请JP 2008-507858(US2008/0093112A1)。
发明内容
本发明的目的是通过通路结构在多层板中提供紧凑的谐振元件。
在本发明的一个方面中,通过在多层板中形成特定同轴传输线结构提供这种谐振元件。在该特定同轴传输线中,内部和外部导电边界如下构造。内部导电边界包括信号通路和连接至信号通路的导电板,其中导电板具有波纹状边缘。同轴传输线的外部导电边界包括接地通路和连接至接地通路的接地导电板。设置在信号通路和接地通路之间的接地导电板的边缘是波纹状的。结果,设置在同一导电层处的信号板和接地板形成双波纹表面,其中信号部分和接地部分由隔离缝隙隔开。
由于信号通路和接地通路之间的区域中的导电层处的这种双波纹(double corrugations),获得具有幅值大于板隔离材料的相对介电常数(relative permittivity)的有效相对介电常数,结果,在短通路结构段中实现谐振条件。
本发明的另一个目的是采用所发明的谐振元件提供开路和短路谐振短截线、谐振器和滤波元件,结果,降低它们的横向尺寸。
附图说明
图1A为说明本发明的示例性实施方式中的谐振元件的垂直截面图;
图1B为图1A中示出的谐振元件在1B截面上的水平截面图;
图1C为图1A中示出的谐振元件在1C截面上的水平截面图;
图1D为图1A中示出的谐振元件的顶视图和底视图;
图2A为说明相关技术结构的垂直截面图;
图2B为图2A中示出的相关技术结构在2B截面上的水平截面图;
图2C为图2A中示出的相关技术结构的顶视图和底视图;
图3A为说明另一相关技术结构的垂直截面图;
图3B为图3A中示出的相关技术结构在3B截面上的水平截面图;
图3C为图3A中示出的相关技术结构的顶视图和底视图;
图4A为说明本发明的另一示例性实施方式中的谐振元件的垂直截面图;
图4B为图4A中示出的谐振元件在4B截面上的水平截面图;
图4C为图4A中示出的谐振元件的顶视图和底视图;
图5为通过模拟回波损耗(return loss)示出双波纹板对谐振元件的电性能的影响的曲线图;
图6为通过模拟***损耗示出双波纹板对谐振元件的电性能的影响的曲线图;
图7A为说明本发明的示例性实施方式中的具有谐振短截线元件的滤波器的垂直截面图;
图7B为图7A中示出的滤波器在7B截面上的水平截面图;
图7C为图7A中示出的滤波器在7C截面上的水平截面图;
图7D为图7A中示出的滤波器的顶视图和底视图;
图8A为说明本发明的示例性实施方式中的具有谐振短截线元件的滤波器的垂直截面图;
图8B为图8A中示出的滤波器在8B截面上的水平截面图;
图8C为图8A中示出的滤波器在8C截面上的水平截面图;
图8D为图8A中示出的滤波器的顶视图和底视图;
图9为通过模拟回波损耗示出双波纹板对滤波器的电性能的影响的曲线图;以及
图10为通过模拟***损耗示出双波纹板对滤波器的电性能的影响的曲线图。
具体实施方式
以下,将参照附图描述根据本发明的几种类型的谐振元件、基于设置在多层板中的这些谐振元件的短路和开路短截线以及滤波器。但是,将会理解,本描述不应当视为使随附权利要求的范围变窄。
在图1A至1D中,示出了12个导电层的板中的谐振元件的示例性实施方式。
应当注意到,该12个导电层的板仅是是多层板的示例,多个导电层、填充材料和其它板参数可以根据应用而不同。
在本示例性实施方式中,谐振元件沿从12个导电层的板的顶部导电层处的焊盘104到该板的底层的焊盘104的垂直方向设置。导电层1L1,1L2,1L3,1L4,1L5,1L6,1L7,1L8,1L9,1L10,1L11和1L12由电介质109隔离。谐振元件包括由接地通路102围绕的信号通路101、通过间隔区域103与其它导体隔离的焊盘104、以及双波纹表面110。该双波纹表面110形成在信号通路101和接地通路102之间的区域中,并包括连接至信号通路101的波纹状信号板105和连接至接地通路102的波纹状接地板107。信号板105通过双波纹表面110中的隔离缝隙106与接地板107分离。
在固定式多层板中,谐振频率取决于信号通路和接地通路之间的区域中的信号和接地波纹状导电板二者的尺寸和其中形成双波纹表面110的导电层的数量。
考虑以所发明的谐振元件为基础的物理机制。如果在信号通路和接地通路之间的区域中不存在导电板,则这种结构用作垂直地设置在多层板中的同轴传输线。在该同轴传输线中,内部导电边界为信号通路,而连接至接地平面的接地通路用作外部导电边界。
该传输线中的内部和外部导电边界之间的材料填充区域的相对介电常数εr可以如下定义:
εr=C/(2·π·F(a,b)),(1)
其中C为每单位长度的电容,F(a,b)为内部导电边界的横向尺寸以及内部导电边界和外部导电边界之间的距离的函数。
为了形成谐振元件,同轴传输线段(图1A中示出)的长度l必须满足下述条件:
l=(n·π·λ0)/(2√εr),(2)
其中n为整数,λ0为自由空间中的波长。
如从等式2可以推断出的那样,如果填充材料的相对介电常数增加,则可以实现谐振元件长度的减小。
在本发明中,这已经通过在同轴传输线的内部和外部导电边界之间的区域中形成伪介质而获得。该伪介质通过多层板的导电层处的双波纹状表面获得。由于该双波纹状表面,内部和外部导电边界之间的有效电容Ceff增加,并且结果,这些边界之间的伪介质的有效介电常数εeff增加。
所获得的效果可以通过下述等式描绘:
εeff=Ceff/(2·π·F(a,b)),(3)
结果,在双波纹状表面的情况中谐振元件的长度可以定义为:
l=(n·π·λ0)/(2√εeff),(4)
因此如下所述,根据等式4,同轴传输线中的填充介质的有效介电常数的增加使谐振元件的长度更短,即,使它尺寸更紧凑。
为了示出所发明的谐振元件的优点,通过有限差分时域(FDTD)技术执行典型配置的全波模拟。
这些配置包括相关技术结构的两种情况和本发明的谐振元件的一种情况。
详细考虑这些情况。
在图2A-2C中,示出了12个导电层的板中的长度为l的同轴传输线。该传输线包括信号通路导体201、连接至接地板207的接地通路202、连接至信号通路导体201的焊盘204、以及将信号导体与接地导体隔离的间隔区域203。该板中的导电层由电介质209隔开。
另一相关技术结构在图3A-3C中示出。这种结构在12个导电层的板中呈现了长度为l的同轴传输线。类似于上述相关技术的情况,同轴传输线包括信号通路导体301、连接至接地板307的接地通路302、连接至信号通路导体301的焊盘304、以及将信号导体与接地导体隔离的间隔区域303。然而,在该情况中,附加的导电板305在连接至导电层处的信号通路导体301。这些板305通过隔离缝隙306与接地导体隔离。
本发明的谐振元件在图4A-4C中示出。该谐振元件形成为同轴传输线的一段,该同轴传输线包括信号通路导体401、连接至接地板407的接地通路402、连接至信号通路导体401的焊盘404、以及将信号导体与接地导体隔离的间隔区域403。在该谐振元件中,通过由隔离缝隙406隔开的信号波纹状板405和接地波纹状板407,在信号通路导体和接地通路之间的区域中形成双波纹表面。
所考虑的三种结构的尺寸如下:12个导电层的板的厚度为2.944mm;铜导电层的厚度为0.035mm;信号通路导体的直径为0.65mm;焊盘直径为0.95mm;该结构中的接地通路设置成具有边长为3.32mm的正方形;连接至信号通路的导电板具有边长为2.8mm的正方形形式;将这些板与接地导体分离的隔离缝隙具有0.1mm的宽度;接地板波纹具有深度为0.8mm和宽度为0.3mm的矩形形式;信号板波纹具有深度为0.8mm和宽度为0.3mm的矩形形式。
在图5和6中,在高至10GHz的频带中,分别通过回波损耗和***损耗示出所呈现的三种情况的模拟数据。
因此,如果仅存在同轴传输线(该情况在图2A-2C中示出),则信号以低损耗在顶部和底部焊盘之间传播,即,在该同轴传输线段中不存在谐振效应(在图5和6中对应的曲线标记为″无板″)。
连接至信号通路导体的板的应用导致同轴传输线段的另一种行为。这种效应在图5和6中通过标记为“光滑板”的曲线呈现。正如可以看到的那样,在约4.7GHz的频率处图3A-3C中示出的结构出现谐振效应。
图4A-4C中示出的本发明的谐振元件的电性能在图5和6中由标记为“双波纹”的曲线呈现。对于该元件,第一谐振频率约为3.7GHz。
如下所述,根据模拟结果,双波纹状表面的应用将谐振频率的位置偏移到低频。这意味着在双波纹状表面的情况中需要较短长度的同轴传输线来满足光滑导电板的相同谐振条件。
因此,双波纹状表面在信号通路和接地通路之间的区域中的应用提供了更紧凑的谐振元件。
在这里,在图7A-7D中呈现了包括本发明的谐振元件的滤波器的示例性实施方式。
在该滤波器中,本发明的谐振元件用来获得谐振短截线。
在图7A-7D中,该滤波器包括14个导电层的板中的同轴传输线、平面传输线711和形成作为该同轴传输线的一部分的短截线的谐振元件712。
该同轴传输线包括信号通路导体701、连接至信号通路导体701的焊盘704、连接至接地板707的接地通路702、以及将信号导体与接地导体隔离的间隔区域703。
平面传输线711形成为共面波导,其中信号迹线由同一导体层7L3中的接地板屏蔽。平面传输线的一端通过焊盘704连接至同轴传输线。另一端为滤波器的接线端。应当注意到,形成在顶部导体层7L1处的焊盘704为滤波器的另一接线端。
短截线由谐振元件712形成,谐振元件712在同轴传输线的从平面传输线到底部导体层7L14处的焊盘704的沿垂直方向设置的部分中获得。该谐振元件包括信号通路导体701、连接至接地板707的接地通路702、设置在底部导体层7L14的焊盘704、以及设置在信号通路701和接地通路702之间的区域中的双波纹状表面710。该双波纹状表面包括由隔离缝隙706分离的接地板707和信号板705。
应当注意到,双波纹状表面中的波纹的形式可以根据应用的不同而不同。在图7A-7D中,同时使用矩形和梯形形状的波纹。
在图8A-8D中,示出了采用本发明的谐振元件的滤波器的另一示例性实施方式。该滤波器的结构类似于图7A-7D中示出的滤波器,但谐振元件包括设置在导电层8L4,8L5,8L6,8L7,8L8,8L9,8L10,8L11,8L12和8L13处的相同双波纹表面810。接地板807具有矩形形式的波纹,信号板805也具有矩形形式的波纹。这些板隔离缝隙806隔离。
图8A-8D中示出的滤波器的电性能分别通过回波损耗和***损耗在图9和10中呈现。该滤波器的特性表示为″具有双波纹的10层″。
为了示出双波纹状表面的数量对频率响应的影响,另一滤波器的参数被计算并在图9和10中标记为″具有双波纹的5层″。该滤波器的结构和尺寸与之前的情况相同,但代替10个导电层,在谐振元件中仅使用5个导电层。
同样在图9和10中,其中不存在连接至信号通路的任何导电板的结构被呈现,并表示为″没有板的短截线″。该结构中的短截线类似于图2A-2C中示出的结构。
正如可以从图9和10中推断出的那样,双波纹表面在形成短截线的谐振元件中使用是获得谐振效应并因此获得滤波器的重要因素。如果没有双波纹状表面。则该结构失去滤波特性。
此外,多个双波纹状表面是用于控制频率中的谐振位置的明显参数。
很好地理解的是,不同类型的多层板,如印刷电路板、封装件、***件,例如可以用来形成所给出的谐振元件。而且,这些谐振元件可以用作开路短截线和短路短截线二者,以获得所需要的滤波元件。
虽然已经联系一些示例性实施方式描述了本发明,但将会理解,这些示例性实施方式是用于通过示例进行描述的目的,而不是用于限制。虽然对本领域技术人员来说明显的是,在阅读本说明书之后,可以容易地由等同部件和技术进行多种改变和替换,但明显的是,这种改变和替换落入本发明的如由权利要求限定的实际范围和精神之内。
Claims (8)
1.一种谐振元件,包括:
多层板,包括由电介质隔离的多个导电层,
信号通路导体,穿过所述多层板,和
多个接地通路,穿过所述多层板并围绕所述信号通路导体设置;
其中所述多层板包括:
第一导电层,
第二导电层,和
波纹状导电层,设置在所述第一导电层和所述第二导电层之间;
其中所述波纹状导电层包括:
波纹状信号板,连接至所述信号通路导体,和
波纹状接地板,连接至所述多个接地通路,通过所述电介质与所述波纹状信号板隔离,
其中所述第一导电层包括:
第一焊盘,连接至所述信号通路导体,和
第一间隔区域,将所述第一焊盘与设置在所述第一导电层上的其它导体隔开,
其中所述第二导电层包括:
第二焊盘,连接至所述信号通路导体,和
第二间隔区域,将所述第二焊盘与设置在所述第二导电层上的其它导体隔开。
2.根据权利要求1所述的谐振元件,其中所述波纹状信号板包括:矩形形式的波纹。
3.根据权利要求1所述的谐振元件,其中所述波纹状信号板包括:梯形形式的波纹。
4.根据权利要求1所述的谐振元件,其中所述波纹状信号板包括:矩形形式的波纹。
5.根据权利要求1所述的谐振元件,其中所述波纹状信号板包括:梯形形式的波纹。
6.一种滤波器,包括:
根据权利要求1所述的谐振元件,和
第三导电层,设置在所述第一导电层上方并通过所述电介质与所述第一导电层隔离;
其中所述第一导电层进一步包括:
平面传输线,连接至所述信号通路导体,和
第二接地板,连接至所述多个接地通路并通过所述电介质与所述平面传输线隔离;
其中所述第三导电层包括:
第三焊盘,连接至所述信号通路导体,和
第三接地板,连接至所述多个接地通路,和
第三间隔区域,将所述第三焊盘与设置在所述第三导电层上的其它导体隔开;
其中所述谐振元件用作连接在所述平面传输线和所述第三焊盘之间的谐振短截线。
7.根据权利要求6所述的滤波器,其中所述波纹状信号板包括:矩形形式的波纹。
8.根据权利要求6所述的滤波器,其中所述波纹状信号板包括:梯形形式的波纹。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/063315 WO2011010393A1 (en) | 2009-07-21 | 2009-07-21 | Resonant elements designed vertically in a multilayer board and filters based on these elements |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102473994A CN102473994A (zh) | 2012-05-23 |
CN102473994B true CN102473994B (zh) | 2014-06-25 |
Family
ID=43498877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980160608.8A Expired - Fee Related CN102473994B (zh) | 2009-07-21 | 2009-07-21 | 在多层板中垂直设计的谐振元件和基于这些元件的滤波器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8994480B2 (zh) |
JP (1) | JP5354231B2 (zh) |
CN (1) | CN102473994B (zh) |
WO (1) | WO2011010393A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9036365B2 (en) * | 2009-10-20 | 2015-05-19 | Nec Corporation | Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate |
US9583807B2 (en) | 2012-05-15 | 2017-02-28 | Lenovo Innovations Limited (Hong Kong) | Hybrid resonators in multilayer substrates and filters based on these resonators |
US10333214B2 (en) | 2015-03-19 | 2019-06-25 | Nec Corporation | Antenna radiating elements and sparse array antennas and method for producing an antenna radiating element |
US20180115036A1 (en) * | 2015-03-19 | 2018-04-26 | Nec Corporation | Filter-antennas for radar sensing systems and method for producing a filter-antenna |
US9769926B2 (en) * | 2015-04-23 | 2017-09-19 | Dell Products L.P. | Breakout via system |
JP6409986B2 (ja) * | 2015-05-28 | 2018-10-24 | 日本電気株式会社 | 広帯域アンテナ放射素子および広帯域アンテナ放射素子の製造方法 |
JP6600176B2 (ja) * | 2015-06-19 | 2019-10-30 | ホシデン株式会社 | 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造 |
US10178764B2 (en) * | 2017-06-05 | 2019-01-08 | Waymo Llc | PCB optical isolation by nonuniform catch pad stack |
JP7072563B2 (ja) * | 2018-03-09 | 2022-05-20 | 古河電気工業株式会社 | 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器 |
US11564316B2 (en) * | 2018-11-29 | 2023-01-24 | Lockheed Martin Corporation | Apparatus and method for impedance balancing of long radio frequency (RF) via |
SE544108C2 (en) * | 2019-10-18 | 2021-12-28 | Metasum Ab | Multi-layer filter, arrangement, and method for production thereof |
KR20210088226A (ko) | 2020-01-06 | 2021-07-14 | 삼성전기주식회사 | 인쇄회로기판 |
US11818833B2 (en) * | 2021-11-15 | 2023-11-14 | Unimicron Technology Corp. | Circuit board structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3464117B2 (ja) * | 1997-04-25 | 2003-11-05 | 京セラ株式会社 | 積層型共振器および積層型フィルタ |
CN1989650A (zh) * | 2004-07-23 | 2007-06-27 | 日本电气株式会社 | 多层印刷电路板中的复合通孔结构和滤波器 |
CN102265456A (zh) * | 2008-12-25 | 2011-11-30 | 日本电气株式会社 | 基于组合导通孔结构的滤波器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091312A (en) * | 1998-06-26 | 2000-07-18 | Industrial Technology Research Institute | Semi-lumped bandstop filter |
JP4012796B2 (ja) * | 2002-09-30 | 2007-11-21 | 京セラ株式会社 | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
US7411474B2 (en) | 2005-10-11 | 2008-08-12 | Andrew Corporation | Printed wiring board assembly with self-compensating ground via and current diverting cutout |
JP4535995B2 (ja) | 2005-12-05 | 2010-09-01 | 日本電気株式会社 | 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ |
JPWO2008133010A1 (ja) * | 2007-04-12 | 2010-07-22 | 日本電気株式会社 | フィルタ回路素子及び電子回路装置 |
-
2009
- 2009-07-21 US US13/386,009 patent/US8994480B2/en active Active
- 2009-07-21 JP JP2012503557A patent/JP5354231B2/ja active Active
- 2009-07-21 CN CN200980160608.8A patent/CN102473994B/zh not_active Expired - Fee Related
- 2009-07-21 WO PCT/JP2009/063315 patent/WO2011010393A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3464117B2 (ja) * | 1997-04-25 | 2003-11-05 | 京セラ株式会社 | 積層型共振器および積層型フィルタ |
CN1989650A (zh) * | 2004-07-23 | 2007-06-27 | 日本电气株式会社 | 多层印刷电路板中的复合通孔结构和滤波器 |
CN102265456A (zh) * | 2008-12-25 | 2011-11-30 | 日本电气株式会社 | 基于组合导通孔结构的滤波器 |
Non-Patent Citations (2)
Title |
---|
JP特开2007-158675A 2007.06.21 |
JP特许第3464117号B2 2003.11.05 |
Also Published As
Publication number | Publication date |
---|---|
US20120119853A1 (en) | 2012-05-17 |
CN102473994A (zh) | 2012-05-23 |
WO2011010393A1 (en) | 2011-01-27 |
JP2012533912A (ja) | 2012-12-27 |
US8994480B2 (en) | 2015-03-31 |
JP5354231B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102473994B (zh) | 在多层板中垂直设计的谐振元件和基于这些元件的滤波器 | |
CN100555738C (zh) | 多层印刷电路板中的复合通孔结构和滤波器 | |
US6661638B2 (en) | Capacitor employing both fringe and plate capacitance and method of manufacture thereof | |
US9107300B2 (en) | Resonant via structures in multilayer substrates and filters based on these via structures | |
KR101265245B1 (ko) | 이중적층형 ebg 구조체 | |
CA2622456C (en) | Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures | |
US8970327B2 (en) | Filter based on a combined via structure | |
KR100999512B1 (ko) | 전자기 밴드갭 구조물 | |
WO2008047852A1 (en) | Multilayer substrate | |
US9362603B2 (en) | Via structures and compact three-dimensional filters with the extended low noise out-of-band area | |
CN108281739B (zh) | 一种微带滤波器 | |
WO2013008267A1 (en) | High-pass filters for high-speed data transmission systems | |
TWI442843B (zh) | 軟性電路板 | |
TWI442839B (zh) | 軟性電路板 | |
WO2007080529A1 (en) | Shielded cross-tie coplanar waveguide structure | |
CN109166729B (zh) | 基于介质集成悬置线和高介电材料的电容结构 | |
JP2003188610A (ja) | 高周波回路 | |
WO2013093976A1 (en) | Tunable resonant elements and filter based on these elements | |
US6943646B2 (en) | Isolation of miniature filters | |
JP2023057845A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140625 Termination date: 20170721 |
|
CF01 | Termination of patent right due to non-payment of annual fee |