CN102468178B

CN102468178B - 晶体管的制作方法

Info

Publication number: CN102468178B
Application number: CN201010551481.7A
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-11-19
Filing date: 2010-11-19
Publication date: 2014-06-04
Anticipated expiration: 2030-11-19
Also published as: CN102468178A

Abstract

本发明提供了一种晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底内形成有掺杂阱；在所述半导体衬底上依次形成介质层和多晶硅层；对所述多晶硅层进行至少一次离子注入，所述至少一次离子注入中有一次离子注入的掺杂离子的导电类型与晶体管的类型一致；刻蚀所述多晶硅层，形成栅极；刻蚀所述介质层，形成栅介质层；在所述栅极两侧形成侧墙；以所述栅极和侧墙为掩膜，在所述栅极两侧的半导体衬底内形成源区和漏区。本发明减小了晶体管的栅极电阻，减小了晶体管RC时间常数，提高了晶体管的速度，降低了晶体管功耗。

Description

晶体管的制作方法

技术领域

本发明涉及半导体技术领域，特别涉及晶体管的制作方法。

背景技术

金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。

现有技术提供了一种MOS晶体管的制作方法。请参考图1至图3所示的现有技术的MOS晶体管的制作方法剖面结构示意图。

请参考图1，提供半导体衬底100，在所述半导体衬底100内形成隔离结构101，所述隔离结构101之间的半导体衬底100为有源区，在所述有源区内形成掺杂阱(未示出)。

然后，在所述隔离结构101之间的半导体衬底100上依次形成栅介质层102和栅极103，所述栅介质层102和栅极103构成栅极结构。

继续参考图1，进行氧化工艺，形成覆盖所述栅极结构的氧化层104。

参考图2，在栅极结构两侧的半导体衬底内依次形成源/漏延伸区105，所述源/漏延伸区105通过轻掺杂离子注入形成。

参考图3，在栅极结构两侧的半导体衬底上形成栅极结构的侧墙111。以所述栅极结构为掩膜，进行源/漏极离子注入(S/D implant)，在栅极结构两侧的半导体衬底100内形成源区112和漏区113。

在公开号为CN101789447A的中国专利申请中可以发现更多关于现有技术的信息。

在实际中发现，现有方法制作的MOS晶体管的器件响应速度较慢，器件的功耗偏大。

发明内容

本发明解决的问题是提供了一种晶体管及其制作方法，提高了器件的响应速度，降低了器件的功耗。

为解决上述问题，本发明提供了一种晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底内形成有掺杂阱；

在所述半导体衬底上依次形成介质层和多晶硅层；

对所述多晶硅层进行至少一次离子注入，所述至少一次离子注入中有一次离子注入的掺杂离子的导电类型与晶体管的类型一致；

刻蚀所述多晶硅层，形成栅极；

刻蚀所述介质层，形成栅介质层；

在所述栅极两侧形成侧墙；

以所述栅极和侧墙为掩膜，在所述栅极两侧的半导体衬底内形成源区和漏区。

可选地，所述至少一次离子注入为一次离子注入、两次离子注入或三次离子注入，所述一次离子注入为第一离子注入，所述两次离子注入为第一离子注入和第二离子注入或所述两次离子注入为第一离子注入和第三离子注入，所述三次离子注入为第一离子注入、第二离子注入和第三离子注入，所述第一离子注入的掺杂离子的导电类型与晶体管的类型一致，所述第二离子注入的掺杂离子的原子量大于硅的原子量，所述第三离子注入的掺杂离子用于吸附所述第一离子注入和第二离子注入在所述多晶硅层内产生的缺陷。

可选地，若所述晶体管为NMOS晶体管，所述第一离子注入的掺杂离子为磷离子或砷离子；

若所述晶体管为PMOS晶体管，所述第一离子注入的的掺杂离子为硼离子或氟化硼离子。

可选地，若所述第一离子注入的掺杂离子为磷离子，其能量范围为3～10KeV，剂量范围为1E15～5E15/cm²；

若所述第一离子注入的掺杂离子为砷离子，其能量范围为5～15KeV，剂量范围为9E14～6E15/cm²；

若所述第一离子注入的掺杂离子为硼离子，其能量范围为1～10KeV，剂量范围为1E15～5E15/cm²；

若所述第一离子注入的掺杂离子为氟化硼，其能量范围为3～18KeV，剂量范围为1E15～5E15/cm²。

可选地，所述第二离子注入先于所述第一离子注入进行。

可选地，所述第二离子注入的深度大于等于第一离子注入的深度。

可选地，所述第二离子注入的掺杂离子为锗离子、锑离子或铋离子。

可选地，若所述第二离子注入的掺杂离子为锑离子，其能量范围为20～100KeV，剂量范围为5E14～2E15/cm²；

若所述第二离子注入的掺杂离子为锗离子，其能量范围为10～80KeV，剂量范围为6E14～7E15/cm²；

若所述第二离子注入的掺杂离子为铋离子，其能量范围为50～130KeV，剂量范围为1E14～5E15/cm²。

可选地，所述第三离子注入的深度大于所述第二离子注入的深度，所述第二离子注入的深度大于所述第一离子注入的深度。

可选地，所述第三离子注入的掺杂离子为碳离子、氮离子或氟离子。

可选地，若所述第三离子注入的掺杂离子为碳离子，其能量范围为3～12KeV，剂量范围为1E14～1E15/cm²；

若所述第三离子注入的掺杂离子为氮离子，其能量范围为5～20KeV，剂量范围为2E14～3E15/cm²；

若所述第三离子注入的掺杂离子为氟离子，其能量范围为1～5KeV，剂量范围为5E13～3E14/cm²。

可选地，所述多晶硅层的厚度范围为500～5000埃。

与现有技术相比，本发明具有以下优点：

本发明在半导体衬底上的多晶硅层进行至少一次离子注入，所述至少一次离子注入中有一次离子注入的掺杂离子的导电类型与晶体管的类型一致，然后，刻蚀所述多晶硅层，形成栅极，然后，以栅极和侧墙为掩膜，在栅极结构两侧的半导体衬底内形成源区和漏区。与现有技术在形成源区和漏区的同时对多晶硅栅极进行离子注入相比，本发明加大了栅极内的掺杂离子的剂量，从而减小了晶体管的栅极电阻，从而减小了器件的RC时间常数，提高了器件的响应速度，也减小了器件的功耗；

进一步优化地，所述至少一次离子注入为一次离子注入、两次离子注入或三次离子注入，所述一次离子注入为第一离子注入，所述两次离子注入为第一离子注入和第二离子注入或所述两次离子注入为第一离子注入和第三离子注入，所述三次离子注入为第一离子注入、第二离子注入和第三离子注入，所述第一离子注入的掺杂离子的导电类型与晶体管的类型一致，所述第二离子注入的掺杂离子的原子量大于硅的原子量，所述第三离子注入的掺杂离子用于吸附所述第一离子注入和第二离子注入在所述多晶硅层内产生的缺陷。所述第二离子注入的掺杂离子的原子量大于硅的原子量，从而在所述第二离子注入的掺杂离子将多晶硅层的晶格结构破坏，使得所述多晶硅层由整齐的晶格排布变为非晶格排布，增大第一离子注入的掺杂离子在所述多晶硅层内受到的阻力，防止所述第一离子注入的掺杂离子在所述多晶硅层内出现沟道效应(channel effect)，避免所述第一离子注入的掺杂离子在所述多晶硅层内的深度不受控制，从而防止所述第一离子注入的掺杂掺杂离子穿透多晶硅层，向半导体衬底扩散；并且所述第二离子注入的掺杂离子破坏了所述多晶硅层的晶格结构，从而在所述多晶硅层内产生向下的压力，有利于改善晶体管的载流子的迁移速率；所述第三离子注入的掺杂离子注入可以消除多晶硅层内形成的缺陷，从而防止所述多晶硅层内的所述第一离子注入的掺杂离子和/或第二注入的掺杂离子随着所述缺陷的移动而移动，减小晶体管的氧化增强扩散效应。

附图说明

图1～图3是现有技术的晶体管制作方法剖面结构示意图；

图4是本发明实施例的晶体管制作方法流程示意图；

图5～图9是本发明一个实施例的晶体管制作方法剖面结构示意图。

具体实施方式

现有方法制作的晶体管的响应速度较慢，器件的功耗较大。经过发明人研究发现，由于现有技术制作的晶体管的栅极电阻偏大，造成了晶体管的响应速度较慢，器件的功耗较小。

具体地，参考图3，现有技术在进行离子注入形成所述源区112和漏区113时，也对所述栅极103进行了离子注入以减小所述栅极103的电阻，但是所述离子注入的剂量不足以减小所述栅极的电阻，需要调整栅极103中的掺杂离子注入的参数。

发明人还发现，随着晶体管尺寸的减小，所述源区112和漏区113的采用超浅结工艺制作(即采用低能离子注入形成所述源区112和漏区113，所述低能离子注入的能量较低，形成的掺杂离子的深度较浅)，因此，所述栅极103中的掺杂离子的深度也变浅，这加大了所述栅极103中的掺杂离子的激活难度，从而会使得栅极103中的掺杂离子难以有效激活，导致栅极103的电阻偏大。

发明人考虑到，加大所述栅极103的离子注入的能量，从而增加所述栅极103的掺杂离子的深度，可以提高所述栅极103中的掺杂离子的激活的比例，降低所述栅极103的电阻，但是加大所述栅极103的离子注入的能量，容易造成栅极103中的掺杂离子透过下方的栅介质层102向半导体衬底100扩散，引起漏电流，并且加大所述栅极103的离子注入的深度，需要采用专门的离子注入步骤，以免所述专门的离子注入步骤影响源区112和漏区113的深度。这会需要专门的掩膜版，该掩膜版将所述源区112和漏区113保护起来，仅暴露所述栅极103，这会增加工艺成本。

发明人考虑，增加栅极103的离子注入步骤的剂量，也可以减小所述栅极103的电阻，但是由于需要专门的掩膜版，从而也增加了工艺成本。

基于上述情况，发明人考虑在未经刻蚀步骤的多晶硅层进行离子注入，即在所述多晶硅层沉积后，对其进行离子注入；然后对所述多晶硅层进行刻蚀，形成栅极，从而无需专门的掩膜版，并且与现有的晶体管制作工艺兼容。

具体地，本发明提供的晶体管的制作方法请参考图4，所述方法包括：

步骤S1，提供半导体衬底；

步骤S2，在所述半导体衬底上依次形成介质层和多晶硅层；

步骤S3，对所述多晶硅层进行至少一次离子注入，所述至少一次离子注入中有一次离子注入的掺杂离子的导电类型与晶体管的类型一致；

步骤S4，刻蚀所述多晶硅层，形成栅极；

步骤S5，刻蚀所述介质层，形成栅介质层；

步骤S6，在所述栅极两侧形成侧墙；

步骤S7，以所述栅极和侧墙为掩膜，在所述栅极两侧的半导体衬底内形成源区和漏区。

下面将结合具体实施例对本发明的技术方案进行详细地说明。

为了更好地说明本发明的技术方案，请结合图5～图9所示的本发明一个实施例的晶体管的制作方法剖面结构示意图。

首先，请参考图5，提供半导体衬底200，所述半导体衬底200内形成有隔离结构201，相邻的隔离结构201之间为掺杂阱(未示出)。

所述半导体衬底200的材质可以为硅、锗硅或其他半导体材质。本实施例中，所述半导体衬底200的材质为硅。

所述隔离结构201用于器件间隔离，所述隔离结构201可以为浅沟槽隔离结构或场氧化隔离结构。

所述掺杂阱通过离子注入形成。形成所述掺杂阱的离子注入与现有的工艺相同，作为本领域技术人员的公知技术，在此不做详细地说明。

然后，请继续参考图5，在所述半导体衬底200上形成介质层202。所述介质层202在后续将通过刻蚀步骤形成晶体管的栅介质层。所述介质层202的材质可以为氧化硅、氮化硅、氮氧化硅、碳化硅等，优选为氧化硅。

然后，继续参考图5，在所述介质层202上形成多晶硅层203。所述多晶硅层203可以利用化学气相沉积工艺制作，也可以利用外延沉积工艺制作。所述多晶硅层203在后续步骤中将通过刻蚀工艺形成晶体管的栅极。

作为一个实施例，所述多晶硅层203的厚度范围为500～5000埃，优选为800～4000埃，例如1000埃、2000埃、3000埃或4000埃。

继续参考图5，对所述多晶硅层203进行第一离子注入，所述第一离子注入的掺杂离子为第一掺杂离子，所述第一掺杂离子的导电类型与晶体管的导电沟道的类型一致。具体地，若所述晶体管为NMOS晶体管，其导电沟道的类型为N型，则所述第一掺杂离子为N型掺杂离子；若所述晶体管为PMOS晶体管，其导电沟道的类型为P型，则所述第一掺杂离子为P型掺杂离子。

本发明所述的N型掺杂离子可以为磷离子、砷离子，所述P型掺杂离子可以为硼离子、铟离子或氟化硼离子。

发明人发现，所述第一离子注入的工艺参数对改善栅极电阻有影响，掺杂离子的能量或剂量无论是过大或过小，均会对晶体管的参数有影响。例如，若所述第一离子注入的剂量或能量过大，容易引起沟道效应，即所述掺杂离子在所述多晶硅层203中的深度不受控制，从而可能引起掺杂离子穿过所述介质层202到达半导体衬底200，引起漏电流；所述第一离子注入的剂量或能量过小，会使得所述多晶硅层203中的掺杂离子难以激活，从而无法起到降低最终形成的栅极电阻的作用。

作为优选的实施例，所述第一离子注入的参数设置为：

若所述掺杂离子为磷离子，其离子注入的能量范围为3～10KeV，例如为3KeV、5KeV或10KeV，其离子注入的剂量范围为1E15～5E15/cm²；

若所述掺杂离子为砷离子，其离子注入的能量范围为5～15KeV，例如为5KeV、10KeV或15KeV，其离子注入的剂量范围为9E14～6E15/cm²；

若所述掺杂离子为硼离子，其离子注入的能量范围为为1～10KeV，例如为1KeV、5KeV或10KeV，其离子注入的剂量范围为1E15～5E15/cm²；

若所述掺杂离子为二氟化硼离子，其离子注入的能量范围为为3～18KeV，例如为3KeV、9KeV或18KeV，其离子注入的剂量范围为1E15～5E15/cm²。

由于所述第一离子注入进行时，所述多晶硅层203的晶格结构为规则排布的晶格结构，所述第一掺杂离子可能在所述多晶硅层203内发生沟道效应，从而使得所述第一掺杂离子的深度不可控制。为了减小沟道效应，作为本发明的优选实施例，在进行第一离子注入前，对所述多晶硅层203进行第二离子注入，所述第二离子注入的掺杂离子为第二掺杂离子，所述第二掺杂离子的原子量大于所述硅的原子量，以破坏所述多晶硅层203的晶格结构，使得在进行第一离子注入时，所述第一掺杂离子在所述多晶硅层203内受到的阻力加大，从而避免沟道效应的出现。由于所述第二掺杂离子的原子量大于硅的原子量，所述第二掺杂离子在将所述多晶硅层203的晶格结构破坏的同时，还可以产生自所述多晶硅层203朝向半导体衬底200的压力，所述压力有利于改善晶体管的载流子的迁移速率，改善晶体管的性能。

作为优选的实施例，所述第二离子注入的深度大于等于第一离子注入的深度，从而，所述第二离子注入将足够厚度的多晶硅层203的晶格结构破坏，可以有效避免沟道效应的出现。

作为一个实施例，所述第二掺杂离子为锑，所述第二离子注入的能量范围为20～100KeV，剂量范围为5E14～2E15/cm²；

作为又一实施例，所述第二掺杂离子为锗离子，所述第二离子注入的能量范围为10～80KeV，剂量范围为6E14～7E15/cm²；

作为再一实施例，所述第二离子掺杂离子为铋离子，所述第二离子注入的能量范围为50～130KeV，剂量范围为1E14～5E15/cm²。

由于所述第一离子注入、第二离子注入会在所述多晶硅层203内造成晶格损伤和缺陷，所述缺陷在后续退火步骤中可能会移动，并带动第一掺杂离子和第二掺杂离子移动，从而引起氧化增强扩散效应，引起漏电流，使得栅极的可靠性下降，因此，作为优选的实施例，还需要对所述多晶硅层203进行第三离子注入，所述第三离子注入的掺杂离子为第三掺杂离子，所述第三掺杂离子用于吸附多晶硅层203内的缺陷，将所述多晶硅层203内的缺陷定扎，防止氧化增强扩散效应的出现。

作为本发明的优选实施例，所述第三离子注入的深度大于所述第二离子注入的深度，所述第二离子注入的深度大于所述第一离子注入的深度，从而可以有效将所述第一离子注入和第二离子注入在所述多晶硅层203内产生的缺陷定扎，防止所述缺陷向介质层202运动。

作为一个实施例，所述第三掺杂离子为碳离子、氮离子或氟离子。

为了获得更好的吸附所述多晶硅层203内的缺陷的效果，发明人对第三离子注入的参数进行了优化设置，具体参数如下：

当所述第三掺杂离子为碳离子时，所述第三离子注入的能量范围为3～12KeV，剂量范围为1E14～1E15/cm²；

当所述第三掺杂离子为氮离子时，所述第三离子注入的能量范围为5～20KeV，剂量范围为2E14～3E15/cm²；

当所述第三离子掺杂离子为氟离子时，所述第三离子注入的能量范围为1～5KeV，剂量范围为5E13～3E14/cm²。

需要说明的是，上述第一掺杂离子、第二掺杂离子、第三掺杂离子可以利用专门的退火步骤进行激活，但是可能会增加半导体衬底200的热预算，作为优选的实施例，所述第一掺杂离子、第二掺杂离子、第三掺杂离子在后续形成轻掺杂区或源区、漏区的退火步骤中激活，以节约工艺步骤，减小对半导体衬底200造成的热预算。

在本发明的其他实施例中，还可以仅对所述多晶硅层203进行所述第一离子注入，这样可以减小所述多晶硅层203的电阻；或对所述多晶硅层203进行所述第一离子注入和第三离子注入，这样在减小所述多晶硅层203的电阻的同时，还可以吸附多晶硅层203内的缺陷，防止所述多晶硅层203内的掺杂离子随着所述缺陷的扩散而扩散，减小氧化增强扩散效应；或对所述多晶硅层203进行第一离子注入和第二离子注入，这样可以防止第一离子注入的掺杂离子在所述多晶硅层203内出现沟道效应，并减小所述多晶硅层203的电阻。

然后，请参考图6，刻蚀所述多晶硅层203，形成栅极220。所述栅极220位于所述隔离结构201之间半导体衬底200上。

所述多晶硅层203的刻蚀方法与现有工艺相同，作为本领域技术人员的公知技术，在此不做详细的说明。

接着，请参考图7，刻蚀所述介质层202，形成栅介质层221。所述栅介质层221和栅极220构成栅极结构。

所述栅介质层221的刻蚀方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。

然后，请参考图8，作为一个实施例，在所述栅极220两侧的半导体衬底内形成轻掺杂区213。所述轻掺杂区213通过轻掺杂离子注入(Light dopeddrain，LDD)形成，所述轻掺杂离子注入的参数设置与现有技术相同，在此不做赘述。

在轻掺杂离子注入后，进行退火步骤，以激活所述轻掺杂区213的掺杂离子，同时激活所述栅极220内的掺杂离子。所述退火为快速热退火。本实施例中，所述快速热退火的参数为：温度900～1030摄氏度，时间1～30秒。

然后，请参考图9，对所述栅极220进行氧化工艺，在所述栅极220外部形成氧化层204，以保护所述栅极220。

接着，在所述栅极220两侧形成侧墙211。作为一个实施例，所述侧墙211的材质为绝缘材质，例如为氧化硅层、氮化硅层或氧化硅-氮化硅-氧化硅组成的多层结构。

然后，仍然参考图9，以所述栅极220和侧墙211为掩膜，进行离子注入，在所述栅极220两侧的半导体衬底200内形成源区212和漏区213。所述离子注入的参数设置与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。

综上，本发明提供的晶体管及其制作方法，对多晶硅层进行第一离子注入，降低了多晶硅层的电阻，从而降低了最终形成的栅极的电阻，减小了晶体管的RC时间常数，降低了晶体管的功耗；本发明还通过对多晶硅层进行第二离子注入，防止第一离子注入的掺杂离子在多晶硅层内出现沟道效应，防止晶体管的漏电流，本发明还通过第三离子注入消除了多晶硅层内由于第一离子注入和第二离子注入引起的缺陷，防止氧化增强扩散效应的出现，改善了晶体管的性能。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种晶体管的制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上依次形成介质层和多晶硅层；

对所述多晶硅层进行至少两次离子注入，所述至少两次离子注入为两次离子注入或三次离子注入，所述两次离子注入为第一离子注入和第二离子注入，所述三次离子注入为第一离子注入、第二离子注入和第三离子注入，所述第一离子注入的掺杂离子的导电类型与晶体管的类型一致，所述第二离子注入的掺杂离子的原子量大于硅的原子量并且产生自所述多晶硅层朝向半导体衬底的压力，所述第三离子注入的掺杂离子用于吸附所述第一离子注入和第二离子注入在所述多晶硅层内产生的缺陷，所述第二离子注入先于所述第一离子注入进行；

刻蚀所述多晶硅层，形成栅极；

刻蚀所述介质层，形成栅介质层；

在所述栅极两侧形成侧墙；

2.如权利要求1所述的晶体管的制作方法，其特征在于，若所述晶体管为NMOS晶体管，所述第一离子注入的掺杂离子为磷离子或砷离子；

3.如权利要求2所述的晶体管的制作方法，其特征在于，若所述第一离子注入的掺杂离子为磷离子，其能量范围为3～10KeV，剂量范围为1E15～5E15/cm²；

若所述第一离子注入的掺杂离子砷离子，其能量范围为5～15KeV，剂量范围为9E14～6E15/cm²;

若所述第一离子注入的掺杂离子为硼离子，其能量范围为1～10KeV，剂量范围为1E15～5E15/cm²;

若所述第一离子注入的掺杂离子为氟化硼离子，其能量范围为3～18KeV，剂量范围为1E15～5E15/cm²。

4.如权利要求1所述的晶体管的制作方法，其特征在于，所述第二离子注入的深度大于等于第一离子注入的深度。

5.如权利要求1所述的晶体管的制作方法，其特征在于，所述第二离子注入的掺杂离子为锗离子、锑离子或铋离子。

6.如权利要求1所述的晶体管的制作方法，其特征在于，若所述第二离子注入的掺杂离子为锑离子，其能量范围为20～100KeV，剂量范围为5E14～2E15/cm²；

7.如权利要求1所述的晶体管的制作方法，其特征在于，所述第三离子注入的深度大于所述第二离子注入的深度，所述第二离子注入的深度大于所述第一离子注入的深度。

8.如权利要求1所述的晶体管的制作方法，其特征在于，所述第三离子注入的掺杂离子为碳离子、氮离子或氟离子。

9.如权利要求8所述的晶体管的制作方法，其特征在于，若所述第三离子注入的掺杂离子为碳离子，其能量范围为3～12KeV，剂量范围为1E14～1E15/cm²；若所述第三离子注入的掺杂离子为氮离子，其能量范围为5～20KeV，剂量范围为2E14～3E15/cm²；若所述第三离子注入的掺杂离子为氟离子，其能量范围为1～5KeV，剂量范围为5E13～3E14/cm²。

10.如权利要求1所述的晶体管的制作方法，其特征在于，所述多晶硅层的厚度范围为500～5000埃。