背景技术
调幅(Amplitude Modulation,AM)及振幅键控(Amplitude Shift Keying,ASK)是信号源发生器中的基本功能。其中调幅是指用调制波信号控制载波的振幅,使载波的振幅随着调制信号变化。设载波信号表达式为Uc=Accosωct,调制波信号的表达式为Um=Amcosωmt,通常满足ωm>>ωc,则按照幅度调制的定义,最后产生的调幅波信号的表达式应为UAM=Ac(1+Amcosωmt)cosωct。振幅键控是指用数字调制信号控制载波的通断,其在实现角度上可以看成是特殊的AM调制,两者在信号源发生器中的实现方式是一样的,因此在本申请中仅以AM为例进行说明,ASK的实现可以参见AM的实现。
现有的实现方式有模拟方式和数字方式两种,由于数字方式具有精度高,可控性强等优势,数字方式目前较为普遍,比如直接数字频率合成(Direct Digital Synthesis,DDS)技术。请参见图1,其为现有技术中一种DDS技术的原理框图,由图1可见,其主要由相位累加器、波形存储器(ROM/RAM)和D/A转换器所构成,在每一个时钟的上升沿,相位累加器完成一次累加操作,实现上一次的输出值与频率控制字K相加,其输出的相位信息作为波形存储器的地址信号,根据该相位信息在波形存储器内的波表中查找出相应相位处的幅度值,完成相位到幅度的转换。输出的幅度值送D/A转换器进行数模转换,最终获得模拟输出。
因此,现有技术中已经利用DDS来产生AM调制信号,如图2所示为现有技术中一种利用DDS产生AM调制信号的***框图。该方案可以分成两个部分,虚线框中的部分在现场可编程门阵列(Field-Programmable Gate Array,FPGA)中实现,虚线外部的部分用硬件电路实现。首先,软件配置进行AM调制的参数,如载波频率控制字,调制波频率控制字以及调制深度控制字。在载波、调制波频率控制字的分别控制下由相位累加器产生调制波形相应时刻的相位信息,根据该相位信息在波形存储器中查找波表以产生载波、调制波信号序列。该载波、调制波信号序列从FPGA输出后,分别经过数模转换器(digital-to-analog converter,DAC)转换,滤波器滤波,就得到了需要的模拟载波、调制波信号。载波,调制波经过乘法器相乘,就得到了AM调制波。在这种实现方式下可以通过修改调制深度控制字以及调制波波形存储器中调制波的幅度参数来改变AM的调制深度等参数。
但是,上述现有技术还存在着如下的缺陷:
第一、在外部实现中使用DAC转换器、滤波器、乘法器等模拟芯片,增加了成本和印制电路板(Printed Circuit Board,PCB)布板的面积。
第二、信号经过DAC转换器、滤波器、乘法器等外部模拟芯片,会给最终输出的AM调制信号带来噪声。
第三、每次更改调制深度时,都需要更改调制波波形存储器内波表中的所有幅度值,使得花费了大量时间在更新调制波波表上,且容易出错。
发明内容
本发明实施例的目的在于提供一种在信号源中实现调幅及振幅键控功能的方法、装置及***,以减少成本,提高实现效率和正确率,并提高最后输出信号的质量。
一方面,本发明实施例提供了一种在信号源中实现调幅及振幅键控功能的方法,该方法包括现场可编程门阵列FPGA实现步骤和外部实现步骤,其中FPGA实现步骤包括:利用相位累加器和波形存储器分别得到载波序列和调制波序列;将所述调制波序列与调制幅度相乘得到第一输出;将所述第一输出与调制波幅度偏移相加后与所述载波序列相乘得到第二输出;外部实现步骤包括:利用模数转换器DAC将所述第二输出转换为模拟信号;再利用滤波器对所述模拟信号进行滤波以得到最终所需的AM调制信号或振幅键控ASK调制信号。
优选的,本发明实施例的方法中利用相位累加器和波形存储器分别得到载波序列和调制波序列包括:设置载波频率控制字和调制波频率控制字;以所述载波频率控制字和调制波频率控制字分别作为所述相位累加器的输入,并依次通过所述相位累加器和所述波形存储器以得到所述载波序列和调制波序列。
另一方面,本发明实施例还提供了一种在信号源中实现调幅及振幅键控功能的装置,包括FPGA控制单元和外部控制单元,所述FPGA控制单元用于:利用相位累加器和波形存储器分别得到载波序列和调制波序列;以及,将所述调制波序列与调制幅度相乘得到第一输出;以及,将所述第一输出与调制波幅度偏移相加后与所述载波序列相乘得到第二输出;所述外部控制单元用于:利用模数转换器DAC将所述第二输出转换为模拟信号;以及,再利用滤波器对所述模拟信号进行滤波以得到最终所需的AM调制信号或振幅键控ASK调制信号。
优选的,本发明实施例提供的装置中FPGA控制单元利用相位累加器和波形存储器分别得到载波序列和调制波序列具体包括:设置载波频率控制字和调制波频率控制字;以所述载波频率控制字和调制波频率控制字分别作为所述相位累加器的输入,并依次通过所述相位累加器和所述波形存储器以得到所述载波序列和调制波序列。
另一方面,本发明实施例还提供了一种在信号源中实现调幅及振幅键控功能的***,该***包括FPGA内部子***和外部子***,所述FPGA内部子***包括:第一相位累加器、第二相位累加器、第一波形存储器、第二波形存储器、第一乘法器、第二乘法器和加法器,其中,所述第一相位累加器和所述第一波形存储器相连,用以产生载波序列;所述第二相位累加器和所述第二波形存储器相连,用以产生调制波序列;所述第二乘法器分别和所述第二波形存储器及加法器相连,用于将所述调制波序列与调制幅度相乘得到的第一输出给所述加法器;所述加法器还和所述第一乘法器相连,用于将所述第一输出和调制波幅度偏移相加,并将相加结果输入给所述第一乘法器;所述第一乘法器还和所述第一波形存储器相连,用于将所述相加结果和所述载波序列相乘以得到第二输出;所述外部子***包括:模数转换器和滤波器,所述模数转换器分别和所述第一乘法器及所述滤波器相连,用于将第二输出转换为模拟信号,所述滤波器用于对所述模拟信号进行滤波以得到最终所需的AM调制信号或ASK调制信号。
优选的,本发明实施例提供的***还包括一设置单元,用于为所述FPGA内部子***设置所需的载波频率控制字、调制波频率控制字、调制幅度和调制波幅度偏移,所述载波频率控制字作为所述第一相位累加器的输入,所述调制波频率控制字作为所述第二相位累加器的输入。
本发明实施例通过FPGA中的硬核乘法器来替代外部模拟乘法器以实现AM调制信号及ASK调制信号的产生,从而减少了一路模数转换器及滤波器的使用,降低了成本以及减小了PCB布板面积,也减小了硬件电路的复杂度,方便调试,另外还可以使得最终输出的信号质量得到提高。最后,由于本发明实施例可以通过软件配置调制波幅度,调制波幅度偏移,可以避免每次改变调制深度时,都要重新配置波表。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图3所示为本发明实施例提供的一种在信号源中实现调幅及振幅键控功能的***结构示意图,该***包括FPGA内部子***310和外部子***320,在本发明实施例中,FPGA内部***310即该子***是通过FPGA内部的内部器件予以实现的,外部子***320是通过外部模拟器件予以实现的。
在本实施例中,FPGA内部***310包括相位累加器311和313、波形存储器312和314,乘法器315和316、加法器317,其中波形存储器312的输入端和相位累加器311的输出端相连,波形存储器312的输出端和乘法器316的一个输入端相连;波形存储器314的输入端和相位累加器313的输出端相连,波形存储器314的输出端和乘法器315的一个输入端相连;乘法器315的输出端和加法器317的一个输入端相连,而加法器317的输出端和乘法器316的另一个输入端相连。
外部子***320包括模数转换器321和滤波器322,其中模数转换器321的输入端和乘法器316的输出端相连,而模数转换器321的输出端则和滤波器322的输入端相连。
作为本发明的一个实施例,基于上述的***结构,本***还可以包括一个设置单元(未绘示),该设置单元可以为FPGA内部***310设置如下几种输入:为相位累加器311的一个输入端所提供的载波频率控制字,为相位累加器313的一个输入端所提供的调制波频率控制字,为乘法器315的另一个输入端所提供的调制幅度,为加法器317的另一个输入端所提供的调制波幅度偏移。另外,设置单元还可以设置时钟频率Fc,使得两路相位累加器及波形存储器同步进行工作。该设置单元既可以位于FPGA内部,也可以位于FPGA外部,本发明实施例对此并不加以限定。
下面对上述***产生AM调制信号的过程加以描述,需要指出的是,对于ASK调制信号的产生也是同样的过程,因此不再重复描述。
相位累加器311以载波频率控制字及上一次的输出值作为输入,即将载波频率控制字与上一次的输出值相加后作为本次的输出结果,这里的输出结果是载波波形的相位信息,然后将本次输出结果输入给波形存储器312;波形存储器312内存储有波表,可以根据相位累加器311输出的相位信息以及波表产生数字载波序列,另外还可以在波表中查找与该相位信息相对应的幅度值,从而完成相位到幅度的转换。波形存储器312会将产生的载波序列输出给乘法器316。
相位累加器313以调制波频率控制字及上一次的输出值作为输入,即将载波频率控制字与上一次的输出值相加后作为本次的输出结果,这里的输出结果是调制波波形的相位信息,然后将本次输出结果输入给波形存储器314;波形存储器314根据相位累加器313的输出结果输出数字调制波序列给乘法器315;乘法器315将该调制波序列和调制幅度相乘,并将相乘结果输出给加法器317;加法器317则将该相乘结果和调制波幅度偏移参数相加,并将相加结果输出给乘法器316。
乘法器316会以波形存储器312输出的载波序列以及波形存储器314输出的经过幅度调整的调制波序列相乘,以得到数字的AM调制序列,然后将该AM调制序列输出给外部子***320内的模数转换器321。
模数转换器321会将AM调制序列转换为模拟信号,并输出给滤波器322,由滤波器322滤波后得到模拟的最终的AM调制信号并输出。
通过上述描述可知,在本发明实施例中,由于利用了FPGA内部的硬核乘法器和加法器,使得本实施例只需要用到一路模数转换器和滤波器,因此省去一路昂贵的模数转换器、滤波器以及模拟乘法器芯片,由此不但降低了成本,而且减少了模拟芯片对最终产生信号的质量的影响。另外,本发明实施例在调节幅度的时候,直接应用了调制幅度和调制波幅度偏移这两个参数来调节幅度,和现有技术中利用修改调制波波形存储器内调制波的幅度参数以及调制深度控制字相比,不再需要每次都修改波表,而只需要一个固定的波表即可。这是由于现有技术中修改调制波波形存储器内调制波的幅度参数以及调制深度控制字的目的就是为了修改调制幅度和调制波幅度偏移。
如图4所示为本发明实施例提供的一种在信号源中实现调幅及振幅键控功能的方法流程示意图,该方法包括FPGA实现步骤和外部实现步骤,其中FPGA实现步骤包括:
S401:利用相位累加器和波形存储器分别得到载波序列和调制波序列。
即利用两路相位累加器和波形存储器来得到载波序列和调制波序列,在得到载波序列时,以载波频率控制字及上一次的输出值作为一路相位累加器的输入,并以该相位累加器的输出作为一路波形存储器的输入,最后从波形存储器输出载波序列;在得到调制波序列的时候,以调制波频率控制字及上一次的输出值作为另一路相位累加器的输入,并以该相位累加器的输出作为另一路波形存储器的输入,最后从该波形存储器输出调制波序列。需要指出的是,载波序列和调制波序列的产生是同步进行的,具体可以通过同一个时钟频率来控制上述两路相位累加器和波形存储器。
S402:将所述调制波序列与调制幅度相乘得到第一输出。
在本实施例中可以利用FPGA内部的一个硬核乘法器将调制波序列与调制幅度相乘以得到该第一输出。
S403:将所述第一输出与调制波幅度偏移相加后与所述载波序列相乘得到第二输出。
在本实施例中可以利用FPGA内部的一个加法器将第一输出与调制波幅度偏移相加,并利用另一个硬核乘法器将相加结果和上述载波序列相乘来得到该第二输出,该第二输出即为经过幅度调节后的调制波序列。
外部实现步骤具体包括:
S404:利用模数转换器将所述第二输出转换为模拟信号。
S405:再利用滤波器对所述模拟信号进行滤波以得到最终所需的AM调制信号。
本发明实施例通过FPGA中的硬核乘法器来替代外部模拟乘法器以实现AM调制信号及ASK调制信号的产生,从而减少了一路模数转换器及滤波器的使用,减少了成本以及PCB布板面积,也减小了硬件电路的复杂度,方便了调试,另外还可以使得最终输出的信号质量得到提高。最后,由于本发明实施例可以通过软件配置调制波幅度,调制波幅度偏移,可以避免每次改变调制深度时,都要重新配置波表。
如图5所示为本发明实施例提供的一种在信号源中实现调幅及振幅键控功能的装置结构示意图,该装置包括FPGA控制单元510和外部控制单元520,其中:
FPGA控制单元510用于利用相位累加器和波形存储器分别得到载波序列和调制波序列;以及,将所述调制波序列与调制幅度相乘得到第一输出;以及,将所述第一输出与调制波幅度偏移相加后与所述载波序列相乘得到第二输出,这里的第二输出即为经过幅度调节后的调制波序列。
作为本发明的一个实施例,当FPGA控制单元510利用相位累加器和波形存储器分别得到载波序列和调制波序列时,其具体包括:设置载波频率控制字和调制波频率控制字;以所述载波频率控制字和调制波频率控制字分别作为所述相位累加器的输入,并依次通过所述相位累加器和所述波形存储器以得到所述载波序列和调制波序列。
外部控制单元520用于利用模数转换器DAC将所述第二输出转换为模拟信号;以及,再利用滤波器对所述模拟信号进行滤波以得到最终所需的AM调制信号。
本发明实施例通过FPGA中的硬核乘法器来替代外部模拟乘法器以实现AM调制信号及ASK调制信号的产生,从而减少了一路模数转换器及滤波器的使用,降低了成本以及减小了PCB布板面积,也减小了硬件电路的复杂度,方便调试,另外还可以使得最终输出的信号质量得到提高。最后,由于本发明实施例可以通过软件配置调制波幅度,调制波幅度偏移,可以避免每次改变调制深度时,都要重新配置波表。
下面再通过一具体的实施例来对上述方法、装置及***的应用进行进一步的描述:
如图6所示为现有技术中一种双通道任意波发生器的结构示意图,该任意波发生器包括***接口601、数字信号处理器602、主板603、子卡604和605、键盘606以及图形用户接口607。
***接口601包括GPIB、USB、LAN,其可以将任意波发生器连接到PC机或网络,以使仪器可以收到PC机控制。数字信号处理器602作为是发生器的控制中心,可以根据用户设置的参数控制发生器的不同输出。主板603是由一块FPGA加一些***器件所构成,作为数据通道,由数字信号处理器602发送的各种控制命令或数据,都通过主板603转发给子卡604和605。子卡604和605可以实现两个完全独立的通道输出。键盘606可以使用户用来设置各种参数。图形用户接口607则可以使用户实现与发生器的交互。
本发明即可以应用到上述子卡604或605中,以达到本发明的有益效果。如图7所示为本发明实施例提供的一种双通道任意波发生器的结构示意图,其中主FPGA是图6中主板603内的FPGA,由图中可见,子卡604可以具体包括次FPGA 6041、模数转换器6042和6045、滤波器6043和6046、缓冲放大电路6044、乘法器6047和放大电路6048。
在本实施例中具体应用本发明的部分是次FPGA 6041、模数转换器6042和滤波器6043,其中次FPGA 6041可以对应图3中的FPGA子***310,而模数转换器6042和滤波器6043分别可以对应图3中的模数转换器321和滤波器322。该子卡604内的其它部分属于现有技术,就不再对其进行赘述了。
可见,应用了本发明的任意波发生器减少了一路模数转换器及滤波器的使用,减少了成本以及PCB布板面积,也减小了硬件电路的复杂度,方便调试,另外还可以使得最终输出的信号质量得到提高。最后,由于本发明实施例可以通过软件配置调制波幅度,调制波幅度偏移,可以避免每次改变调制深度时,都要重新配置波表。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。