CN102456404A - 非易失性存储器存储装置、存储器控制器与数据存储方法 - Google Patents

Abstract

一种非易失性存储器存储装置、存储器控制器与数据存储方法。该非易失性存储器存储装置包括连接器、储能电路、电源转换与供应电路、非易失性存储器模块、存储器控制器与缓冲存储器。电源转换与供应电路用以将来自于储能电路的输出电压转换成用于非易失性存储器模块的第一电压与用于存储器控制器与缓冲存储器的第二电压。存储器控制器用以在接收到指示输入电压在一段预设时间内持续小于预设电压的检测信号或指示连接器的非激活状态的检测信号或从主机***中所接收的暂停模式信号、暖重置信号或热重置信号时以特殊写入模式将暂存在缓冲存储器中的数据写入至非易失性存储器模块。

Description

非易失性存储器存储装置、存储器控制器与数据存储方法

技术领域

本发明涉及一种非易失性存储器存储装置、存储器控制器与数据存储方法，且特别涉及一种能够在非易失性存储器存储装置断电时将缓冲存储器中的数据写入至非易失性存储器模块的非易失性存储器存储装置、存储器控制器与数据存储方法。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储介质的需求也急速增加。由于非易失性存储器具有数据非挥发性、省电、体积小与无机械结构等的特性，适合便携式应用，最适合使用于这类便携式由电池供电的产品上。随身碟就是一种以NAND快闪存储器(FlashMemory)作为存储介质的存储装置。例如，通过通用串行总线(UniversalSerial Bus，USB)，使用者轻易地将随身碟插拔于主机，以进行数字数据的传递。

由于写入数据至快闪存储器的速度远低于与主机连接的USB的传输速度，因此，一般来说，缓冲存储器会被配置在非易失性存储器存储装置中，以暂存来自于主机的数据。特别是，当主机下达写入指令与欲写入的数据给非易失性存储器存储装置时，存储器控制电路(亦称为存储器控制器)会在将数据暂存于缓冲存储器后即将指示已完成写入指令的讯息回复给主机，以使主机能够继续执行下一个运作，由此提升运作效率。

然而，由于随身碟是通过USB操作于主机所提供的电源，因此，倘若在缓冲存储器中仍存有数据的情况下使用者将随身碟从主机中拔除时，暂存于缓冲存储器中的数据将会遗失。基此，如何在非易失性存储器存储装置断电时将暂存于缓冲存储器中的数据写入至快闪存储器中，是此领域技术人员所致力的课题。

发明内容

本发明提供一种存储器存储***、存储器控制器与数据存储方法，其能够在断电时将暂存于缓冲存储器中的数据写入至非易失性存储器模块中。

本发明范例实施例提出一种非易失性存储器存储装置，其包括连接器、储能电路、电源转换与供应电路、非易失性存储器模块、存储器控制器与缓冲存储器。连接器用以电性连接至主机***。储能电路用以接收输入电压并且提供输出电压。电源转换与供应电路电性连接储能电路并且用以将输出电压转换成第一电压与第二电压。非易失性存储器模块电性连接电源转换与供应电路并且操作于第一电压。存储器控制器电性连接连接器、储能电路与电源转换与供应电路并且操作于第二电压。缓冲存储器用以暂存数据。存储器控制器用以在接收到信号时将暂存在缓冲存储器中的数据写入至非易失性存储器模块，其中此信号为用以指示上述输入电压在一段预设时间内持续小于预设电压的检测信号或为用以指示连接器的非激活(inactive)状态的检测信号或为从主机***中所接收的暂停模式信号、暖重置信号或热重置信号。

本发明范例实施例提出一种存储器控制器，其包括主机接口、存储器接口、存储器管理电路与缓冲存储器。主机接口用以电性连接至主机***。存储器接口用以电性连接至非易失性存储器模块。存储器管理电路电性连接主机接口与存储器接口。缓冲存储器电性连接存储器管理电路并且用以暂存来自于主机***的数据。存储器管理电路用以在接收到信号时将暂存在缓冲存储器中的数据写入至非易失性存储器模块。此外，其中存储器管理电路还用以开启包括在储能电路中的开关。

本发明范例实施例提出一种数据存储方法，用于一非易失性存储器模块中。此数据存储方法包括判断来自于主机***的输入电压是否在预设时间内持续小于预设电压；以及当来自于主机***的输入电压在预设时间内持续小于预设电压时，将暂存在缓冲存储器中的数据写入至非易失性存储器模块。

本发明范例实施例提出一种数据存储方法，用于一非易失性存储器模块中。此数据存储方法包括：判断是否检测到连接器的非激活状态；以及当检测到连接器的非激活状态时，将暂存在缓冲存储器中的数据写入至非易失性存储器模块。

本发明范例实施例提出一种数据存储方法，用于一非易失性存储器模块中。此数据存储方法包括：判断是否从主机***中接收到暂停模式信号、暖重置信号或热重置信号；以及当从主机***中接收到暂停模式信号、暖重置信号或热重置信号时，将暂存在缓冲存储器中的数据写入至非易失性存储器模块。

基于上述，本发明范例实施例的存储器存储***、存储器控制器与数据存储方法能够在非易失性存储器存储装置断电时将暂存于缓冲存储器中的数据写入至快闪存储器中。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明范例实施例绘示的主机***与非易失性存储器存储装置。

图1B是根据本发明范例实施例所绘示的计算机、输入/输出装置与非易失性存储器存储装置的示意图。

图1C是根据本发明另一范例实施例所绘示的主机***与非易失性存储器存储装置的示意图。

图2是绘示图1A所示的非易失性存储器存储装置的概要方块图。

图3是根据本发明范例实施例所绘示的存储器控制器的概要方块图。

图4与图5是根据本发明范例实施例所绘示的管理存储器模块的范例示意图。

图6～图8是根据本发明范例实施例所绘示的写入数据至非易失性存储器模块的范例。

图9是根据本发明范例实施例所绘示的储能电路的示意图。

图10是根据本发明范例实施例所绘示的数据存储方法的流程图。

图11是根据本发明另一范例实施例所绘示的数据存储方法的流程图。

图12是根据本发明另一范例实施例所绘示的数据存储方法的流程图。

【主要元件符号说明】

1000：主机***

1100：计算机

1102：微处理器

1104：随机存取存储器

1106：输入/输出装置

1108：***总线

1110：数据传输接口

1202：鼠标

1204：键盘

1206：显示器

1208：打印机

1212：随身碟

1214：存储卡

1216：固态硬盘

1310：数字相机

1312：SD卡

1314：MMC卡

1316：记忆棒

1318：CF卡

1320：嵌入式存储装置

100：非易失性存储器存储装置

102：连接器

104：存储器控制器

106：非易失性存储器模块

108：储能电路

110：电源转换与供应电路

202：存储器管理电路

204：主机接口

206：存储器接口

208：缓冲存储器

210：错误检查与校正电路

304(0)～304(R)：物理区块

402：数据区

404：备用区

406：***区

408：取代区

510(0)～510(H)：逻辑区块

Vin：输入电压

Vout：输出电压

D：二极管

R1：第一电阻

R2：第二电阻

S：开关

C：电容组

GND：接地端

具体实施方式

一般而言，非易失性存储器存储装置(亦称，非易失性存储器存储***)包括非易失性存储器模块与存储器控制器(亦称，存储器控制电路)。通常非易失性存储器存储装置是与主机***一起使用，以使主机***可将数据写入至非易失性存储器存储装置或从非易失性存储器存储装置中读取数据。

图1A是根据本发明范例实施例所绘示的主机***与非易失性存储器存储装置。

请参照图1A，主机***1000一般包括计算机1100与输入/输出(input/output，I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random access memory，RAM)1104、***总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，非易失性存储器存储装置100是通过数据传输接口1110与主机***1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至非易失性存储器存储装置100或从非易失性存储器存储装置100中读取数据。例如，非易失性存储器存储装置100可以是如图1B所示的随身碟1212、存储卡1214或固态硬盘(Solid State Drive，SSD)1216等的非易失性存储器存储装置。

一般而言，主机***1000可实质地为可存储数据的任意***。虽然在本范例实施例中，主机***1000是以计算机***来作说明，然而，在本发明另一范例实施例中主机***1000可以是数字相机、摄像机、通信装置、音频播放器或视频播放器等***。例如，在主机***为数字相机(摄像机)1310时，非易失性存储器存储装置100则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图1C所示)。嵌入式存储装置1320包括嵌入式多媒体卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机***的基板上。

图2是绘示图1A所示的非易失性存储器存储装置的概要方块图。

请参照图2，非易失性存储器存储装置100包括连接器102、存储器控制器104、非易失性存储器模块106、储能电路108以及电源转换与供应电路110。

连接器102电性连接至存储器控制器104，并且用以电性连接至主机***1000。也就是说，非易失性存储器存储装置100是通过连接器102与主机***1000上的对应连接端口相连。

在本范例实施例中，连接器102为通用串行总线(Universal Serial Bus，USB)连接器。然而，必须了解的是，本发明不限于此，在本发明另一范例实施例中，连接器102也可以是电气和电子工程师协会(Institute ofElectrical and Electronic Engineers，IEEE)1394连接器、高速***零件连接接口(Peripheral Component Interconnect Express，PCI Express)连接器、串行先进附件(Serial Advanced Technology Attachment，SATA)连接器、安全数字(Secure Digital，SD)接口连接器、记忆棒(Memory Stick，MS)接口连接器、多媒体存储卡(Multi Media Card，MMC)接口连接器、小型快闪(Compact Flash，CF)接口连接器、整合式驱动电子接口(IntegratedDevice Electronics，IDE)连接器或其他适合的连接器。

存储器控制器104用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机***1000的指令在非易失性存储器模块106中进行数据的写入、读取与擦除等运作。特别是，存储器控制器104会执行本范例实施例的数据存储方法与存储器管理方法来对非易失性存储器模块106中进行数据的写入、读取、擦除以及区块管理等运作。根据本发明范例实施例的数据存储方法与存储器管理方法将于以下配合附图作详细说明。

非易失性存储器模块106是电性连接至存储器控制器104，并且用以存储主机***1000所写入的数据。非易失性存储器模块106包括多个物理区块。各物理区块分别具有多个页面，其中属于于同一个物理区块的物理页面可被独立地写入且被同时地擦除。更详细来说，物理区块为擦除的最小单位。亦即，每一物理区块含有最小数目之一并被擦除的记忆胞。物理页面为可编程的最小单元。即，物理页面为写入数据的最小单元。每一物理页面通常包括数据位区与冗余位区。数据位区用以存储使用者的数据，而冗余位区用以存储***的数据(例如，错误检查与校正码)。数据位区与冗余位区的配置为此领域技术人员所知的一般知识，在此不详细描述。在本范例实施中，非易失性存储器模块106为多层记忆胞(Multi Level Cell，MLC)NAND快闪存储器模块。然而，本发明不限于此，非易失性存储器模块106也可是单层记忆胞(Single Level Cell，SLC)NAND快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。

储能电路108电性连接至存储器控制器104。在本范例实施例中，非易失性存储器存储装置100运作所需的电源是通过连接器102由主机***1000所提供。在此，储能电路108用以通过连接器102从主机***1000中接收输入电压并且提供输出电压，以供应给非易失性存储器存储装置100的存储器控制器104与非易失性存储器模块106。特别是，在本范例实施例中，储能电路108还用以存储一备用电能，并且当主机***1000中断供电时，储能电路108会提供此备用电能作为输出电压，以供应给存储器控制器104与非易失性存储器模块106作为短暂运作之用。

电源转换与供应电路110电性连接至储能电路108并且用以控制非易失性存储器存储装置100的电源。具体来说，电源转换与供应电路110会将所接收到的电压(即，储能电路108所提供的输出电压)转换为第一电压与第二电压，将第一电压提供给非易失性存储器模块106，并且将第二电压提供给存储器控制器104。

图3是根据本发明范例实施例所绘示的存储器控制器的概要方块图。

请参照图3，存储器控制器104包括存储器管理电路202、主机接口204、存储器接口206与缓冲存储器208。

存储器管理电路202用以控制存储器控制器104的整体运作，以进行数据的写入、读取、擦除等运作。例如，存储器管理电路202具有多个控制指令，并且在便携式非易失性存储器存储装置100运作时，这些控制指令会被执行以根据本范例实施例的数据存储方法与存储器管理方法。

例如，在本范例实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未绘示)与只读存储器(未绘示)，并且这些控制指令是被烧录至此只读存储器中。当便携式非易失性存储器存储装置100运作时，这些控制指令会由微处理器单元来执行以完成根据本发明实施例的数据存储方法与存储器管理方法。

在本发明另一范例实施例中，存储器管理电路202的控制指令也可以程序代码形式存储于非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放***数据的***区)中。此外，存储器管理电路202具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是，此只读存储器具有驱动代码段，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动代码段来将存储于非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转这些控制指令以执行本发明范例实施例的数据存储方法与存储器管理方法。此外，在本发明另一范例实施例中，存储器管理电路202的控制指令也可以一硬件形式来实作。

主机接口204是电性连接至存储器管理电路202并且用以接收与识别主机***1000所传送的指令与数据。也就是说，主机***1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口204是对应连接器102为USB接口。然而，必须了解的是本发明不限于此，主机接口204也可以是PATA接口、IEEE 1394接口、PCI Express接口、SD接口、MS接口、MMC接口、CF接口、SATA接口、IDE接口或其他适合的数据传输接口。

存储器接口206是电性连接至存储器管理电路202并且用以存取非易失性存储器模块106。也就是说，欲写入至非易失性存储器模块106的数据会经由存储器接口206转换为非易失性存储器模块106所能接受的格式。

缓冲存储器208是电性连接至存储器管理电路202并且用以暂存来自于主机***1000的数据与指令或来自于非易失性存储器模块106的数据。在此，缓冲存储器208为静态随机存取存储器(Static Random-AccessMemory，SRAM)。然而，必须了解的是，本发明不限于此，在另一范例实施例中，缓冲存储器208也可是动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)或其他适合的存储器。此外，在本范例另一实施例中，缓冲存储器208也可独立于存储器控制器104来配置。也就是说，缓冲存储器208可配置在存储器控制器104的外部，并且通过总线与存储器控制器104电性连接。

在本发明一范例实施例中，存储器控制器104还包括错误检查与校正电路210。错误检查与校正电路210是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。例如，当存储器管理电路202从主机***1000中接收到写入指令时，错误检查与校正电路210会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checkingand Correcting Code，ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至非易失性存储器模块106中。之后，当存储器管理电路202从非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路210会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

图4与图5是根据本发明范例实施例所绘示的管理存储器模块的范例示意图。

必须了解的是，在此描述非易失性存储器模块106的物理区块的运作时，以“提取”、“交换”、“分组”、“轮替”等词来操作物理区块是逻辑上的概念。也就是说，存储器模块106的物理区块的实际位置并未更动，而是逻辑上对非易失性存储器模块106的物理区块进行操作。

请参照图4，存储器管理电路202会将非易失性存储器模块106的物理区块304(0)～304(R)逻辑地分组为数据区402、备用区404、***区406与取代区408。

数据区402与备用区404的物理区块是用以存储来自于主机***1000的数据。具体来说，数据区402是已存储数据的物理区块，而备用区404的物理区块是用以替换数据区402的物理区块。因此，备用区404的物理区块为空或可使用的物理区块，即无记录数据或标记为已没用的无效数据。也就是说，在备用区中的物理区块已被执行擦除运作，或者当备用区中的物理区块被提取用于存储数据之前所提取的物理区块会被执行擦除运作。因此，备用区的物理区块为可被使用的物理区块。

逻辑上属于***区406的物理区块是用以记录***数据，其中此***数据包括关于存储器芯片的制造商与型号、存储器芯片的物理区块数、每一物理区块的物理页面数等。

逻辑上属于取代区408中的物理区块是替代物理区块。例如，非易失性存储器模块106于出厂时会预留4％的物理区块作为更换使用。也就是说，当数据区402、备用区404与***区406中的物理区块损毁时，预留于取代区408中的物理区块是用以取代损坏的物理区块(即，坏物理区块(badblock))。因此，倘若取代区408中仍存有正常的物理区块且发生物理区块损毁时，存储器管理电路202会从取代区408中提取正常的物理区块来更换损毁的物理区块。倘若取代区408中无正常的物理区块且发生物理区块损毁时，则存储器管理电路202会将整个非易失性存储器存储装置100宣告为写入保护(write protect)状态，而无法再写入数据。

特别是，数据区402、备用区404、***区406与取代区408的物理区块的数量会依据不同的存储器规格而有所不同。此外，必须了解的是，在非易失性存储器存储装置100的运作中，物理区块关联至数据区402、备用区404、***区406与取代区408的分组关系会动态地变动。例如，当备用区中的物理区块损坏而被取代区的物理区块取代时，则原本取代区的物理区块会被关联至备用区。

请参照图5，如上所述，数据区402与备用区404的物理区块是以轮替方式来存储主机***1000所写入的数据。在本范例实施例中，存储器管理电路202会配置逻辑地址给主机***1000以利于在以上述轮替方式来存储数据的物理区块中进行数据存取。特别是，存储器管理电路202会将所提供的逻辑地址分组为逻辑区块510(0)～510(H)，并且将逻辑区块510(0)～510(H)映射至数据区402的物理区块。例如，当非易失性存储器存储装置100被主机***1000的操作***以文件***(例如，FAT 32)格式化时，逻辑区块510(0)～510(H)分别地映射至数据区402的物理区块304(0)～304(D)。也就是说，一个逻辑区块会映射数据区402中的一个物理区块。在此，存储器管理电路202会建立逻辑区块-物理区块映射表(logicalblock-physical block mapping table)，以记录逻辑区块与物理区块之间的映射关系。

图6～图8是根据本发明范例实施例所绘示的写入数据至非易失性存储器模块的范例。

请同时参照图6～图8，例如，在逻辑区块510(0)是映射至物理区块304(0)的映射状态下，当存储器控制器104从主机***1000中接收到写入指令而欲写入数据至属于逻辑区块510(0)的逻辑地址时，存储器管理电路202会依据逻辑区块-物理区块映射表识别逻辑区块510(0)目前是映射至物理区块304(0)并且从备用区404中提取物理区块304(D+1)作为替换物理区块来轮替物理区块304(0)。然而，当存储器管理电路202将新数据写入至物理区块304(D+1)的同时，存储器管理电路202不会立刻将物理区块304(0)中的所有有效数据搬移至物理区块304(D+1)而擦除物理区块304(0)。具体来说，存储器管理电路202会将物理区块304(0)中欲写入物理页面之前的有效数据(即，物理区块304(0)的第0物理页面与第1物理页面中的数据)复制至物理区块304(D+1)的第0物理页面与第1物理页面中(如图6所示)，并且将新数据写入至物理区块304(D+1)的第2物理页面与第3物理页面中(如图7所示)。此时，存储器管理电路202即完成写入的运作。因为物理区块304(0)中的有效数据有可能在下个操作(例如，写入指令)中变成无效，因此立刻将物理区块304(0)中的有效数据搬移至物理区块304(D+1)可能会造成无谓的搬移。此外，数据必须依序地写入至物理区块内的物理页面，因此，存储器管理电路202仅会先搬移欲写入物理页面之前的有效数据。

在本范例实施例中，暂时地维持此等母子暂态关系(即，物理区块304(0)与物理区块304(D+1))的运作称为开启(open)母子区块，并且原物理区块称为母物理区块而替换物理区块称为子物理区块。

之后，当需要将物理区块304(0)与物理区块304(D+1)的内容真正合并时，存储器管理电路202才会将物理区块304(0)与物理区块304(D+1)的数据整并至一个物理区块，由此提升物理区块的使用效率。在此，合并母子区块的运作称为关闭(close)母子区块。例如，如图8所示，当进行关闭母子区块时，存储器管理电路202会将物理区块304(0)中剩余的有效数据(即，物理区块304(0)的第4物理页面～第(K)物理页面中的数据)复制至替换物理区块304(D+1)的第4物理页面～第(K)物理页面中，然后将物理区块304(0)擦除并关联至备用区404，同时，将物理区块304(D+1)关联至数据区402。也就是说，存储器管理电路202会在逻辑区块-物理区块映射表中将逻辑区块510(0)重新映射至304(D+1)。此外，在本范例实施例中，存储器管理电路202会建立备用区物理区块表(未绘示)来记录目前被关联至备用区的物理区块。值得一提的是，在开启母子区块时存储器管理电路202需使用更多缓冲存储器252的存储空间来存储管理变数，以记录更详细的存储状态。例如，这些管理变数会记录属于逻辑区块510(0)的有效数据被分散地存储在物理区块304(0)与物理区块304(D+1)的哪些物理页面中(如图7所示)。基此，在便携式非易失性存储器存储装置100运作期间，母子区块的组数是有限的。因此，当便携式非易失性存储器存储装置100接收到来自于主机***1000的写入指令时，倘若已开启母子区块的组数达到上限时，存储器管理电路202需关闭至少一组目前已开启的母子区块(即，执行关闭母子区块运作)以执行此写入指令。在此，图6～图8所示的写入运作称为一般写入模式。

图9是根据本发明范例实施例所绘示的储能电路的示意图。

请参照图9，储能电路1110包括二极管D、第一电阻R1、第二电阻R2、开关S与电容组C。二极管D的阳极用以接收来自于主机***1000的输入电压Vin，并且二极管D的阴极用以提供输出电压Vout。第一电阻R1的第一端和第二电阻R2的第一端电性连接至二极管D的阴极。开关S的第一端电性连接至第二电阻R2的第二端，并且开关S的控制端电性连接至存储器控制器104。电容组C的第一端电性连接至开关S的第二端且电性连接至第一电阻R1的第二端，并且电容组C的第二端电性连接至接地端。在本范例实施例中，电容组C可包括并联的多个电容。

在本范例实施例中，当非易失性存储器存储装置100电性连接至主机***1000时，电容组C会存储备用电能。电容组C所存储的备用电能是于主机***1000所提供的输入电压不足时用以维持存储器控制器104与非易失性存储器模块106的短暂运作。在本范例实施例中，例如，电容组的容量为470～2200微法拉(uF)。值得一提的是，在本范例实施例中，第一电阻R1是为了避免当非易失性存储器存储装置100电性连接至主机***1000时电容组C所造成的大量吸入电流(inrush current)。例如，第一电阻R1的电阻值为200欧姆。特别是，第一电阻R1会造成输出电压Vout偏低而使存储器控制器104与非易失性存储器模块106无法正常地运作。基此，在本范例实施例中，在第一次接收到来自于主机***1000的小型计算机标准接口(Small Computer Standard Interface，SCSI)时，存储器控制器104(或存储器控制器104的存储器管理电路202)会开启(turn on)开关S，以使开关S闭合来并联第二电阻R2，由此增加输出电压Vout。例如，第二电阻R2的电阻值为1欧姆。基此，在开关S被开启的状态下，存储器控制器104与非易失性存储器模块106就能够在正常的操作电压下根据主机***1000的指令来运作。

必须了解的是，在本发明范例实施例中，存储器控制器104(或存储器控制器104的存储器管理电路202)会在被致能后第一次接收到来自于主机***1000的SCSI指令时，开启开关S。然而，本发明不限于此，在本发明另一范例实施例中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)也可在被致能后第一次接收到来自于主机***1000的写入指令时，开启开关S。或者，在在本发明另一范例实施例中，存储器控制器104(或存储器控制器104的存储器管理电路202)会被致能且等待一延迟时间后，开启开关S。例如，此延迟时间为3秒钟。

在本发明范例实施例中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会检测对应输入电压Vin的检测信号。并且，当检测信号指示输入电压Vin在一预设时间(例如，10秒钟)内持续小于一预设电压(例如，4伏特(V))时，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会启动特殊写入模式将暂存于缓冲存储器208中的数据写入至非易失性存储器模块106中。

特别是，在特殊写入模式中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会从备用区404中提取一个物理区块，并且将暂存于缓冲存储器208中的数据在所提取的物理区块的物理页面中依序地写入。具体来说，暂存于缓冲存储器208中的数据会从所提取的物理区块的第0个物理页面开始依序地被写入。也就是说，存储器控制器104(例如，存储器控制器104的存储器管理电路202)不会依据逻辑存取地址的对应关系来写入数据(即，如图6～图8所示的一般写入模式)。基此，存储器控制器104(例如，存储器控制器104的存储器管理电路202)可以较少的时间将暂存于缓冲存储器208中的数据写入至非易失性存储器模块106中。

在特殊写入模式中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会在所提取的物理区块的物理页面的冗余位区中记录特殊标记，以将以特殊写入模式来运作的物理区块和其他物理区块来区别。此外，对应暂存于缓冲存储器208中的数据的逻辑地址(即，映射信息)亦会被记录在所提取的物理区块的物理页面的冗余位区中，以利于非易失性存储器存储装置100被重新启动时存储器控制器104(例如，存储器控制器104的存储器管理电路202)能够正确地将以特殊写入模式所写入的数据搬移(即，重新写入)至所映射的物理区块中。

必须了解的是，在本范例实施例中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)是在所提取的物理区块的物理页面的冗余位区中记录特殊标记与对应暂存于缓冲存储器208中的数据的映射信息。然而，本发明不限于此，在本发明另一范例实施例中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)也可从备用区404中提取另一个物理区块作为特殊物理区块，来记录哪些物理区块的哪些物理页面被用来以特殊写入模式来写入暂存于缓冲存储器208中的数据以及对应暂存于缓冲存储器208中的数据的映射信息。之后，当非易失性存储器存储装置100被重新启动时，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会从此特殊物理区块中读取相关的映射信息，由此将以特殊写入模式所写入的数据正确地搬移至所映射的物理区块中。值得一提的是，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会预先设定某些物理区块可被用来作为特殊物理区块。例如，在一范例实施例中，物理区块304(D+1)～物理区块304(D+10)会被用来作为特殊物理区块。基此，当非易失性存储器存储装置100被重新启动时，存储器控制器104(例如，存储器控制器104的存储器管理电路202)仅需确认物理区块304(D+1)～物理区块304(D+10)中的数据，就可获知在前次关机时暂存于缓冲存储器208中的数据是否是以特殊写入模式被写入的至非易失性存储器模块106中，由此判断是否需执行搬移数据的运作。

此外，在本发明另一范例实施例中，在特殊写入模式中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)还可仅使用所提取的物理区块的物理页面之中属于下页面的物理页面来写入暂存于缓冲存储器208中的数据。

具体来说，NAND型快闪存储器可根据每一记忆胞中可存储的位数区分为SLC NAND型快闪存储器与MLC NAND型快闪存储器。在对SLCNAND型快闪存储器的记忆胞进行写入(亦称为可编程(program))时仅能执行单阶的可编程，因此每一记忆胞仅能存储一位的数据。而MLCNAND型快闪存储器的物理区块的可编程可分为多阶段。例如，以4层记忆胞为例，物理区块的可编程可分为2阶段。第一阶段是下页面(lower page)的写入部分，其物理特性类似于单层记忆胞(Single Level Cell，SLC)NAND快闪存储器。第二阶段为可编程上页面(upper page)，其中下页面的写入速度会快于上页面。因此，每一物理区块的页面可区分为慢速页面(即，上页面)与快速页面(即，下页面)。类似地，在8层记忆胞或16层记忆胞的案例中，记忆胞会包括更多个页面并且会以更多阶段来写入。在此，将写入速度最快的页面称为下页面，其他写入速度较慢的页面统称为上页面。例如，上页面包括具有不同写入速度的多个页面。此外，在其他实施例中，上页面也可为写入速度最慢的页面，或者写入速度最慢与部分写入速度快于写入速度最慢页面的页面。例如，在4层记忆胞中，下页面为写入速度最快与写入速度次快的页面，上页面则为写入速度最慢与写入速度次慢的页面。在本范例实施例中，物理区块的物理页面可根据其写入特性区分为属于上页面或下页面。

基此，通过仅使用所提取的物理区块的物理页面之中属于下页面的物理页面来写入暂存于缓冲存储器208中的数据，可更缩短写入暂存于缓冲存储器208中的数据所需的时间。

此外，在本发明范例实施例中，非易失性存储器存储装置100配置有存取指示灯(未绘示)，以显示非易失性存储器存储装置100正在进行存取运作。例如，此存取指示灯为LED灯。

特别是，在本发明另一范例实施例中，在特殊写入模式中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)更会关闭存取指示灯以减少耗电。

值得一提的是，在本范例实施例中，当检测信号指示输入电压Vin在预设时间内持续小于预设电压时，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会启动特殊写入模式。然而，本发明不限于此，例如，在本发明另一范例实施例中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)也可根据指示连接器102的非激活状态的检测信号来启动特殊写入模式。具体来说，在连接器102为USB 3.0的例子中，当非易失性存储器存储装置100与主机***1000之间的超速(superspeed)连接失败时，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会检测到连接器102的非激活(SS.Inactive)状态，由此判定非易失性存储器存储装置100可能被不正常地从主机***1000中被拔除。此外，在本发明另一范例实施例中，存储器控制器104(例如，存储器控制器104的存储器管理电路202)也可根据来自于主机***1000的暂停模式(suspend mode)信号、暖重置(warm reset)信号或热重置(hotreset)信号来启动特殊写入模式，其中暖重置信号是用以在电压不下降的状态下重新驱动***的信号，热动置信号则是使***重新整理数据且使***在***起始点(starting point)启动的信号。

图10是根据本发明范例实施例所绘示的数据存储方法的流程图。

请参照图10，在非易失性存储器存储装置100运作期间，在步骤S1001中来自于主机***1000的输入电压会被判断是否在预设时间内持续小于预设电压。具体来说，在步骤S1001，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会持续检测来自于主机***1000的输入电压，以判断此输入电压是否在预设时间内持续小于预设电压。

倘若来自于主机***的输入电压在预设时间内持续小于预设电压时，在步骤S1003中会判断缓冲存储器208中是否暂存有尚未写入至非易失性存储器106中的数据。

倘若缓冲存储器208中暂存有尚未写入至非易失性存储器106中的数据时，在步骤S1005中暂存于缓冲存储器208中的数据会以特殊写入模式来被写入至非易失性存储器106中。倘若来自于主机***的输入电压未在预设时间内持续小于预设电压或缓冲存储器208中无暂存有尚未写入至非易失性存储器106中的数据时，则步骤S1001会被执行以继续检测来自于主机***的输入电压。在本范例实施例中，图10所示的流程会于非易失性存储器存储装置100致能后持续的运作直到非易失性存储器存储装置100中止运作为止。

图11是根据本发明另一范例实施例所绘示的数据存储方法的流程图。

请参照图11，在非易失性存储器存储装置100运作期间，在步骤S1101中会判断是否检测到连接器102的非激活状态。具体来说，在步骤S1101，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会判断是否检测到连接器102的非激活状态。

倘若检测到连接器102的非激活状态时，在步骤S1103中会判断缓冲存储器208中是否暂存有尚未写入至非易失性存储器106中的数据。

倘若缓冲存储器208中暂存有尚未写入至非易失性存储器106中的数据时，在步骤S1105中暂存于缓冲存储器208中的数据会以特殊写入模式来写入至非易失性存储器106中。

倘若未检测到连接器102的非激活状态或缓冲存储器208中无暂存有尚未写入至非易失性存储器106中的数据时，则步骤S1101会被执行以继续检测来自于主机***的输入电压。同样的，在此一范例实施例中，图11所示的流程会于非易失性存储器存储装置100致能后持续的运作直到非易失性存储器存储装置100中止运作为止。

图12是根据本发明另一范例实施例所绘示的数据存储方法的流程图。

请参照图12，在非易失性存储器存储装置100运作期间，在步骤S1201中会判断是否接收到来自于主机***1000的暂停模式信号、暖重置信号或热重置信号。具体来说，在步骤S1201，存储器控制器104(例如，存储器控制器104的存储器管理电路202)会判断是否接收到来自于主机***1000的暂停模式信号、暖重置信号或热重置信号。

倘若接收到来自于主机***1000的暂停模式信号、暖重置信号或热重置信号时，在步骤S1203中会判断缓冲存储器208中是否暂存有尚未写入至非易失性存储器106中的数据。

倘若缓冲存储器208中暂存有尚未写入至非易失性存储器106中的数据时，在步骤S1205中暂存于缓冲存储器208中的数据会以特殊写入模式来写入至非易失性存储器106中。

倘若未接收到来自于主机***1000的暂停模式信号、暖重置信号或热重置信号或缓冲存储器208中无暂存有尚未写入至非易失性存储器106中的数据时，则步骤S1201会被执行以继续判断是否接收到来自于主机***1000的暂停模式信号、暖重置信号或热重置信号。同样的，在此一范例实施例中，图11所示的流程会于非易失性存储器存储装置100致能后持续的运作直到非易失性存储器存储装置100中止运作为止。

综上所述，本发明范例实施例的非易失性存储器存储装置、存储器控制器与数据存储方法能够避免因不正常的断电所造成的缓冲存储器内的数据的遗失。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。

Claims (18)

1.一种非易失性存储器存储装置，包括：

一连接器，用以电性连接至一主机***；

一储能电路，用以接收一输入电压并且提供一输出电压；

一电源转换与供应电路，电性连接该储能电路并且用以将该输出电压转换成一第一电压与一第二电压；

一非易失性存储器模块，电性连接该电源转换与供应电路并且操作于该第一电压；

一存储器控制器，电性连接该连接器、该储能电路与该电源转换与供应电路并且操作于该第二电压；以及

一缓冲存储器，电性连接该存储器控制器，用以暂存一数据，

其中该存储器控制器用以在接收到一信号时将暂存在该缓冲存储器中的该数据写入至该非易失性存储器模块，其中该信号为用以指示该输入电压在一预设时间内持续小于一预设电压的一检测信号或用以指示该连接器的一非激活状态的一检测信号或为从该主机***中所接收的一暂停模式信号、一暖重置信号或一热重置信号。

2.如权利要求1所述的非易失性存储器存储装置，其中该储能电路包括：

一二极管，具有一阳极与一阴极，该阳极用以接收该输入电压，该阴极用以提供该输出电压；

一第一电阻与一第二电阻，该第一电阻的一第一端电性连接至该二极管的该阴极并且该第二电阻的一第一端电性连接至该二极管的该阴极；

一开关，该开关的一第一端电性连接至该第二电阻的一第二端并且该开关的一控制端电性连接至该存储器控制器；以及

一电容组，该电容组的一第一端电性连接至该第一电阻的一第二端与该开关的一第二端并且该电容组的一第二端电性连接至一接地端，

其中该存储器控制器还用以在被致能后第一次接收到来自于该主机***的一小型计算机标准接口SCSI指令时，开启该开关。

3.如权利要求1所述的非易失性存储器存储装置，其中该储能电路包括：

一二极管，具有一阳极与一阴极，该阳极用以接收该输入电压，该阴极用以提供该输出电压；

一第一电阻与一第二电阻，该第一电阻的一第一端电性连接至该二极管的该阴极并且该第二电阻的一第一端电性连接至该二极管的该阴极；

一开关，该开关的一第一端电性连接至该第二电阻的一第二端并且该开关的一控制端电性连接至该存储器控制器；以及

一电容组，该电容组的一第一端电性连接至该第一电阻的一第二端与该开关的一第二端并且该电容组的一第二端电性连接至一接地端，

其中该存储器控制器还用以在被致能后第一次接收到来自于该主机***的一写入指令时，开启该开关。

4.如权利要求1所述的非易失性存储器存储装置，其中该储能电路包括：

一二极管，具有一阳极与一阴极，该阳极用以接收该输入电压，该阴极用以提供该输出电压；

一第一电阻与一第二电阻，该第一电阻的一第一端电性连接至该二极管的该阴极并且该第二电阻的一第一端电性连接至该二极管的该阴极；

一开关，该开关的一第一端电性连接至该第二电阻的一第二端并且该开关的一控制端电性连接至该存储器控制器；以及

一电容组，该电容组的一第一端电性连接至该第一电阻的一第二端与该开关的一第二端并且该电容组的一第二端电性连接至一接地端，

其中该存储器控制器还用以在被致能且等待一延迟时间之后，开启该开关。

5.如权利要求1所述的非易失性存储器存储装置，其中该非易失性存储器模块包括多个物理区块并且这些物理区块至少被分组为一数据区与一备用区，

其中该存储器控制器在接收到该信号时从该备用区中提取一物理区块并且将暂存于该缓冲存储器中的该数据写入至该物理区块中。

6.如权利要求5所述的非易失性存储器存储装置，其中该存储器控制器在接收到该信号时仅使用从该备用区中所提取的该物理区块的多个物理页面之中属于一下页面的物理页面来写入暂存于该缓冲存储器中的该数据。

7.如权利要求5所述的非易失性存储器存储装置，其中该存储器控制器还用以在接收到该信号时在该物理区块的一冗余位区中记录对应该数据的一映射信息。

8.如权利要求5所述的非易失性存储器存储装置，其中该存储器控制器还用以在接收到该信号时从该备用区中提取另一物理区块并且在所提取的该另一物理区块中记录对应该数据的一映射信息。

9.如权利要求5所述的非易失性存储器存储装置，还包括一存取指示灯，

其中该存储器控制器还用以在接收到该信号时关闭该存取指示灯。

10.一种存储器控制器，包括：

一主机接口，用以电性连接至一主机***；

一存储器接口，用以电性连接至一非易失性存储器模块；

一存储器管理电路，电性连接该主机接口与该存储器接口；以及

一缓冲存储器，电性连接该存储器管理电路并且用以暂存来自于该主机***的一数据，

其中该存储器管理电路用以在接收到一信号时将暂存在该缓冲存储器中的该数据写入至该非易失性存储器模块，其中该信号为用以指示该输入电压在一预设时间内持续小于一预设电压的一检测信号或用以指示该连接器的一非激活状态的一检测信号或为从该主机***中所接收的一暂停模式信号、一暖重置信号或一热重置信号，

其中该存储器管理电路还用以开启包括在一储能电路中的一开关。

11.一种数据存储方法，用于一非易失性存储器模块中，该数据存储方法包括：

判断来自于该主机***的一输入电压是否在一预设时间内持续小于一预设电压；以及

当来自于该主机***的该输入电压在该预设时间内持续小于该预设电压时，将暂存在一缓冲存储器中的一数据写入至该非易失性存储器模块。

12.如权利要求11所述的数据存储方法，其中该非易失性存储器模块具有多个物理区块并且这些物理区块至少被分组为一数据区与一备用区，

其中将暂存在该缓冲存储器中的该数据写入至该非易失性存储器模块的步骤包括：

从该备用区中提取一物理区块；以及

将暂存于该缓冲存储器中的该数据写入至该物理区块中。

13.如权利要求12所述的数据存储方法，其中每一这些物理区块包括多个物理页面并且这些物理页面分别地属于一下页面与一上页面并且写入数据至属于该下页面的物理页面的速度快于写入数据至属于该上页面的物理页面的速度，

其中将暂存于该缓冲存储器中的该数据写入至该物理区块中的步骤包括：仅使用从该备用区中所提取的该物理区块的这些物理页面之中属于该下页面的物理页面来写入暂存于该缓冲存储器中的该数据。

14.如权利要求12所述的数据存储方法，其中将暂存在该缓冲存储器中的该数据写入至该非易失性存储器模块的步骤还包括：

在该物理区块的一冗余位区中记录对应该数据的一映射信息。

15.如权利要求12所述的数据存储方法，其中将暂存在该缓冲存储器中的该数据写入至该非易失性存储器模块的步骤还包括：

从该备用区中提取另一物理区块并且在所提取的该另一物理区块中记录对应该数据的一映射信息。

16.如权利要求12所述的数据存储方法，其中将暂存在该缓冲存储器中的该数据写入至该非易失性存储器模块的步骤还包括：

关闭一存取指示灯。

17.一种数据存储方法，用于一非易失性存储器模块中，该数据存储方法包括：

判断是否检测到一连接器的一非激活状态；以及

当检测到该连接器的该非激活状态时，将暂存在一缓冲存储器中的一数据写入至该非易失性存储器模块。

18.一种数据存储方法，用于一非易失性存储器模块中，该数据存储方法包括：

判断是否从该主机***中接收到一暂停模式信号、一暖重置信号或一热重置信号；以及

当从该主机***中接收到该暂停模式信号、该暖重置信号或该热重置信号时，将暂存在一缓冲存储器中的一数据写入至该非易失性存储器模块。

Images