CN102437179B - 一种抗总剂量辐射加固深亚微米器件的版图结构 - Google Patents
一种抗总剂量辐射加固深亚微米器件的版图结构 Download PDFInfo
- Publication number
- CN102437179B CN102437179B CN201110402796.XA CN201110402796A CN102437179B CN 102437179 B CN102437179 B CN 102437179B CN 201110402796 A CN201110402796 A CN 201110402796A CN 102437179 B CN102437179 B CN 102437179B
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- trench isolation
- illusory
- active area
- total dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构,包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽,其中,所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物,使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小,阻止源漏之间形成漏电路径,从而达到抗总剂量加固的目的。本发明工艺简单,适用于大规模的工业生产。
Description
技术领域
本发明属于半导体技术领域,特别是涉及一种抗总剂量辐射加固深亚微米器件的版图结构。
背景技术
通常把0.8~0.35um称为亚微米,0.25um及其以下称为深亚微米,0.05um及其以下称为纳米级。深亚微米制造的关键技术主要包括紫外光刻技术、等离子体刻蚀技术、离子注入技术、铜互连技术等。目前,国际上集成电路的主流生产工艺技术为65nm~0.18um,预计2012年将达到0.05um,进入纳米级。超深亚微米集成电路和微机电***的膜/基和多层异质膜结构及内导线结构所用材料尺度逐渐由微米级减小到亚微米甚至纳米级,即处于传统宏观与微观范畴之间的介观材料领域,其服役可靠性问题具有持久的挑战性。材料性能的尺度效应,表面和界面效应及异质约束效应等愈加凸现,成为影响其可靠性的决定性因素之一。因此,材料介观性能,特别是服役性能的正确表征成为关系到提高微器件设计制造水平和服役可靠性而亟待解决的关键问题。
电离辐射总剂量效应是指电子元器件或***长期处于辐射环境下,在绝缘层(主要是氧化层)累积形成氧化物陷阱电荷和界面态电荷的现象。这种累积效应会引起半导体器件性能的退化。具体来讲,总剂量辐射在氧化物中产生电子空穴对,电子迁移率高,将很快移走;空穴迁移率低,将被陷在氧化物中。氧化物陷阱正电荷将引起沟道侧壁耗尽甚至反型,从而形成源漏之间的漏电路径。MOS器件总剂量辐照后性能退化,主要表现为阈值电压漂移和关态漏电流的增加。阈值电压的漂移主要是由于栅氧化层中陷阱电荷导致的;关态漏电流的增加主要由于隔离氧化物陷阱电荷导致的。深亚微米器件栅氧很薄(几个nm),对总剂量辐照不敏感。总剂量辐照引起深亚微米器件关态漏电流的增加主要是由于浅沟槽隔离氧化物中陷阱电荷造成的。
栅延长到隔离氧化物区域的宽度对器件总剂量辐照效应有较大的影响。图1为宽沟深亚微米器件原始版图,包括:具有源区11、漏区13及沟道区12的有源区、位于所述有源区四周侧的浅沟道隔离槽15、位于所述沟道区上且采用双边缘超出有源区结构的栅区14以及位于所述栅区一端的接触区16。栅延长到隔离氧化物区域用虚线框表示,该区域宽度较大。
图2为原始宽度的栅延长到隔离氧化物区域等势线分布图。浅沟槽隔离氧化物较深部位沉积的电荷将会形成器件源漏之间的漏电路径。较大宽度的栅延长到隔离氧化物区域,辐照偏置加载的电场线可以分布到整个浅沟槽隔离氧化物区域,如图所示,模拟中将原始版图浅沟道隔离槽的宽度设置为1um,实际电场分布应该在1um的栅延长到隔离氧化物区域内,考虑到电场分布的对称性,只显示了半边部分的电场分布,可以看到,在长度为1/2um的栅延长到隔离氧化物区域内,辐照偏置加载的电场线分布达到80%比例的区域。可见,栅延长到隔离氧化物区域的宽度较长,器件关态漏电流增加幅度较大。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种抗总剂量辐射加固深亚微米器件的版图结构,用于解决现有技术中栅延长到隔离氧化物区域宽度较大而导致器件关态漏电流增加幅度过大的问题。
为实现上述目的及其他相关目的,本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构,所述版图结构至少包括:具有源区,漏区及沟道区的有源区,位于所述有源区四周侧的浅沟道隔离槽,覆盖于所述沟道区上的栅区,且所述栅区朝向该有源区的相对两侧横向延伸并超出该有源区的相对两侧边缘,以及两纵向延伸的虚设浅沟道隔离区,其中,所述两虚设浅沟道隔离区分别形成于所述有源区两侧的边缘内并与所述栅区的延伸方向相垂直。
在本发明的抗总剂量辐射加固深亚微米器件的版图结构中,所述虚设浅沟道隔离区由一个虚设浅沟道隔离槽或者至少两个间隔排列的虚设浅沟道隔离槽组成。所述虚设浅沟道隔离槽的宽度大于或等于制备该结构版图使用的深亚微米工艺所能达到的最小线宽。
优选地,在0.35微米工艺中,所述虚设浅沟道隔离槽的宽度为0.35μm~0.5μm。在0.18微米工艺中,所述虚设浅沟道隔离槽的宽度为0.18μm~0.25μm。在0.13微米工艺中,所述虚设浅沟道隔离槽的宽度为0.13μm~0.2μm。在0.11微米工艺中,所述虚设浅沟道隔离槽的宽度为0.11μm~0.18μm。
在本发明的抗总剂量辐射加固深亚微米器件的版图结构中,所述版图结构还包括版设置于所述栅区一端的接触区。
在本发明的抗总剂量辐射加固深亚微米器件的版图结构中,所述虚设浅沟道隔离槽为至少两个,且所述虚设浅沟道隔离区内各该虚设浅沟道隔离槽的间距等于所述虚设浅沟道隔离区与所述有源区两侧的边缘的间距。
如上所述,本发明的一种抗总剂量辐射加固深亚微米器件的版图结构,具有以下有益效果:本版图结构包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽,其中,所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物,使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小,阻止源漏之间形成漏电路径,从而达到抗总剂量加固的目的。本发明工艺简单,适用于大规模的工业生产。
附图说明
图1显示为现有技术中的深亚微米器件的版图结构的结构示意图。
图2显示为现有技术中的深亚微米器件的版图结构晶体管栅延长到隔离氧化物等势线分布图。
图3~图4显示为本发明的抗总剂量辐射加固深亚微米器件的版图结构的结构示意图。
图5显示为本发明的抗总剂量辐射加固深亚微米器件的版图结构晶体管栅延长到隔离氧化物等势线分布图。
元件标号说明
21 源区
22 沟道区
23 漏区
24 栅区
25 浅沟道隔离槽
26 虚设浅沟道隔离区
261 虚设浅沟道隔离槽
27 接触区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图3~图4,如图所示,本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构2,所述版图结构2至少包括:
有源区,具有源区21,漏区23及沟道区22,所述沟道区22位于所述源区21与漏区23之间,把所述源区21与漏区23分隔开,其中,所述源区21与漏区23的位置可以互换。
浅沟道隔离槽25,位于所述有源区四周侧,用于与其它器件的隔离。
栅区24,覆盖于所述沟道区22上,且所述栅区24朝向该有源区的相对两侧横向延伸并超出该有源区的相对两侧边缘,超出的宽度与所述浅沟道隔离槽25具有一定交叠区域,其中,所述交叠区域的宽度根据器件的制备工艺条件及实际需求所决定。
两个虚设浅沟道隔离区26,所述两虚设浅沟道隔离区26向纵向延伸,分别设置于所述有源区两侧的边缘内,且垂直于所述栅区24的延伸方向。其中,所述两虚设浅沟道隔离区26分别与所述有源区两侧的边缘具有一预设的间距。一个优选的方案为,所述虚设浅沟道隔离区26由一个虚设浅沟道隔离槽(Dummy浅沟槽隔离氧化物)261或者至少两个间隔排列的虚设浅沟道隔离槽261组成。若所述虚设浅沟道隔离槽261为至少两个,为了增加器件的平整度,所述虚设浅沟道隔离区26内各该虚设浅沟道隔离槽261的间距等于所述虚设浅沟道隔离区26与所述有源区两侧的边缘的间距。当然,在不同的工艺制程中,该间距的实际数值需根据工艺条件和实际需求决定。在本实施例中,由于国际现有工艺条件的限制,所述虚设浅沟道隔离槽261的宽度大于或等于制备该结构版图使用的深亚微米工艺所能达到的最小线宽。
在一实施过程中,所述版图结构在0.35微米工艺中进行实施,所述虚设浅沟道隔离槽261的宽度为0.35μm~0.5μm。
在另一实施过程中,所述版图结构在0.18微米工艺中进行实施,所述虚设浅沟道隔离槽261的宽度为0.18μm~0.25μm。
在另一实施过程中,所述版图结构在0.13微米工艺中进行实施,所述虚设浅沟道隔离槽261的宽度为0.13μm~0.2μm。
在另一实施过程中,所述版图结构在0.11微米工艺中进行实施,所述虚设浅沟道隔离槽261的宽度为0.11μm~0.18μm。
当然,本发明的版图结构不仅限于上述的工艺制程中,在0.5微米以上或者0.11微米以下的工艺制程中同样适用,其宽度也并不局限于上述各该数值范围,其实际数值根据具体的工艺需要可以在一定范围内超出此处提供的各该数值范围。
作为本实施例的一个优选方案,所述版图结构还包括版设置于所述栅区24一端的接触区,所述的接触区具有多个接触孔,用以栅区24电极的连线。
图5为采用本发明的抗总剂量辐射加固深亚微米器件的版图结构晶体管的度栅延长到隔离氧化物区域等势线布图,如图所示,增加虚设浅沟道隔离槽261的晶体管,由于虚设浅沟道隔离槽261比所述浅沟道隔离槽25的宽度小,影响了辐照偏置加载的等势线分布,从而把栅延长到隔离氧化物区域限制在一个较小的宽度内,如图所示,在长度为0.5/2um的栅延长到隔离氧化物区域内,辐照偏置加载的电场线分布在离所述虚设浅沟道隔离区表面40%以上的区域内。由于关态漏电流的增加主要由于隔离氧化物陷阱电荷导致,可以知道,通过增加虚设浅沟道隔离槽26的方法能够阻止源漏之间形成漏电路径,从而达到抗总剂量加固的目的。
综上所述,发明的一种抗总剂量辐射加固深亚微米器件的版图结构,包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽,其中,所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物,使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小,阻止源漏之间形成漏电路径,从而达到抗总剂量加固的目的。本发明工艺简单,适用于大规模的工业生产。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种抗总剂量辐射加固深亚微米器件的版图结构,其特征在于,所述版图结构至少包括:具有源区,漏区及沟道区的有源区,位于所述有源区四周侧的浅沟道隔离槽,覆盖于所述沟道区上的栅区,且所述栅区朝向该有源区的相对两侧横向延伸并超出该有源区的相对两侧边缘,以及两纵向延伸的虚设浅沟道隔离区,其中,所述两虚设浅沟道隔离区分别形成于所述有源区两侧的边缘内并与所述栅区的延伸方向相垂直;所述虚设浅沟道隔离区由一个虚设浅沟道隔离槽或者至少两个间隔排列的虚设浅沟道隔离槽组成;所述两虚设浅沟道隔离区分别与所述有源区两侧的边缘具有一预设的间距;所述虚设浅沟道隔离槽为至少两个,且所述虚设浅沟道隔离区内各该虚设浅沟道隔离槽的间距等于所述虚设浅沟道隔离区与所述有源区两侧的边缘的间距。
2.根据权利要求1所述的抗总剂量辐射加固深亚微米器件的版图结构,其特征在于:所述版图结构还包括设置于所述栅区一端的接触区。
3.根据权利要求1所述的抗总剂量辐射加固深亚微米器件的版图结构,其特征在于:所述虚设浅沟道隔离槽的宽度大于或等于制备该结构版图使用的深亚微米工艺所能达到的最小线宽。
4.根据权利要求1所述的抗总剂量辐射加固深亚微米器件的版图结构,其特征在于:在0.35微米工艺中,所述虚设浅沟道隔离槽的宽度为0.35μm~0.5μm。
5.根据权利要求1所述的抗总剂量辐射加固深亚微米器件的版图结构,其特征在于:在0.18微米工艺中,所述虚设浅沟道隔离槽的宽度为0.18μm~0.25μm。
6.根据权利要求1所述的抗总剂量辐射加固深亚微米器件的版图结构,其特征在于:在0.13微米工艺中,所述虚设浅沟道隔离槽的宽度为0.13μm~0.2μm。
7.根据权利要求1所述的抗总剂量辐射加固深亚微米器件的版图结构,其特征在于:在0.11微米工艺中,所述虚设浅沟道隔离槽的宽度为0.11μm~0.18μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110402796.XA CN102437179B (zh) | 2011-12-07 | 2011-12-07 | 一种抗总剂量辐射加固深亚微米器件的版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110402796.XA CN102437179B (zh) | 2011-12-07 | 2011-12-07 | 一种抗总剂量辐射加固深亚微米器件的版图结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102437179A CN102437179A (zh) | 2012-05-02 |
CN102437179B true CN102437179B (zh) | 2014-03-26 |
Family
ID=45985159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110402796.XA Active CN102437179B (zh) | 2011-12-07 | 2011-12-07 | 一种抗总剂量辐射加固深亚微米器件的版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102437179B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204137B1 (en) * | 2000-04-24 | 2001-03-20 | Chartered Semiconductor Manufacturing, Ltd. | Method to form transistors and local interconnects using a silicon nitride dummy gate technique |
JP3953280B2 (ja) * | 2001-02-09 | 2007-08-08 | 三洋電機株式会社 | 絶縁ゲート型半導体装置の製造方法 |
US7579655B2 (en) * | 2006-01-09 | 2009-08-25 | International Business Machines Corporation | Transistor structure having interconnect to side of diffusion and related method |
CN101262004B (zh) * | 2008-04-11 | 2011-04-20 | 中国科学院上海微***与信息技术研究所 | 双浅沟道隔离的双极型晶体管选通的相变存储单元及方法 |
US8592918B2 (en) * | 2009-10-28 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming inter-device STI regions and intra-device STI regions using different dielectric materials |
CN102130053B (zh) * | 2010-12-03 | 2014-08-13 | 华东光电集成器件研究所 | 一种n沟道jfet集成放大器的制造方法 |
CN102254949B (zh) * | 2011-08-01 | 2016-06-29 | 上海华虹宏力半导体制造有限公司 | 绝缘体上硅mos晶体管结构 |
-
2011
- 2011-12-07 CN CN201110402796.XA patent/CN102437179B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102437179A (zh) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912605B1 (en) | ESD protection circuit | |
CN108054144B (zh) | 包括沟槽的半导体器件和制造半导体器件的方法 | |
JP2010135791A (ja) | 半導体素子及びその製造方法 | |
US8896057B1 (en) | Semiconductor structure and method for manufacturing the same | |
JP2015056482A (ja) | 半導体装置 | |
CN107452789B (zh) | 用于器件制造的改进布局 | |
CN105789055A (zh) | Mos结构及其形成方法 | |
KR100877674B1 (ko) | Ldmos 소자 | |
JP2018166169A (ja) | 半導体装置 | |
CN105336726A (zh) | 半导体装置 | |
US9812564B1 (en) | Split-gate MOSFET | |
CN105206675A (zh) | Nldmos器件及其制造方法 | |
CN101819974B (zh) | 沟槽式金属氧化物半导体晶体管 | |
CN102437179B (zh) | 一种抗总剂量辐射加固深亚微米器件的版图结构 | |
KR100806790B1 (ko) | 반도체 소자의 제조 방법 | |
US20220165880A1 (en) | High voltage device and manufacturing method thereof | |
CN111509044A (zh) | 半导体结构及其形成方法 | |
CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
CN101593703B (zh) | 金属氧化物半导体场效应晶体管的制造方法及其器件 | |
CN103066079A (zh) | 半导体器件间隔离结构及其形成方法 | |
CN202205758U (zh) | 对称高压mos器件 | |
KR100824919B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
US20200243657A1 (en) | Multi-trench MOSFET and method for fabricating the same | |
CN102903752B (zh) | 高压元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |