CN102427100A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN102427100A CN102427100A CN2011103585757A CN201110358575A CN102427100A CN 102427100 A CN102427100 A CN 102427100A CN 2011103585757 A CN2011103585757 A CN 2011103585757A CN 201110358575 A CN201110358575 A CN 201110358575A CN 102427100 A CN102427100 A CN 102427100A
- Authority
- CN
- China
- Prior art keywords
- deep hole
- iii
- substrate
- compounds
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明提出一种半导体结构的形成方法，包括以下步骤：提供衬底，且所述衬底的顶部为多孔结构；在所述衬底之上形成多个掩膜阻挡结构，每两个所述掩膜阻挡结构之间具有开口；从所述开口中对所述衬底的顶部进行刻蚀以在每个所述开口中形成深孔；淀积III-V族化合物以填充所述深孔的上部并在所述多个掩膜阻挡结构之上形成III-V族化合物半导体层。本发明能够降低III-V族化合物的位错密度，同时避免了薄膜在外延厚度较大时出现龟裂，提高了薄膜的生长厚度和生长质量，使Si材料衬底能够很好地应用在LED器件中。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
近年来，LED以其寿命长、发光效率高、体积小、坚固耐用、颜色丰富等特点，被广泛应用于显示屏、背光源、照明等领域。LED器件的的核心是LED外延片，如何在合适的衬底上获得高质量、低缺陷密度的III-V族化合物系外延材料薄膜对于提高LED的发光效率、寿命等是最为关键的因素。然而，由于III-V族化合物系外延材料薄膜自身的特性，比如最常用的GaN、InGaN、AlGaN等氮化物半导体材料，它与常用的SiC，Al2O3衬底，以及价格低廉的Si衬底等都有着比较大的晶格失配，因此如果在这些衬底上直接外延III-V族化合物系外延材料薄膜就会产生大量的穿通位错，从而导致外延出的III-V族化合物薄膜有着很大的位错密度，严重影响制备出的LED器件的性能。为了能够降低外延III-V族化合物薄膜的位错密度，产生了一种利用III-V族化合物材料的横向生长特性来降低外延薄膜位错密度的方法，虽然采用此方法在横向外延出来的材料区域位错密度比较低，但在窗口区外延出来的材料仍旧存在着大量的穿通位错，依然会严重影响制备出的器件的性能。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别提出了一种半导体结构及其形成方法。
为此，本发明的一个目的在于提出一种半导体结构的形成方法，包括以下步骤：提供衬底，且所述衬底的顶部为多孔结构；在所述衬底之上形成多个掩膜阻挡结构，每两个所述掩膜阻挡结构之间具有开口；从所述开口中对所述衬底的顶部进行刻蚀以在每个所述开口中形成深孔，所述深孔形成在所述多孔结构之中；淀积III-V族化合物以填充所述深孔的上部并在所述多个掩膜阻挡结构之上形成III-V族化合物半导体层。
所述深孔的深度大于所述开口的宽度，且通过控制工艺条件可以使得所述III-V族化合物在所述深孔中的横向生长速度大于在所述深孔中的垂直生长速度以在所述深孔的上部先闭合所述深孔；在所述III-V族化合物闭合所述深孔且封闭所述开口之后，进一步横向生长以在所述多个掩膜阻挡结构之上形成所述半导体层。
在本发明的一个实施例中，所述衬底的顶部包括第一多孔层和第二多孔层，其中，所述第一多孔层的孔隙率大于所述第二多孔层的孔隙率。在本发明的一个实施例中，所述深孔可形成在第一多孔层之中，也可形成在第二多孔层之中。
本发明的另一个目的在于提出一种半导体结构，包括：衬底，且所述衬底的顶部为多孔结构；形成在所述衬底之上的多个掩膜阻挡结构，每两个所述掩膜阻挡结构之间具有开口；形成在每个所述开口中的深孔，所述深孔形成在所述多孔结构之中；淀积在所述深孔的上部并形成在所述多个掩膜阻挡结构之上的半导体层，所述半导体层由III-V族化合物构成。
所述深孔的深度大于所述开口的宽度，所述III-V族化合物在所述深孔中的横向生长速度大于在所述深孔中的垂直生长速度以在所述深孔的上部先闭合所述深孔；在所述III-V族化合物闭合所述深孔且封闭所述开口之后，进一步横向生长以在所述多个掩膜阻挡结构之上形成所述半导体层；所述衬底的顶部为多孔结构，且所述深孔形成在所述多孔结构中。
在本发明的一个实施例中，所述衬底的顶部包括第一多孔层和第二多孔层，其中，所述第一多孔层的孔隙率大于所述第二多孔层的孔隙率，且所述深孔可以形成在所述第一多孔层和第二多孔层之中。
本发明实施例具有如下优点：
1、通过本发明实施例使得能够通过横向生长的方式在掩膜阻挡结构之上生长III-V族化合物，从而降低了III-V族化合物的位错密度。通过适当的工艺控制，可以将氮化物系III-V族化合物的外延控制为横向生长模式，非常有利于降低外延薄膜的位错密度。
2、在本发明的实施例中，通过工艺控制氮化物系III-V族化合物半导体材料(比如常用的GaN材料)在所述深孔中的横向生长速度大于在深孔中的垂直生长速度，且深孔的深度大于开口的宽度，因此可以在深孔的上部先闭合深孔，即在深孔顶部生长的氮化物系III-V族化合物也为横向生长，因此也能够进一步降低氮化物系III-V族化合物的位错密度，提高薄膜的生长厚度和生长质量。
3、在本发明的实施例中，还可以通过第一多孔层和第二多孔层释放形成半导体层所产生的热失配应力，避免了在外延厚度较大时引起的薄膜出现龟裂(Crack)，提高了薄膜的生长厚度和生长质量，使Si材料衬底能够很好地应用在LED器件中；并且通过第一多孔层和第二多孔层可实现衬底的剥离，不仅利于散热，更利于实现LED的垂直结构。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1-7为本发明一个实施例的半导体结构形成方法中间状态示意图；
图8为本发明一个实施例的半导体结构示意图；
图9为本发明另一个实施例的半导体结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明提供了一种半导体结构的形成方法，如图1-6所示，为形成无多孔结构层的半导体结构的中间状态示意图。该方法包括以下步骤：
步骤S101，提供衬底100，并对衬底100的顶部采用阳极氧化法制成多孔结构110，如图1所示。本发明的实施例中，衬底100可为Si衬底。其中，多孔结构110为多孔Si结构，深孔中侧壁的晶面为(111)或(110)，这样外延出的平面的氮化物系III-V族化合物晶体薄膜是与c轴垂直的m面非极性III-V族化合物晶体。
步骤S102，在衬底100之上形成多个掩膜阻挡结构200，每两个掩膜阻挡结构200之间具有开口，如图2所示。具体地，可以采用外延法、淀积法等本领域常用生长方法在衬底100之上形成掩膜层，接着对该掩膜层进行刻蚀以形成多个掩膜阻挡结构200。在本发明的一个实施例中，掩膜层可为SiO2。
步骤S103，在掩膜阻挡结构200之间的开口中形成深孔，如图3所示。深孔可以通过在开口中对衬底100的顶部进行刻蚀形成。在本发明的优选实施例中，该深孔的深度大于开口的宽度。优选地，深孔的形状从俯视图看为三角形或长方形，比如对Si衬底，表面为(111)晶面时，深孔可为三角形，表面为(110)晶面时，深孔可为长方形。
步骤S104，在深孔的上部以及多个掩膜阻挡结构200之上形成半导体层300，如图4-7所示。半导体层300由III-V族化合物构成。半导体层300可以通过淀积III-V族化合物以填充深孔的上部并在多个掩膜阻挡结构200之上形成，其中，III-V族化合物优选为氮化物系半导体材料。参照图4-6，其中箭头表示III-V族化合物的生长方向。由于可通过工艺条件控制III-V族化合物在深孔中的横向生长速度大于在深孔中的垂直生长速度，且深孔的深度大于开口的宽度，因此可以在深孔的上部先闭合深孔，即在深孔顶部生长的III-V族化合物也为横向生长。具体工艺条件需要根据氮化物系半导体材料的种类选择，其采用目前已知工艺即可实现，因此在此不再赘述。
在III-V族化合物闭合深孔且封闭开口之后，进一步横向生长以在多个掩膜阻挡结构200之上形成半导体层300。通过本发明实施例的横向生长有利于降低III-V族化合物的位错密度，从而提高薄膜的生长厚度和生长质量。优选地，在外延GaN、AlGaN、InGaN等氮化物系III-V族化合物之前还需要外延AlN缓冲层。本发明能够通过横向生长的方式在掩膜阻挡结构200之上生长III-V族化合物，能够降低III-V族化合物的位错密度。在本发明的实施例中，由于III-V族化合物在深孔中的横向生长速度大于在深孔中的垂直生长速度，且深孔的深度大于开口的宽度，因此可以在深孔的上部先闭合深孔，即在深孔中生长的III-V族化合物也为横向生长，因此也能够进一步降低III-V族化合物的位错密度。
如图7所示，在本发明一个实施例中，在形成深孔之后，还进行侧向沉积以在所述深孔的一个侧面覆盖阻挡层1000，以使所述III-V族化合物从深孔的另一个侧面进行横向生长，从而可以使横向生长发生在一个面上，减少两个生长面产生的交界面位错问题。具体地，可利用PECVD侧向沉积技术，沉积SiO2或SiN，且衬底倾斜一定角度，即在一侧沉积了SiO2或SiN，而深孔中相对的另一侧基本没有沉积，然后再通过干法刻蚀(RIE)把表面均匀去除相应的薄层，即可使得深孔的一个侧面有覆盖层而另一个侧面非常干净。
如图8所示，为本发明一个实施例的结构示意图。该半导体结构包括衬底100、位于开口中的深孔、形成在衬底100之上的多个掩膜阻挡结构200以及半导体层300。其中，衬底100的顶部为多孔结构110。半导体层300由III-V族化合物构成。可以将氮化物系III-V族化合物在深孔中的横向生长速度控制为大于在深孔中的垂直生长速度，且深孔的深度大于开口的宽度，因此III-V族化合物可以在深孔的上部先闭合深孔。III-V族化合物闭合所述深孔且封闭开口之后，进一步横向生长以在多个掩膜阻挡结构200之上形成半导体层300，能够进一步降低III-V族化合物的位错密度。另一方面，衬底100顶部的多孔结构能够释放形成半导体层所产生的热失配应力，避免了在外延厚度较大时引起的薄膜出现龟裂(Crack)，提高了薄膜的生长厚度和生长质量。
如图8所示，为本发明另一个实施例的结构示意图。该半导体结构包括衬底100、位于开口中的深孔、形成在衬底100之上的多个掩膜阻挡结构200、半导体层300，以及位于衬底100顶部的第一多孔层400和第二多孔层500。在本发明的一个实施例中，深孔可形成在第一多孔层400之中，也可形成在第二多孔层500之中。且第一多孔层400的孔隙率大于第二多孔层500的孔隙率。其中，优选地，第一多孔层400的孔隙率大于50％。半导体层300由III-V族化合物构成。III-V族化合物在深孔中的横向生长速度大于在深孔中的垂直生长速度，且深孔的深度大于开口的宽度，因此III-V族化合物可以在深孔的上部先闭合深孔。III-V族化合物闭合所述深孔且封闭开口之后，进一步横向生长以在多个掩膜阻挡结构200之上形成半导体层300，能够进一步降低III-V族化合物的位错密度。另一方面，衬底100顶部的第一多孔层400和第二多孔层500能够释放形成半导体层所产生的热失配应力，避免了在外延厚度较大时引起的薄膜出现龟裂(Crack)，提高了薄膜的生长厚度和生长质量。在本发明的一个实施例中，还包括形成在深孔的一个侧面的覆盖阻挡层1000，参照图7。
本发明实施例具有如下优点：通过本发明实施例使得能够通过横向生长的方式在掩膜阻挡结构之上生长III-V族化合物，从而降低了III-V族化合物的位错密度。在本发明的实施例中，由于III-V族化合物在所述深孔中的横向生长速度大于在深孔中的垂直生长速度，且深孔的深度大于开口的宽度，因此可以在深孔的上部先闭合深孔，即在深孔顶部生长的III-V族化合物也为横向生长，因此也能够进一步降低III-V族化合物的位错密度，提高薄膜的生长厚度和生长质量。另一方面，衬底顶部的第一多孔层和第二多孔层能够释放形成半导体层所产生的热失配应力，避免了在外延厚度较大时引起的薄膜出现龟裂(Crack)，提高了薄膜的生长厚度和生长质量。
在本说明书的描述中，参考术语“一个实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。
Claims (14)
1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供衬底，且所述衬底的顶部为多孔结构；
在所述衬底之上形成多个掩膜阻挡结构，每两个所述掩膜阻挡结构之间具有开口；
从所述开口中对所述衬底的顶部进行刻蚀以在每个所述开口中形成深孔，所述深孔形成在所述多孔结构之中；以及
淀积III-V族化合物以填充所述深孔的上部并在所述多个掩膜阻挡结构之上形成III-V族化合物半导体层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，其中，所述深孔的深度大于所述开口的宽度，控制工艺条件以使所述III-V族化合物在所述深孔中的横向生长速度大于在所述深孔中的垂直生长速度，以在所述深孔的上部先闭合所述深孔。
3.如权利要求1-2任一项所述的半导体结构的形成方法，其特征在于，在所述III-V族化合物闭合所述深孔且封闭所述开口之后，进一步横向生长以在所述多个掩膜阻挡结构之上形成所述半导体层。
4.如权利要求1-3任一项所述的半导体结构的形成方法，其特征在于，所述衬底的顶部包括第一多孔层和第二多孔层，其中，所述第一多孔层的孔隙率大于所述第二多孔层的孔隙率。
5.如权利要求1-4任一项所述的半导体结构的形成方法，其特征在于，在形成所述深孔之后，还包括：
进行侧向沉积以在所述深孔的一个侧面覆盖阻挡层，以使所述III-V族化合物从所述深孔的另一个侧面进行横向生长。
6.如权利要求1-5所述的半导体结构，其特征在于，所述III-V族化合物为氮化物半导体材料。
7.一种半导体结构，其特征在于，包括：
衬底，且所述衬底的顶部为多孔结构；
形成在所述衬底之上的多个掩膜阻挡结构，每两个所述掩膜阻挡结构之间具有开口；
形成在每个所述开口中的深孔，所述深孔形成在所述多孔结构之中；
淀积在所述深孔的上部并形成在所述多个掩膜阻挡结构之上的半导体层，所述半导体层由III-V族化合物构成。
8.如权利要求7所述的半导体结构，其特征在于，其中，所述深孔的深度大于所述开口的宽度，控制工艺条件以使所述III-V族化合物在所述深孔中的横向生长速度大于在所述深孔中的垂直生长速度，以在所述深孔的上部先闭合所述深孔。
9.如权利要求7所述的半导体结构，其特征在于，在所述III-V族化合物闭合所述深孔且封闭所述开口之后，进一步横向生长以在所述多个掩膜阻挡结构之上形成所述半导体层。
10.如权利要求7所述的半导体结构，其特征在于，所述衬底的顶部为多孔结构，且所述深孔形成在所述多孔结构中。
11.如权利要求10所述的半导体结构，其特征在于，所述衬底的顶部包括第一多孔层和第二多孔层，其中，所述第一多孔层的孔隙率大于所述第二多孔层的孔隙率。
12.如权利要求10所述的半导体结构，其特征在于，所述多孔结构为多孔Si结构，所述深孔中侧壁的晶面为(111)或(110)。
13.如权利要求10所述的半导体结构，其特征在于，所述III-V族化合物为氮化物半导体材料。
14.如权利要求10所述的半导体结构，其特征在于，还包括：
形成在所述深孔的一个侧面的覆盖阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103585757A CN102427100A (zh) | 2011-11-11 | 2011-11-11 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103585757A CN102427100A (zh) | 2011-11-11 | 2011-11-11 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102427100A true CN102427100A (zh) | 2012-04-25 |
Family
ID=45961062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103585757A Pending CN102427100A (zh) | 2011-11-11 | 2011-11-11 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102427100A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018199A (zh) * | 2019-05-30 | 2020-12-01 | 南京信息工程大学 | 一种高质量非极性AlGaN微纳复合结构及其加工方法 |
| WO2021226839A1 (zh) * | 2020-05-12 | 2021-11-18 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物结构及其制作方法 |
| WO2024046241A1 (zh) * | 2022-08-31 | 2024-03-07 | 珠海庞纳微半导体科技有限公司 | 外延结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6579359B1 (en) * | 1999-06-02 | 2003-06-17 | Technologies And Devices International, Inc. | Method of crystal growth and resulted structures |
| CN1738000A (zh) * | 2005-09-01 | 2006-02-22 | 西安电子科技大学 | GaN半导体材料的异质外延方法 |
| CN101188195A (zh) * | 2007-12-18 | 2008-05-28 | 苏州纳米技术与纳米仿生研究所 | 一种用于释放应力的多孔缓冲层制备方法 |
| WO2011030001A1 (en) * | 2009-09-10 | 2011-03-17 | Optogan Oy | A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure |
| CN102184940A (zh) * | 2011-03-30 | 2011-09-14 | 清华大学 | 半导体结构及其形成方法 |
-
2011
- 2011-11-11 CN CN2011103585757A patent/CN102427100A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6579359B1 (en) * | 1999-06-02 | 2003-06-17 | Technologies And Devices International, Inc. | Method of crystal growth and resulted structures |
| CN1738000A (zh) * | 2005-09-01 | 2006-02-22 | 西安电子科技大学 | GaN半导体材料的异质外延方法 |
| CN101188195A (zh) * | 2007-12-18 | 2008-05-28 | 苏州纳米技术与纳米仿生研究所 | 一种用于释放应力的多孔缓冲层制备方法 |
| WO2011030001A1 (en) * | 2009-09-10 | 2011-03-17 | Optogan Oy | A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure |
| CN102184940A (zh) * | 2011-03-30 | 2011-09-14 | 清华大学 | 半导体结构及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018199A (zh) * | 2019-05-30 | 2020-12-01 | 南京信息工程大学 | 一种高质量非极性AlGaN微纳复合结构及其加工方法 |
| WO2021226839A1 (zh) * | 2020-05-12 | 2021-11-18 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物结构及其制作方法 |
| WO2024046241A1 (zh) * | 2022-08-31 | 2024-03-07 | 珠海庞纳微半导体科技有限公司 | 外延结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621148B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| US20180151359A1 (en) | Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers | |
| US7737429B2 (en) | Nitride based semiconductor device using nanorods and process for preparing the same | |
| KR100744933B1 (ko) | 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법 | |
| EP1930957B1 (en) | Method for manufacturing indium gallium aluminium nitride thin film on silicon substrate | |
| KR102071034B1 (ko) | 질화물 기판 제조 방법 | |
| CN106030834A (zh) | 用于制造光电子半导体芯片的方法和光电子半导体芯片 | |
| CN1294650C (zh) | 在蓝宝石图形衬底上制备高质量GaN基材料的方法 | |
| US20060141753A1 (en) | Epitaxial structure of gallium nitride series semiconductor device and process of manufacturing the same | |
| WO2001059819A1 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| CN103247724A (zh) | 一种半导体结构及其形成方法 | |
| CN102427100A (zh) | 半导体结构及其形成方法 | |
| CN106910675A (zh) | 一种用于制备氮化物电子器件的复合衬底及其制备方法 | |
| JP5174052B2 (ja) | 低欠陥密度を有するエピタキシャル構造の製造方法 | |
| CN208336256U (zh) | 一种半导体器件 | |
| KR20140073646A (ko) | 단결정 질화갈륨 기판 및 그 제조 방법 | |
| CN106910807B (zh) | 一种用于生长外延片的复合衬底及其制备方法 | |
| CN104078539A (zh) | 降低氮化镓缺陷密度的成长方法 | |
| CN101420001B (zh) | 自我接合磊晶的方法 | |
| CN103247517A (zh) | 一种半导体结构及其形成方法 | |
| CN103247725B (zh) | 一种半导体结构及其形成方法 | |
| CN102332508A (zh) | 半导体结构及其形成方法 | |
| TWI451480B (zh) | 三族氮化物半導體之製造方法 | |
| KR100834698B1 (ko) | 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판 | |
| CN112301325A (zh) | 一种3d叠层掩模衬底结构及其制备方法和外延生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120425 |