CN102419568B - 输入电路以及输入装置 - Google Patents

输入电路以及输入装置 Download PDF

Info

Publication number
CN102419568B
CN102419568B CN201110288305.3A CN201110288305A CN102419568B CN 102419568 B CN102419568 B CN 102419568B CN 201110288305 A CN201110288305 A CN 201110288305A CN 102419568 B CN102419568 B CN 102419568B
Authority
CN
China
Prior art keywords
input
mentioned
input terminal
fet
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110288305.3A
Other languages
English (en)
Other versions
CN102419568A (zh
Inventor
鹈饲敏明
矶田康吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Publication of CN102419568A publication Critical patent/CN102419568A/zh
Application granted granted Critical
Publication of CN102419568B publication Critical patent/CN102419568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种从外部设备输入漏型信号或者源型信号的输入电路以及输入装置,该输入装置具有该输入电路。当利用DIP开关选择了漏型输入对应模式时,控制装置使p型MOSFET截止且使n型MOSFET导通。当操作者错误地将外部电源连接到第二输入端子时,大电流流经n型MOSFET。当比额定电流更大的电流流过FET时,保险丝即刻切断,因此不会损坏FET。当利用DIP开关选择了源型输入对应模式时,使p型MOSFET导通且使n型MOSFET截止。不需更换基板而将输入电路切换为漏型或者源型。

Description

输入电路以及输入装置
技术领域
本发明涉及一种从外部设备输入漏型信号或源型信号的输入电路以及具有该输入电路的输入装置。
背景技术
一般情况下,机床的数值控制装置具备输出电路和输入电路。输出电路向能够与机床连接的外部设备输出信号。从外部设备对输入电路输入信号。在外部设备的输入输出信号为源型信号时,在数值控制装置中使用与源型相对应的输入输出电路。在外部设备的输入输出信号为漏型信号时,在数值控制装置中使用与漏型相对应的输入输出电路。操作者更换数值控制装置的输入输出电路以使数值控制装置的输入输出电路的类型与外部设备的输入输出信号的类型一致。
在日本国特许公报第3700315号中公开了能够更换输入输出电路部的数值控制装置。数值控制装置具备固定基板和装卸基板。装卸基板能够安装于固定基板和从固定基板卸下。固定基板具备控制部。装卸基板具备端子座、漏型或者源型的输入输出电路部。
上述固定基板的控制部在漏型和源型的输入输出电路部中共用。数值控制装置更换具备漏型输入输出电路部的装卸基板与具备源型输入输出电路部的装卸基板,来与外部设备的输入输出信号相对应。
操作者需要预先准备两种装卸基板。在这种情况下,数值控制装置的制造费用增加。在将装卸基板切换为漏型或者源型时,需要进行更换作业。向漏型或者源型的切换并不容易。
为了避免基板的更换,能够利用开关元件的接通/断开来将输入端子向漏型或者源型切换。在将外部设备连接到输入电路时,操作者将外部设备和与该外部设备相对应的输入端子连接。在操作者不熟悉连接作业或者操作者错误识别了输入端子和外部设备的对应关系时,操作者可能会将外部电源连接到通过开关元件而接地的输入端子。
在接通了开关元件的状态下,在操作者将外部电源连接到输入端子时,大电流流过开关元件。在流过了超过开关元件的容量的电流时,开关元件将损坏。
本发明的目的在于提供一种输入电路以及具备该输入电路的输入装置,在将输入端子切换为漏型或者源型时不需要更换基板,在将电源错误地连接到输入端子时能够防止开关元件的损坏。
发明内容
用于解决问题的方案
本案的第一发明涉及一种输入电路,从漏型的第一输入端子或者源型的第二输入端子输入信号,其特征在于,具备选择部,该选择部选择上述第一输入端子或者上述第二输入端子,在上述第一输入端子与电源部之间并联连接有第一电阻和第一开关元件,在上述第二输入端子与接地部之间连接有并联电路以及与该并联电路串联连接的保险丝,该并联电路是第二电阻与第二开关元件的并联电路,当利用上述选择部选择了上述第一输入端子时,使上述第一开关元件断开且使上述第二开关元件接通,当利用上述选择部选择了上述第二输入端子时,使上述第一开关元件接通且使上述第二开关元件断开。
第一发明的输入电路在利用选择部选择了第一输入端子时,使第一开关元件断开且使第二开关元件接通。当将保险丝的另一端侧接地时,第二输入端子经由第二开关元件和保险丝接地。当错误地将外部电源连接到第二输入端子时,大电流流过第二开关元件,保险丝即刻切断。因此,输入电路能够防止第二开关元件的损坏。
当利用选择部选择了第二输入端子时,输入电路使第一开关元件接通且使第二开关元件断开。因此,当将输入端子切换为漏型或者源型时,不需要进行复杂的操作。由于使用保险丝,因此与使用切断电流的IC(集成电路)时相比,能够削减输入电路的制造费用。
本案的第二发明是在第一发明中,还具备控制装置,该控制装置具有用于从上述第二输入端子输入信号的端口且控制上述第一开关元件的接通和断开以及上述第二开关元件的接通和断开,上述控制装置根据从上述端口输入的信号来检测上述保险丝的切断。
第二发明的输入电路在将保险丝的另一端侧接地的状态下利用选择部选择了第一输入端子时,第二开关元件接通。第二输入端子经由第二开关元件和保险丝接地。第二输入端子与控制装置相连接。向控制装置输入低电位的“L”信号。当操作者错误地将电源连接到第二输入端子时,大电流流过,保险丝切断。第二输入端子的接地解除,从第二输入端子向控制装置输入高电位的“H”信号。
因保险丝92的切断而使来自第二输入端子的输入信号从“L”变为“H”,因此控制装置检测到过电流流过了第二开关元件。
当利用选择部选择了第二输入端子时,从第二输入端子向控制装置输入“H”信号或者“L”信号。能够利用同一结构来实现来自第二输入端子的信号输入和第二开关元件的过电流的检测,因此不会使输入电路变得复杂。
本案的第三发明和第四发明是在第一发明和第二发明中,能够更换上述保险丝。
第三发明和第四发明的输入电路更换已切断的保险丝,快速地恢复输入电路。
本案的第五发明至第八发明是在第一发明至第四发明中,上述第一开关元件和上述第二开关元件是FET。
第五发明至第八发明的输入电路由于使用FET(场效应晶体管)作为第一开关元件和第二开关元件,因此可靠地实现输入端子向漏型或者源型的切换。
本案的第九发明涉及一种输入装置,其特征在于,具备一个第一发明至第八发明中的任一项所述的输入电路和其它输入电路,上述其它输入电路具有:漏型的第三输入端子;源型的第四输入端子;选择机构,其选择上述第三输入端子或上述第四输入端子;第三电阻和第三开关元件,它们并联连接在上述第三输入端子与电源部之间;以及第四电阻和第四开关元件,它们形成并联电路,该并联电路经由保险丝连接在上述第四输入端子与接地部之间,当利用上述选择机构选择了上述第三输入端子时,使上述第三开关元件断开且使上述第四开关元件接通,当利用上述选择机构选择了上述第四输入端子时,使上述第三开关元件接通且使上述第四开关元件断开。
第九发明的输入装置在使用多个输入电路时,设为除一个输入电路之外其它输入电路不具备保险丝的结构。其它输入电路的第四电阻和第四开关元件经由一个输入电路的保险丝接地,因此能够共用保险丝,削减制造费用。当任一个输入电路的第二开关元件中流过过电流时,保险丝切断。输入装置利用一个保险丝来保护各输入电路的第二开关元件。输入装置检测到在某一个输入电路中第二开关元件中流过了过电流。
附图说明
图1是实施方式1的输入电路图。
图2是各模式的DIP开关的状态图。
图3是在漏型输入对应模式中将外部电源错误地连接到第二输入端子时的电路图。
图4是实施方式2的输入装置的电路图。
具体实施方式
实施方式1
图1是实施方式1的输入电路图。输入电路1设在机床的数值控制装置中,安装在未图示的基板上。输入电路1具备控制装置10,该控制装置10与DIP(Dual In-line Package:双列直插式封装)开关70(选择部)和端子座11相连接。在图中将DIP开关表述为DIP SW。
控制装置10例如具备FPGA(Field Programmable Gate Arrey:现场可编程门阵列)、ASIC(Application Specific Integrated Circuit:专用集成电路)或者微计算机。控制装置10具备输入端口61、62和输出端口63、64。控制装置10基于DIP开关70的选择来控制后述的对FET(Field Effect Transistor:场效应晶体管)的驱动。控制装置10以3.3V系的信号进行动作。
输入电路1具备第一输入端子21、p型MO SFET 31(第一开关元件、以下称为FET 31)、第一电阻41以及第一转换电路51。第一输入端子21与外部设备相连接。FET 31与第一输入端子21相连接。第一电阻41与电源91和第一输入端子21相连接。第一转换电路51对电压进行转换。
FET 31和第一电阻41并联连接在电源91与第一输入端子21之间。电源91保护FET 31免受过电流的影响,提供24V的电压。外部设备以24V系的信号进行动作。
第一输入端子21经由第一转换电路51与控制装置10的输入端口61相连接。第一输入端子21与FET 31的漏极相连接。FET 31的源极与电源91相连接。FET 31的栅极与控制装置10的输出端口63相连接。输出端口63输出FET 31的驱动信号。
输入电路1具备第二输入端子22、保险丝92、n型MOSFET32(第二开关元件,以下称为FET 32)、第二电阻42以及第二转换电路52。
第二输入端子22与外部设备相连接。保险丝92的一个端部接地。FET 32与保险丝92的另一个端部和第二输入端子22相连接。第二电阻42与第二输入端子22和保险丝92的另一个端部相连接。第二转换电路52对电压进行转换。FET 32和第二电阻42并联连接在第二输入端子22与保险丝92的另一个端部之间。
第二输入端子22经由第二转换电路52与控制装置10的输入端口62相连接。第二输入端子22与FET 32的漏极相连接。FET 32的源极经由保险丝92接地。保险丝92以与额定电流相比充分小的电流切断。额定电流是成为防止FET 32损坏的基准的电流。保险丝92能够更换。
FET 32的栅极与控制装置10的输出端口64相连接。输出端口64输出FET 32的驱动信号。
端子座11具备多个端口。在各端口上配置第一输入端子21和第二输入端子22。
DIP开关70选择漏型输入对应模式或者源型输入对应模式。漏型输入对应模式是经由第一输入端子21从外部设备向控制装置10输入低电位的信号的状态。源型输入对应模式是经由第二输入端子22从外部设备向控制装置10输入高电位的信号的状态。
如图2的A所示,当操作者将DIP开关70设定为接通时,输入电路1成为漏型输入对应模式。当将DIP开关70设定为断开时,输入电路1成为源型输入对应模式。
在漏型输入对应模式时,控制装置10使FET 31截止、使FET32的栅极导通。电源91与第一输入端子21经由第一电阻41相连接。从第二输入端子22向控制装置10总是输入低电位的“L”信号(0V的信号)(参照图2的B)。第二输入端子22提供0V的电压。
当第一输入端子21和第二输入端子22与外部设备相连接、外部设备的内部开关接通而第一输入端子21与第二输入端子22相连接时,第二输入端子22为低电平。从第一输入端子21向控制装置10输入“L”信号。当外部设备的内部开关断开而切断第一输入端子21与第二输入端子22时,对第一输入端子21施加利用第一电阻41上拉的电源电压。从第一输入端子21向控制装置10输入高电位的“H”信号。第一输入端子21成为漏型输入端子(参照图2的B)。
在源型输入对应模式时,控制装置10使FET 31的栅极导通、使FET 32的栅极截止。电源91与第一输入端子21直接连接。从第一输入端子21向控制装置10总是输入“H”信号(24V的信号)(参照图2的B)。第一输入端子21提供电源电压(24V)。第二输入端子22经由第二电阻42接地。
当外部设备与第一输入端子21和第二输入端子22相连接、外部设备的内部开关接通而第一输入端子21与第二输入端子22相连接时,第一输入端子21为高电位。从第二输入端子22向控制装置10输入高电位的“H”信号。当外部设备的内部开关断开而切断第一输入端子21与第二输入端子22时,对第二输入端子22输入利用第二电阻42下拉的接地电位,从第二输入端子22向控制装置10输入低电位的“L”信号。第二输入端子22成为源型输入端子(参照图2的B)。
第一转换电路51将从第一输入端子21向控制装置10输入的“H”信号(电压)转换为与控制装置10相对应的电压(3.3V)。第二转换电路52将从第二输入端子22向控制装置10输入的“H”信号(电压)转换为与控制装置10相对应的电压(3.3V)。
如上所述,在漏型输入对应模式时,FET 32导通,第二输入端子22经由FET 32和保险丝92接地。从第二输入端子22向控制装置10输入“L”信号。当操作者错误地将外部电源80(参照图3)连接到第二输入端子22时,大电流会从第二输入端子22流向FET 32和保险丝92(参照图3的虚线箭头)。保险丝92以与FET 32的额定电流相比充分小的电流切断。如图3所示,当从第二输入端子22向FET 32输入了比额定电流更大的电流时,保险丝92即刻切断,FET 32不会损坏。
通过保险丝92的切断而从外部电源80向第二输入端子22输入高电压。第二输入端子22的电位升高。从第二输入端子22向控制装置10输入“H”信号。当从第二输入端子22输入了“H”信号时,控制装置10检测到保险丝92切断(对FET 32输入了过电流)。当检测到保险丝92切断时,控制装置10驱动灯或者蜂鸣器等通知装置,促使操作者更换保险丝92。
当在源型输入对应模式下第一输入端子21接地时,大电流流过FET 31。电源91保护FET 31免受过电流的影响。例如电源91具备电源保护电路。当比额定电流更大的电流流过FET 31时,电源91立即切断向FET 31的电流供给。
在利用DIP开关70选择了漏型输入对应模式时,输入电路1使FET 31截止、使FET 32导通。当操作者错误地将外部电源80连接到第二输入端子22时,大电流流过FET 32。当比额定电流更大的电流流过FET 32时,保险丝92即刻切断。因此,FET 32不会损坏。当利用DIP开关70选择了源型输入对应模式时,使FET 31导通、使FET 32截止。操作者利用DIP开关70来将输入电路1切换为漏型或者源型。操作者不需要更换基板。
当利用DIP开关70选择了漏型输入对应模式且错误地将外部电源80连接到第二输入端子22时,保险丝92切断。在保险丝92切断之前,第二输入端子22接地。对控制装置10输入低电位的“L”信号。在保险丝92切断之后,第二输入端子22的接地解除。对控制装置10输入高电位的“H”信号。来自第二输入端子22的输入信号因保险丝92的切断而从“L”变为“H”。因此,控制装置10检测到过电流流过了FET 32。
当利用DIP开关70选择了源型输入对应模式时,第二输入端子22与控制装置10相连接。从第二输入端子22向控制装置10输入“H”信号或者“L”信号。以相同的结构来实现来自第二输入端子22的信号的输入和FET 32中的过电流的检测。因此,输入电路1变得简单。通过对已切断的保险丝92进行更换可快速地恢复输入电路1。保险丝92也可以固定在基板上。此时,通过更换基板来更换保险丝92。
还能够将IC(例如IPD(Integrated Product Development:集成产品开发))连接在FET 32与接地端之间来防止过电流,从IC向控制装置10输出表示检测到过电流的信号。此时,需要连接IC与控制装置10的布线。
当使用比IC更便宜的保险丝92时,能够利用连接第二输入端子22和控制装置10的已有的布线,因此不需要新的布线。
输入电路1也可以是将FET 32和第二电阻42接地,将保险丝92连接到第二输入端子22,将保险丝92与FET 32和第二电阻42串联连接。在选择漏型输入对应模式或者源型输入对应模式时,也可以使用开关来代替DIP开关70。如按钮式开关、拨动式开关等。也可以使用其它开关元件来代替FET。如晶体管、IGBT(绝缘栅双极型晶体管)等。
控制装置10以3.3V系的信号进行动作。外部设备以24V系的信号进行动作。控制装置10和外部设备的动作电压并不限于此。只要利用第一转换电路51和第二转换电路52来适当地转换外部设备和控制装置10的动作电压即可。
实施方式2
如图4所示,输入装置100具备第一输入电路(一个输入电路)1a和第二输入电路(另一个输入电路)1b。第一输入电路1a与实施方式1的输入电路1相同。第二输入电路1b具备控制装置80,该控制装置80与DIP开关90(选择机构)和端子座110相连接。
控制装置80例如具备FPGA、ASIC或者微计算机。控制装置80具备输入端口81、82和输出端口83、84。控制装置80通过DIP开关90的选择来进行后述的对FET的驱动控制。控制装置80以3.3V系的信号进行动作。
输入电路1b具备第三输入端子23、p型MO SFET 33(第三开关元件、以下称为FET 33)、第三电阻43以及第三转换电路53。第三输入端子23与外部设备相连接。FET 33与电源93(电源部)和第三输入端子23相连接。第三电阻43连接在电源93与第三输入端子23之间。第三转换电路53对电压进行转换。
FET 33和第三电阻43并联连接在电源93与第三输入端子23之间。电源93保护FET 33免受过电流的影响。电源93提供24V的电压。外部设备以24V系的信号进行动作。
第三输入端子23经由第三转换电路53与控制装置80的输入端口81相连接。第三输入端子23与FET 33的漏极相连接。FET 33的源极与电源93相连接。FET 33的栅极与控制装置80的输出端口83相连接。输出端口83输出FET 33的驱动信号。
输入电路1b具备第四输入端子24、n型MOSFET 34(第四开关元件、以下称为FET 34),第四电阻44以及第四转换电路54。
第四输入端子24与外部设备相连接。第四输入端子24与FET 34的漏极相连接。第四电阻44的一个端部与第四输入端子24相连接。第四转换电路54对电压进行转换。
第四输入端子24经由第四转换电路54与控制装置80的输入端口82相连接。FET 34的源极经由第一输入电路1a的保险丝92接地。第四电阻44的另一个端部经由保险丝92接地。
FET 34的栅极与控制装置80的输出端口84相连接。输出端口84输出FET 34的驱动信号。端子座110具备多个端口。在各端口上配置第三输入端子23和第四输入端子24。
当利用DIP开关90进行选择时,输入电路1b的动作与实施方式1的输入电路1相同,因此省略详细的说明。
当利用第一输入电路1a的DIP开关70和第二输入电路1b的DIP开关90选择了漏型输入对应模式且错误地将外部电源连接到第二输入端子22或者第四输入端子24时,保险丝92切断。在保险丝92切断之前,第二输入端子22和第四输入端子24接地。从第二输入端子22向控制装置10输入低电位的“L”信号。从第四输入端子24向控制装置80输入低电位的“L”信号。在保险丝92切断之后,第二输入端子22和第四输入端子24的接地解除。从外部电源向第二输入端子22和第四输入端子24输入高电压。从第二输入端子22向控制装置10输入高电位的“H”信号。从第四输入端子24向控制装置80输入高电位的“H”信号。来自第二输入端子22和第四输入端子24的输入信号因保险丝92的切断而从“L”变为“H”,因此各控制装置10、80检测到过电流流过FET 32或者FET 34。
关于输入装置100,使第四电阻44的另一个端部和FET 34的源极经由第一输入电路1a的保险丝92接地。第二输入电路1b不需要专用的保险丝。当过电流流过FET 32或者FET 34时,保险丝92切断,能够利用一个保险丝92来保护FET 32和FET 34。输入装置100监视第二输入端子22和第四输入端子24的输入信号,检测过电流流过FET 32或者FET 34的情形。
输入装置100也可以具备三个以上输入电路。此时,仅一个输入电路具备保险丝92,其它输入电路不具备保险丝。其它输入电路的第四电阻34和FET 44的源极经由一个输入电路的保险丝92接地。
控制装置80和外部设备的动作电压不限于3.3V、24V。第三转换电路53和第四转换电路54适当地转换外部设备和控制装置80的动作电压。
在实施方式2的输入装置100的结构内,对与实施方式1相同的结构附以相同的附图标记,并省略其详细的说明。

Claims (9)

1.一种输入电路,从漏型的第一输入端子或者源型的第二输入端子输入信号,其特征在于,
具备选择部,该选择部选择上述第一输入端子或者上述第二输入端子,
在上述第一输入端子与电源部之间并联连接有第一电阻和第一开关元件,
在上述第二输入端子与接地部之间连接有并联电路以及与该并联电路串联连接的保险丝,该并联电路是第二电阻与第二开关元件的并联电路,
当利用上述选择部选择了上述第一输入端子时,使上述第一开关元件断开且使上述第二开关元件接通,当利用上述选择部选择了上述第二输入端子时,使上述第一开关元件接通且使上述第二开关元件断开。
2.根据权利要求1所述的输入电路,其特征在于,
还具备控制装置,该控制装置具有用于从上述第二输入端子输入信号的端口,且该控制装置控制上述第一开关元件的接通和断开以及上述第二开关元件的接通和断开,
上述控制装置根据从上述端口输入的信号来检测上述保险丝的切断。
3.根据权利要求1所述的输入电路,其特征在于,
能够更换上述保险丝。
4.根据权利要求2所述的输入电路,其特征在于,
能够更换上述保险丝。
5.根据权利要求1所述的输入电路,其特征在于,
上述第一开关元件和上述第二开关元件是FET。
6.根据权利要求2所述的输入电路,其特征在于,
上述第一开关元件和上述第二开关元件是FET。
7.根据权利要求3所述的输入电路,其特征在于,
上述第一开关元件和上述第二开关元件是FET。
8.根据权利要求4所述的输入电路,其特征在于,
上述第一开关元件和上述第二开关元件是FET。
9.一种输入装置,其特征在于,
具备一个根据权利要求1至8中的任一项所述的输入电路和其它输入电路,
上述其它输入电路具有:
漏型的第三输入端子;
源型的第四输入端子;
选择机构,其选择上述第三输入端子或上述第四输入端子;
第三电阻和第三开关元件,它们并联连接在上述第三输入端子与电源部之间;以及
第四电阻和第四开关元件,它们形成并联电路,该并联电路经由上述保险丝连接在上述第四输入端子与接地部之间,
当利用上述选择机构选择了上述第三输入端子时,使上述第三开关元件断开且使上述第四开关元件接通,当利用上述选择机构选择了上述第四输入端子时,使上述第三开关元件接通且使上述第四开关元件断开。
CN201110288305.3A 2010-09-24 2011-09-23 输入电路以及输入装置 Active CN102419568B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010214193A JP5459161B2 (ja) 2010-09-24 2010-09-24 入力回路及び入力装置
JP2010-214193 2010-09-24

Publications (2)

Publication Number Publication Date
CN102419568A CN102419568A (zh) 2012-04-18
CN102419568B true CN102419568B (zh) 2014-08-13

Family

ID=45944015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110288305.3A Active CN102419568B (zh) 2010-09-24 2011-09-23 输入电路以及输入装置

Country Status (2)

Country Link
JP (1) JP5459161B2 (zh)
CN (1) CN102419568B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896775B (zh) * 2015-12-21 2020-03-20 施耐德电气工业公司 用于可编程逻辑控制器的输出电路
CN112596462B (zh) * 2020-12-22 2022-04-22 深圳市英威腾电气股份有限公司 基于信号类型的输出方法、装置及***
CN114498547B (zh) * 2022-01-11 2024-06-18 深圳市有为信息技术发展有限公司 可配置的can终端电阻匹配电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738408A (ja) * 1993-07-19 1995-02-07 Sharp Corp バッファ回路
JP4133646B2 (ja) * 2003-07-29 2008-08-13 サンクス株式会社 信号出力回路、検出スイッチ及び多光軸光電スイッチ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564920B2 (ja) * 1997-03-07 2004-09-15 三菱電機株式会社 制御装置のインターフェイス回路
JP3767625B2 (ja) * 2005-02-10 2006-04-19 三菱電機株式会社 制御基板
JP4807431B2 (ja) * 2009-03-30 2011-11-02 ブラザー工業株式会社 入力インタフェース回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738408A (ja) * 1993-07-19 1995-02-07 Sharp Corp バッファ回路
US5821783A (en) * 1993-07-19 1998-10-13 Sharp Kabushiki Kaisha Buffer circuits with changeable drive characteristic
JP4133646B2 (ja) * 2003-07-29 2008-08-13 サンクス株式会社 信号出力回路、検出スイッチ及び多光軸光電スイッチ

Also Published As

Publication number Publication date
CN102419568A (zh) 2012-04-18
JP2012070266A (ja) 2012-04-05
JP5459161B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
US10892624B2 (en) Method and apparatus for connecting a plurality of battery cells in series or parallel
US20150130421A1 (en) Battery management electronics with configurable battery module bypass control
CN102436218B (zh) 输出电路和输出装置
EP3021485B1 (en) Semiconductor device
JP5274815B2 (ja) 電力供給制御回路
CN102948076B (zh) 具有串联布置的jfet的开关装置
GB2468000A (en) Over-current protection circuit and motor controller
KR20170100271A (ko) 배터리 보호 회로 및 이를 포함하는 배터리 팩
CN102419568B (zh) 输入电路以及输入装置
CN101815378A (zh) 一种led恒流源输出短路保护电路
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
CN111739458B (zh) 驱动电路和显示驱动芯片
CN102934349B (zh) 用于模块化的多级转换器的双模块
CN105990825A (zh) 过电压保护装置
CN104145401A (zh) 用于电储能器的控制模块,具有控制模块的储能单元,不间断供电装置,以及控制模块的操作方法
US7800249B1 (en) Power supply system
CN102006040A (zh) 一种igbt电路
CN103869201B (zh) 一种接口连接偏位侦测和保护电路
CN110663180B (zh) 开关设备
KR20060121098A (ko) 에러 전송 장치를 구비하고 전력 반도체 스위치를 구동하기위한 회로 장치 및 이에 대한 방법
JP2007088550A (ja) 半導体リレー装置
CN102810849B (zh) 欠压保护***
US7102252B2 (en) Multi-function solid-state switch
EP3484003A1 (en) Circuit arrangement for an electric power converter, electric power converter for a vehicle and vehicle
CN105324908A (zh) 电池的充电、放电控制回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant