CN102388413A - 有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备 - Google Patents

有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备 Download PDF

Info

Publication number
CN102388413A
CN102388413A CN2010800132833A CN201080013283A CN102388413A CN 102388413 A CN102388413 A CN 102388413A CN 2010800132833 A CN2010800132833 A CN 2010800132833A CN 201080013283 A CN201080013283 A CN 201080013283A CN 102388413 A CN102388413 A CN 102388413A
Authority
CN
China
Prior art keywords
electrode
line
active
drain electrode
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800132833A
Other languages
English (en)
Inventor
齐藤裕
野田洋一
山元良高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Sharp Corp
Original Assignee
Seiko Epson Corp
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Sharp Corp filed Critical Seiko Epson Corp
Publication of CN102388413A publication Critical patent/CN102388413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了有源矩阵基板及其制造方法，其中减少光刻工艺的数量，并降低制造成本。本发明还提供了使用由该制造方法所制造的有源矩阵基板的显示设备。在用于在有源基板上形成构成显示设备的像素的工艺中，通过对光致抗蚀剂膜或者对其中通过涂布制备有源矩阵和显示电极的黑色光致抗蚀剂膜执行半色调曝光来形成堤或蚀刻图形，由此处理绝缘膜，并且通过喷墨法来制备透明导电膜和彩色滤光片。

Description

有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备
技术领域
本发明涉及包括其中形成了诸如薄膜晶体管的薄膜元件的有源矩阵基板(有源基板、TFT基板)的显示器件。特别地，本发明涉及有源矩阵基板及其制造方法，并且涉及使用由该方法所制造的有源矩阵基板的显示器件。
背景技术
在有源模式的平板型显示器件(FPD)(例如，液晶显示器件或有机电致发光器件)中，像素区通过使用以薄膜晶体管为典型代表的有源矩阵来形成。以下将针对作为有源矩阵的实例的薄膜晶体管予以描述。作为用于形成像素区的薄膜晶体管，在大部分情况下采用反交错型结构。也就是说，栅电极被制备于诸如玻璃板的绝缘基板上，并且半导体层与绝缘层(例如，沟道区或源/漏区与绝缘层)叠合。
液晶显示器件的像素电路通过将以上所述的薄膜晶体管与用于给栅电极供应信号的扫描线(栅极线)、用于给源电极供应数据信号的数据线(也称为“信号线”)以及与漏电极连接并将电压施加于液晶层上的一个显示电极(例如，像素电极)组合来构成。源电极和漏电极在工作期间被切换，但是这些电极在此被描述为位置固定的。该像素电路按矩阵形式排布于其中的绝缘基板(以下也称为“像素阵列基板”、“薄膜晶体管基板(TFT基板)”或“有源矩阵基板”)，以及用于遮蔽到彩色滤光片的或者在彩色滤光片周围的光的遮光膜(一般称为“黑矩阵”)，以及必要时于其中制备另一个显示电极(也称为“对电极”或“公共电极”)的对基板被附接到一起，并且通过将液晶密封于它们之间，构成液晶面板。IPS模式或FFS模式同样是已知的，在IPS模式或FFS模式中公共电极被布置于有源基板一侧。诸如驱动电路、背光源等周边部件被安装于液晶面板上，并且构成液晶显示器件。在将像素电极或对电极用作一个显示电极时，则将对电极或像素电极称为另一个显示电极。在稍后将要描述的实施例中，描述将通过将它们中的一个称为像素电极或对电极而给出，并且将另一个称为对电极或像素电极。
在专利文献1中公开了用于减少以上所述的有源矩阵基板的光刻工艺的数量的方法。在专利文献1中，栅极绝缘膜、优选使用硅的半导体层，以及欧姆接触层(n+层)依次制备于通过化学气相沉积(CVD)法将栅极线制备于其中的基板上。此外，将要作为源电极和漏电极的金属薄膜通过溅射形成于上述基板之上。然后，将光敏抗蚀剂(光致抗蚀剂)涂布于金属薄膜上。通过使用半色调曝光法的光刻工艺，源电极和漏电极的图形化，岛(island)(有源层岛)的形成，以及对欧姆接触层的沟道区的蚀刻的去除同时进行。
此外，专利文献2描述了用于通过两次执行半色调曝光法(即，通过在使用半色调曝光法来制造有源矩阵基板的方法中的四个光刻工艺)来制备TN模式、MVA模式和IPS模式的有源矩阵基板的方法。
存在其中将彩色滤光片布置于对基板上的许多情形。根据专利文献3，彩色滤光片不是布置于对电极上，而是布置于有源矩阵基板的像素电极上。要制备该彩色滤光片，通过图形化像素区的整个表面而布置抗蚀剂用以制备堤(bank)。在由这些堤所制备的凹部(凹槽)中，涂布有色墨，以制备各种颜色的彩色单元像素(彩色单元)。然后，将含有黑色材料的墨滴在彩色单元周围并涂布，并且制备遮光层(黑矩阵)。
根据专利文献4，开口区被设置于有源矩阵基板的薄膜晶体管(TFT)之间。然后，通过喷墨法来滴下固化墨，以及通过固化来制备彩色滤光片，并且在该彩色滤光片上制备像素电极。
专利文献5公开了一种方法，根据该方法，栅极绝缘膜、半导体层岛及沟道区被制备于其中制备了栅极线和存储容量线的绝缘基板上。然后，用于形成数据线、源电极和漏电极，以及彩色滤光片和像素电极的凹槽由聚酰亚胺膜的堤制备。然后，必要时将墨滴到每个堤的凹槽之内，并且对它进行涂布。特别地，在用于制备像素电极的堤的凹槽中，滴下并涂布用于制备彩色滤光片的墨。然后，在该彩色滤光片的上表面滴下并涂布将要作为像素电极的导电性墨。像素电极与漏电极的一部分连接到一起，以及数据线的一部分与源电极的一部分连接，并且制成有源矩阵基板。
[现有技术参考文献]
[专利文献]
[专利文献1]JP-A-10-163174
[专利文献2]JP-A-2007-310334
[专利文献3]JP-A-7-134290
[专利文献4]JP-A-9-292633
[专利文献5]JP-A-2003-315829
发明内容
[发明待解决的问题]
在以上所述的液晶显示器件的制造中，薄膜通过在真空状态下用CVD或溅射的气相沉积法来形成。对于这样形成的薄膜的图形化，执行涂布、掩模曝光、光致抗蚀剂的显影这些工艺，并且通过蚀刻来去除不必要的区域。这些光刻工艺被重复执行。结果，许多工艺是制造有源矩阵基板所需的，而这导致了更高的制造成本。
在彩色滤光片布置于对基板上的液晶显示器件中，通过对像素的光透射区与有源矩阵基板上的彩色滤光片之间的位置对准精度予以考虑，黑矩阵被制备使得彩色滤光片的每个单元将小于像素电极的光透射区。结果，像素的数值孔径过于小，而这导致增加液晶显示器件制造的功率消耗。
此外，还提出了用于在有源矩阵基板的像素阵列上制备彩色滤光片的方法，但是光刻工艺是制造用于彩色滤光片的制备的专用堤所必需的，并且制造工艺的数量并没有充分减少。
本发明的目的是要提供有源矩阵基板以及制造该有源矩阵基板的方法，减少光刻工艺的数量，以及降低制造成本，并且还提供使用由该制造方法所制造的有源矩阵基板的显示器件。
[问题的解决方法]
本发明的特征在于采用用于通过抗蚀剂涂布法(优选通过缝涂布法)来制备光致抗蚀膜的方法作为用于在显示器件的有源基板上制备薄膜矩阵(例如，薄膜晶体管)的工艺，以及在于采用半色调曝光法用于光敏抗蚀膜的图形化。
[发明效果]
本发明的特征在于将半色调曝光法应用于由抗蚀剂所形成的堤凹槽的制备，该堤凹槽是用于制造有源矩阵基板和液晶显示器件的喷墨法的墨的接收器，其中所述喷墨法在总体上减少了工艺的数量并且以较低成本来制造有源矩阵基板和液晶显示器件。在下文中，由堤所围绕的凹部(堤凹槽)可以简称为“堤”。
为了处理在液晶显示器件中由于与对基板的对准精度而使得显示器件的光透射区小于像素电极的光透射区的问题，在有源矩阵基板的像素阵列上制备彩色滤光片，并且能够通过将与用于制备像素电极的堤同样的堤用于制备彩色滤光片而提高数值孔径。
通过使用半色调曝光法来制备共用的堤，对用于覆盖栅极线的端子区和数据线的端子区的栅极绝缘膜执行蚀刻。此外，通过使数据线以及其端子区的连接露出，能够大量地减少制造工艺的数量，并且还能够极大地提高显示器件的数值孔径。结果，能够降低用于制造液晶显示器件的功率消耗。此外，如上所述，通过在有源矩阵基板的像素阵列上制备彩色滤光片，则不要求与对基板的对准精度。因而，由与有源矩阵基板的材料不同的材料制成的基板能够用作对电极的材料。这使得有可能采用具有较高的光透射率的廉价的玻璃基板或塑料基板，并且这有利于大幅度降低材料成本。
对于FFS模式的液晶显示器件，首先将彩色滤光片制备于有源矩阵基板的像素上，在有源矩阵基板中公共线形成于与栅极线和栅电极相同的层上。在通过遍布式(allover)沉积将透明的像素电极形成于彩色滤光片上之后，通过CVD来沉积层间绝缘膜。光致抗蚀剂涂布于层间绝缘膜上，以及通过半色调曝光法来执行图形化，并且形成了堤，该堤由具有高的光透射性质的抗蚀剂材料制成，该抗蚀剂材料用于形成梳状公共电极(公共电极、对电极)。然后，去除用于连接公共电极与公共线的公共电极连接的层间绝缘膜并且使连接电极的公共电极露出。在去除了覆盖用于通过灰化来形成梳状电极的堤凹槽的底表面的堤材料之后，梳状透明的公共电极通过喷墨法形成于梳状的抗蚀剂图形上。结果，能够大量地减少工艺的数量，并且能够极大地提高显示器件的数值孔径。由与有源矩阵基板的材料不同的材料制成的基板可以用作对电极的材料。通过采用具有较高的光透射率的廉价的玻璃基板或塑料基板，有可能提供大幅度降低材料成本的显示器件。
附图说明
图1是根据本发明的实施例1的第一光刻工艺的步骤和第二光刻工艺的步骤的说明图；
图2A是用于说明在本发明的实施例1中的工艺的平面图；
图2B是沿着图2A中的线A-A的截面图；
图2C是沿着图2A中的线A-A的截面图，用于说明在图2B所示的工艺之后的工艺；
图3A是有源矩阵基板的基本部分的平面图，用于说明在图1所示的第二光刻工艺中所制备的薄膜晶体管、数据线、源电极和漏电极；
图3B是沿着图3A中的线B-B的截面图，示出了其中抗蚀剂通过图形化成预定的图形的方式来形成的状态；
图3C是沿着图3A的线B-B的截面图，示出了其中通过将由图形化所制备的抗蚀剂用作蚀刻掩模来对除了岛部和薄膜晶体管的附加容量部分外的区域执行蚀刻的状态；
图3D是沿着图3A中的线B-B的截面图，示出了其中通过灰化来处理抗蚀剂以减小抗蚀剂膜的厚度而在半色调曝光部分302上制备开口，以及通过蚀刻在较低的层内的源-漏金属来制备半导体岛的状态；
图3E是沿着图3A中的线B-B的截面图，示出了其中在制备了半导体岛之后去除上层之上的光致抗蚀剂的状态；
图4A是在本发明的实施例1中的第三光刻工艺的步骤的说明图；
图4B是像素区的基本部分的平面图，用于示出其中像素电极由第三光刻工艺制备的状态；
图4C是沿着图4B中的线C-C的截面图，用于说明制备像素电极的工艺的基本步骤；
图4D是在图4C之后的沿着图4B中的线C-C的截面图，用于说明制备像素电极的工艺的基本步骤；
图4E是在图4D之后的沿着图4B中的线C-C的截面图，用于说明制备像素电极的工艺的基本步骤；
图5A是的基本部分的平面图，用于说明在本发明的实施例1中的端子区的布置；
图5B是沿着图5A中的线D-D的截面图；
图5C是沿着图5A中的线D-D的截面图，用于说明在图5B的工艺之后的工艺；
图5D是沿着图5A中的线D-D的截面图，用于说明在图5C之后的工艺；
图5E是沿着图5A中的线D-D的截面图，用于说明在图5E之后的工艺；
图6A是在本发明的实施例2的第三光刻工艺中的步骤的说明图；
图6B是像素区的基本部分的平面图，示出了其中黑色光致抗蚀剂在第三光刻工艺中涂布并通过半色调曝光来处理的状态；
图6C是沿着图6B中的线E-E的截面图；
图6D是沿着图6B中的线E-E的截面图，用于说明在图6C的工艺之后的工艺；
图6E是沿着图6B中的线E-E的截面图，用于说明在图6D的工艺之后的工艺；
图6F是沿着图6B中的线E-E的截面图，用于说明在图6E的工艺之后的工艺；
图7A是有源矩阵基板的基本部分的平面图，用于说明在本发明的实施例2中的端子区的布置；
图7B是沿着图7A中的线F-F的截面图；
图7C是沿着图7A中的线F-F的截面图，用于说明在图7B的工艺之后的工艺；
图7D是沿着图7A中的线F-F的截面图，用于说明在图7C的工艺之后的工艺；
图7E是沿着图7A中的线F-F的截面图，用于说明在图7D的工艺之后的工艺；
图8是在本发明的实施例3的第三光刻工艺中的步骤的说明图；
图8A是在本发明的实施例3中的有源矩阵基板的像素区的基本部分的平面图；
图8B是沿着图8A中的线U-U的截面图，示出了其中抗蚀剂通过半色调曝光来处理的状态；
图8C是沿着图8A中的线U-U的截面图，示出了其中抗蚀剂在图8B的图形化之后通过灰化来处理的状态；
图8D是沿着图8A中的线U-U的截面图，示出了其中在将图8C的抗蚀剂用作堤的情况下将墨液滴注入必要区域内并且这些液滴连接至漏电极以制备像素电极的状态；
图9A是根据本发明的实施例3的有源矩阵基板的端子的基本部分的平面图；
图9B是沿着图9A中的线V-V的截面图，示出了从抗蚀剂涂布到数据线与数据线端子连接的工艺；
图9C是在图9B的工艺之后的沿着图9A中的线V-V的截面图，示出了从抗蚀剂涂布到数据线与数据线端子连接的工艺；
图9D是在图9C的工艺之后的沿着图9A中的线V-V的截面图，示出了从抗蚀剂涂布到数据线与数据线端子连接的工艺；
图9E是在图9D的工艺之后的沿着图9A中的线V-V的截面图，示出了从抗蚀剂涂布到数据线与数据线端子连接的工艺；
图9E是在图9D的工艺之后的沿着图9A中的线V-V的截面图，示出了从抗蚀剂涂布到数据线与数据线端子连接的工艺；
图9F是在图9E的工艺之后的沿着图9A中的线W-W的截面图，示出了从抗蚀剂涂布到公共线与公共电极连接的连接的工艺；
图9G是在图9F的工艺之后的沿着图9A中的线W-W的截面图，示出了从抗蚀剂涂布到公共线与公共电极连接的连接的工艺；
图9H是在图9G的工艺之后的沿着图9A中的线W-W的截面图，示出了从抗蚀剂涂布到公共线与公共电极连接的连接的工艺；
图9I是在图9H的工艺之后的沿着图9A中的线W-W的截面图，示出了从抗蚀剂涂布到公共线与公共电极连接的连接的工艺；
图10A在本发明的实施例3中用于在像素电极之上制备梳状公共电极的有源矩阵基板的光刻工艺的说明图；
图10B是有源矩阵基板的像素区的基本部分的平面图，用于说明其中在本发明的实施例3中将公共电极制备于像素电极上的状态；
图10C是沿着图10B中的线X-X的截面图；
图10D是沿着图10B中的线X-X的截面图，用于说明在图10C的工艺之后的工艺；
图11A是有源矩阵基板的端子的基本部分的平面图，用于说明在本发明的实施例3中将公共电极制备于像素电极上的状态；
图11B是沿着图10B中的线Y-Y的截面图，用于说明在像素电极上形成公共电极的工艺；
图11C是在图11B之后的沿着图10B中的线Y-Y的截面图，用于说明在像素电极上形成公共电极的工艺；
图11D是在图11C之后的沿着图10B中的线Y-Y的截面图，用于说明在像素电极上形成公共电极的工艺；
图11E是在图11D之后的沿着图10B中的线Y-Y的截面图，用于说明在像素电极上形成公共电极的工艺；
图12A是在本发明的实施例4的第四光刻工艺中的步骤的说明图；
图12B是在本发明的实施例4的像素电极制备于其中的基板上的像素区的基本部分的平面图；
图12C是沿着图12B中的线Z-Z的截面图；
图12D是沿着图12B中的线Z-Z的截面图，用于说明在图12C的工艺之后的工艺；
图13A是沿着图12B中的线AA-AA的截面图；
图13B是沿着图12B中的线AA-AA的截面图，用于说明在图13A的工艺之后的工艺；
图14A是用于制备本发明的实施例4的公共电极的工艺的步骤的说明图；
图14B是本发明的实施例4的像素区的基本部分的平面图；
图14C是沿着图14B中的线BB-BB的截面图；
图14D是沿着图14B中的线BB-BB的截面图，用于说明在图14C的工艺之后的工艺；
图15A是沿着图14B中的线CC-CC的截面图；
图15B是沿着图14B中的线CC-CC的截面图，用于说明在图15A的工艺之后的工艺；
图16是在本发明的实施例5中FFS-COA模式的液晶显示器件用于制备栅极线、栅电极和公共线的以及用于在薄膜晶体管的沟道制备于其上的TFT基板上制备彩色滤光片和像素电极的工艺的说明图；
图17A是在本发明的实施例5的有源矩阵基板上的图像区的基本部分的平面图；
图17B是沿着图17A中的线E-E的截面图；
图17C是沿着图17A中的线E-E的截面图，用于说明在图17B的工艺之后的工艺；
图17D是沿着图17A中的线E-E的截面图，用于说明在图17C的工艺之后的工艺；
图17E是沿着图17A中的线E-E的截面图，用于说明在图17D的工艺之后的工艺；
图18A是沿着图17A中的线G-G的截面图，用于说明使公共电极与公共线连接的工艺；
图18B是在图18A之后的沿着图17A中的线G-G的截面图，用于说明使公共电极与公共线连接的工艺；
图18C是在图18B之后的沿着图17A中的线G-G的截面图，用于说明使公共电极与公共线连接的工艺；
图18D是在图18C之后的沿着图17A中的线G-G的截面图，用于说明使公共电极与公共线连接的工艺；
图18E是在图18D之后的沿着图17A中的线G-G的截面图，用于说明使公共电极与公共线连接的工艺；
图19A是在本发明的实施例5中的有源矩阵基板的端子的基本部分的平面图；
图19B是沿着图19A中的线F-F的截面图；
图19C是沿着图19A中的线F-F的截面图，用于说明在图19B的工艺之后的工艺；
图19D是沿着图19A中的线F-F的截面图，用于说明在图19C的工艺之后的工艺；
图19E是沿着图19A中的线F-F的截面图，用于说明在图19D的工艺之后的工艺；
图20是在本发明的实施例5中用于制备有源矩阵基板的公共电极连接的工艺的说明图；
图20A是在本发明的实施例5中的有源矩阵基板的像素区的平面图；
图20B是沿着图20A中的线H-H的截面图；
图20C是沿着图20A中的线H-H的截面图，用于说明在图20B的工艺之后的工艺；
图20D是沿着图20A中的线J-J的截面图；
图20E是沿着图20A中的线J-J的截面图，用于说明在图20D的工艺之后的工艺；
图21是在本发明的实施例5中的说明图，用于制备有源矩阵基板的公共电极的工艺；
图21A是在本发明的实施例5中的有源矩阵基板的梳状公共电极的平面图；
图21B是沿着图21A中的线K-K的截面图；
图21C是沿着图21A中的线K-K的截面图，用于说明在图21B的工艺之后的工艺；
图21D是沿着图21A中的线L-L的截面图；
图21E是沿着图21A中的线L-L的截面图，用于说明在图21D的工艺之后的工艺；
图22是在本发明的实施例6中的说明图，用于在有源矩阵基板上制备公共电极的工艺；
图23A是在本发明的实施例6中的有源矩阵基板的像素区的平面图；
图23B是在本发明的实施例6中的有源矩阵基板沿着图23A中的线M-M的截面图；
图23C是在本发明的实施例6中的有源矩阵基板沿着图23A中的线M-M的截面图，用于说明在图23B的工艺之后的工艺；
图24A是在本发明的实施例6中的有源矩阵基板的端子的平面图；
图24B是在本发明的实施例6中的有源矩阵基板沿着图23A中的线N-N的截面图；
图24C是本发明的实施例6的有源矩阵基板沿着图23A中的线N-N的截面图，用于说明在图24B的工艺之后的工艺；
图24D是本发明的实施例6的有源矩阵基板沿着图23A中的线N-N的截面图，用于说明在图24C的工艺之后的工艺；
图24E是本发明的实施例6的有源矩阵基板沿着图23A中的线N-N的截面图，用于说明在图24D的工艺之后的工艺；
图25是在本发明的实施例7中用于制备多畴垂直取向(MVA)模式的TFT基板的工艺的说明图；
图26A是示出根据本发明的实施例7的用于将像素划分成缝形式的多畴垂直取向(MVA)模式的TFT基板的一个像素的部分的平面图；
图26B是在本发明的实施例7中的TFT基板沿着图26A中的线O-O的截面图；
图26C是一个像素的平面图，用于说明在本发明的实施例7中突起(protrusion)被设置于多畴垂直取向(MVA)模式的像素上的另一个像素电极的布置；
图26D是沿着图26C中的线P-P的截面图；
图26E是沿着图26C中的线P-P的截面图，用于说明在图26D的工艺之后的工艺；
图27是在本发明的实施例8中用于制备彩色滤光片布置于TFT基板一侧的多畴垂直取向(MVA-COA)模式的TFT基板的工艺的说明图；
图28A是示出根据本发明的实施例8中的将像素划分成缝形式的多畴垂直取向(MVA)模式的TFT基板的一个像素的区域的平面图；
图28B是沿着图28A中的线Q-Q的截面图；
图28C是一个像素的平面图，用于说明在本发明的实施例8中突起被设置于多畴垂直取向(MVA-COA)模式的像素上的另一个像素电极的布置；
图28D是沿着图28C中的线R-R的截面图；
图28E是沿着图28C中的线R-R的截面图，用于说明在图28D的工艺之后的工艺；
图29是在本发明的实施例9中用于制备彩色滤光片布置于TFT基板一侧的多畴垂直取向(MVA-COA)模式的TFT基板的第三光刻工艺的说明图；
图30A是图像区的基本部分的平面图，示出了其中在第三光刻工艺中涂布黑色光致抗蚀剂并且执行半色调曝光的状态；
图30B是沿着图30A中的线E-E的截面图，示出了其中执行了图29的步骤(S-63)所说明的第三光刻工艺的状态；
图30C是沿着图30A中的线E-E的截面图，用于说明在图30B的工艺之后的工艺；
图30D是沿着图30A中的线E-E的截面图，用于说明在图30C的工艺之后的工艺；
图30E是沿着图30A中的线E-E的截面图，用于说明在图30D的工艺之后的工艺；
图31A是示出根据本发明的实施例9中用于将像素划分成缝形式的多畴垂直取向(MVA)模式的TFT基板的一个像素的区域的平面图；
图31B是沿着图31A中的线S-S的截面图；
图31C是沿着图31A中的线S-S的截面图；
图32A是一个像素的平面图，用于说明在本发明的实施例9中突起被设置于彩色滤光片布置于TFT基板一侧的多畴垂直取向(MVA-COA)模式的像素上的另一个像素电极的布置；
图32B是沿着图32A中的线T-T的截面图；
图33A是用于示出在本发明的实施例10中具有彩色滤光片、像素电极等制备于其内的堤的TFT基板的一个像素区的平面图，其中所述堤在彩色滤光片布置于TFT基板一侧的像素电极的布置中被设计成双层结构；
图33B是沿着图33A中的线DD-DD的截面图；
图33C是沿着图33A中的线DD-DD的截面图，用于说明在图33B的工艺之后的工艺；
图33D是沿着图33A中的线DD-DD的截面图，用于说明在本发明的实施例10中的另一个像素电极的布置，在该布置中绝缘膜在彩色滤光片布置于TFT基板一侧的像素电极的布置内的黑色堤制备之前通过喷墨制备于沟道区上；
图33E是沿着图33A中的线DD-DD的截面图，用于说明在图33D的工艺之后的工艺；
图33F是沿着图33A中的线DD-DD的截面图，用于说明在图33E的工艺之后的工艺；以及
图34是用于说明根据本发明的显示器件的布置实例的液晶显示器件的示意图。
附图标记
100 绝缘基板
200 栅极金属(用于栅极线、栅电极及容量线的金属膜)
201 栅极线
202 栅电极
203 存储容量线(公共线)
300 抗蚀剂(光敏光致抗蚀剂)
301 抗蚀剂(在灰化之后)
302 抗蚀剂(半色调曝光区)
400 栅极绝缘膜(SiN)
500 半导体层(Si)
501 欧姆接触层(n+Si)
600 源极/漏极金属(S/D金属：用于数据线、源电极、漏电极的金属膜)
601 数据线(信号线DL)
602 源电极(SD1)
603 漏电极(SD2)
604 沟道
700 IJ抗蚀剂堤(由缝涂布机涂布；半色调曝光)
701 IJ抗蚀剂堤(在灰化之后；用于制备像素电极的堤)
702 抗蚀剂(半色调曝光区)
703 凸脊(用于防止彩色滤光片溢出和泄漏的堤)
704 绝缘抗蚀剂
705 绝缘膜(用于防止源电极和漏电极的沟道之间电流泄漏的绝缘膜)
700K IJ黑色抗蚀剂堤
701K IJ黑色抗蚀剂堤(在灰化之后)
800 像素电极(PX)
801 端子连接
803 公共线
804 公共电极连接电极
805 公共电极
806 ITO(透明导电膜)
807 公共电极连接
808 像素分隔物
809 连续区域
900 栅极线端子
901 数据线端子
902 公共线端子
1000 接触孔
1100 彩色滤光片
1100G 彩色滤光片G(绿色滤光片)
1100B 彩色滤光片B(蓝色滤光片)
1100R 彩色滤光片R(红色滤光片)
1200 层间绝缘膜
1700 抗蚀剂
1800 凸脊
2000 对基板
2001 取向膜(取向层)
2002 液晶
2003 背光源
2004 驱动器
2005 显示控制器件
具体实施方式
在以下所描述的实施例中，在用于在显示器件的有源基板上制备薄膜晶体管的层的工艺中或者在用于制备诸如像素电极或公共电极的导电膜的工艺中，通过使用基于光致抗蚀剂的涂布和半色调曝光的抗蚀剂堤的图形化(优选通过缝涂布法)来减少光刻工艺的数量。
[实施例1]
参照图1到图5E，以下将给出关于根据本发明的实施例1的有源矩阵基板的以及关于它的制造方法的描述。实施例1基于所谓的TN模式，并且它涉及将要用于液晶显示器件内的有源矩阵基板，该有源矩阵基板构成了某种类型的液晶显示器件，在该液晶显示器件中像素电极(即，多个显示电极中的一个显示电极)布置于有源矩阵基板一侧，而对电极(公共电极)(即，另一个显示电极)和彩色滤光片布置于对基板一侧。薄膜晶体管被用作有源元件。在下文中，有源矩阵基板被称为薄膜晶体管基板，或者简称为TFT基板。
图1到图3E是用于说明在本发明的实施例1中的第一光刻工艺的步骤和第二光刻工艺的步骤的示图。第一光刻工艺包括制备栅极线和栅电极以及存储容量线(公共线)的步骤。第二光刻工艺包括通过数据线、源电极/漏电极和背沟道的蚀刻从半导体岛(有源层岛)制备到沟道制备的步骤。背沟道是在晶体管的沟道区的后表面上的间隙，其中对在半导体岛的上层之上的源电极/漏电极的间隙内的欧姆接触层(n+层)的蚀刻被去除。该欧姆接触层是导电性的，以及通过对该层执行蚀刻，源电极和漏电极被设置于半导体上的相对位置，并且制备了晶体管沟道。
第一光刻工艺包括：
步骤(步骤1，以下称为“步骤(S-1)”)：对绝缘基板(以下简称为“基板”)上的栅极金属执行栅极金属溅射，其中没有生成污染半导体层的离子并且优选使用具有低的热膨胀系数的玻璃；
步骤(S-2)：将光致抗蚀剂涂布于所溅射的栅极金属上，并且在掩模曝光及显影处理之后，抗蚀剂保留于栅极线、栅电极和存储容量线的区域之上；以及
步骤(S-3)：执行蚀刻，并且将除了栅极线、栅电极和存储容量线的区域外的栅极金属去除。
在步骤(S-2)中的光致抗蚀剂的涂布可以通过缝涂布法、喷墨法(IJ)或者通过旋涂法来执行。
第二光刻工艺包括：
用于3层CVD膜沉积的步骤(S-4)：通过CVD按顺序来沉积栅极绝缘层(SiN)、硅层(a-Si)和欧姆接触层(n+)，以覆盖栅极线、栅电极和存储容量线；
步骤(S-5)：将用于源极/漏极的金属(用于制备数据线、源电极和漏电极的金属)溅射于3层CVD膜沉积上；
步骤(S-6)：在涂布了用于覆盖用于源极/漏极的金属的光致抗蚀剂之后，并且在使用半色调曝光掩模对光致抗蚀剂进行曝光和显影之后，保留在半导体岛、数据线、源电极和漏电极的区域上的抗蚀剂；
步骤(S-7)：通过将残留的抗蚀剂用作蚀刻掩模来对用于源极/漏极的金属执行蚀刻；
步骤(S-8)：对在步骤(S-7)中所露出的欧姆接触层(n+)以及其下的硅层(a-Si)执行蚀刻；
步骤(S-9)：通过灰化来减小蚀刻剂的厚度并且在半色调曝光区302(沟道区)上制备开口，以及使用于源极/漏极的金属露出；
步骤(S-10)：对半色调曝光区的开口处所露出的用于源极/漏极的金属执行蚀刻，并且使欧姆接触层(n+)露出；以及
步骤(S-11)：对半色调曝光区的开口处所露出的欧姆接触层(n+)执行背沟道蚀刻。
不必说，所述处理可通过在以上所述的那些蚀刻步骤中改变蚀刻条件(例如，蚀刻剂)来执行。作为一般类型的蚀刻，对金属执行湿法蚀刻，而对硅层和欧姆接触层(n+)则采用干法蚀刻。
图2A是用于说明栅极线和栅电极的图形化的基本部分的平面图，该栅极线和栅电极在图1A所示的第一光刻工艺中制备。图2B和图2C每个都表示沿着图2A中的线A-A的截面图，用于说明制备栅极线和栅电极的工艺的基本部分。图2B示出了其中通过图形化来制备用于栅极线和栅电极的抗蚀剂的图形，并且存储容量线的抗蚀剂300的图形被制备在溅射于基板100上的栅极金属200上的状态。图2C示出了其中将抗蚀剂300用作掩模来对栅极金属200执行蚀刻，并且通过去除抗蚀剂300来制备栅极线201、栅电极202和存储容量线203的状态。
图3A是有源矩阵基板的基本部分的平面图，用于说明在图1A的第二光刻工艺中所制备的薄膜晶体管、数据线、源电极和漏电极。在由两个栅极线201和两个数据线601所包围的区域内，制备了一个单元像素(子像素，该子像素在彩色显示的情形中为彩色像素)。
图3B到图3E每个都表示沿着图3A中的线B-B的截面图，用于说明制备薄膜晶体管、数据线、源电极和漏电极的工艺的基本部分。在图3B中，栅极绝缘膜(SiN)400、硅层(a-Si)500及欧姆接触层(n+)501按该顺序通过CVD来沉积以覆盖图2A所示的栅极线201、栅电极202和存储容量线203(3层CVD膜沉积)。在该3层CVD膜沉积上，通过溅射来沉积将要作为源极线、源电极和漏电极的源极/漏极金属(S/D金属)。此外，使用缝涂布机(可以使用喷墨装置)将光致抗蚀剂涂布于源极/漏极金属上，并且使该光致抗蚀剂变干燥以具有光致抗蚀剂层300。该光致抗蚀剂层300通过曝光掩模来曝光，其中该曝光掩模在自身的一部分上具有半色调开口。半色调曝光区302被布置于制备薄膜晶体管的沟道的位置处。然后，沿着半色调曝光区302的线B-B的间隙将是沟道宽度。
在该曝光工艺中，使用了负型光致抗蚀剂，并且该负型光致抗蚀剂被这样设计使得完全曝光的部分(全曝光区)的光致抗蚀剂的整个层被溶解，而由曝光掩模所制备的遮蔽部分不可溶于显影溶液。曝光掩模被这样布置使得它具有透光率比全曝光部分低的图形，或者将曝光掩模设计为开口图形使得曝光量由于光干涉而降低，以及在该部分上的光致抗蚀剂的增溶反应被阻止。半色调曝光区的光量通过与灰化(稍后将会描述)时的抗蚀剂损失量的关系来确定。曝光掩模可以这样布置，通过使用正型光致抗蚀剂，必要时可以结合具有相反曝光特性的曝光掩模来执行半色调曝光。图3B示出了其中抗蚀剂被处理成图形化所需的图形的状态。
在图3C中，通过将由图形化所处理的抗蚀剂用作蚀刻掩模来对薄膜晶体管的岛区和数据线区执行蚀刻。在该处理中，对将要作为数据线、源电极和漏电极的源极/漏极金属(S/D金属)执行蚀刻(步骤S-7)。此外，在欧姆接触层(n+)501之后对硅层(a-Si)500执行蚀刻。在源极/漏极金属(S/D金属)600、欧姆接触层(n+)501和硅层(a-Si)500的蚀刻中，使用适用于这些层中的每个层的蚀刻剂。
在图3D中，抗蚀剂300通过灰化来处理，并且抗蚀剂膜的厚度被减小。然后，使半色调曝光区302制备开口，并且露出了下层的源极/漏极金属600(S-9)。对裸露的沟道部分的源极/漏极金属600执行蚀刻(S-10)。然后，蚀刻欧姆接触层(n+)501(背沟道蚀刻：步骤S-11)。最后，去除抗蚀剂。这种状态示出于图3E中。以上是关于根据本发明的第一光刻工艺和第二光刻工艺的描述。
图4A到图5E每个都用于说明本发明的实施例1的第三光刻工艺。图4A用于说明本发明的实施例1的第三光刻工艺的步骤。光致抗蚀剂由缝涂布机涂布于图3E所示的薄膜晶体管基板上。然后，通过使用半色调曝光掩模，像素区和用于将像素电极(作为多个显示电极中的一个显示电极)连接到漏电极的接触孔通过半色调曝光来处理。栅极线的端子和数据线的端子通过全曝光来处理，并且在像素电极周围制备堤(步骤S-12)。该步骤(S-12)是第三光刻工艺。
将该抗蚀剂用作掩模，使栅极线的端子和数据线的端子露出(步骤S-13)。然后，抗蚀剂通过灰化来处理，并且去除在像素区和接触孔上的抗蚀剂(步骤S-14)。像素区和接触孔由抗蚀剂堤所包围。在这些堤之内，将含有散布于其中的透明导电膜材料(优选使用ITO)的墨滴到这些堤之内，并对该墨进行涂布(步骤S-15)。然后，烘焙墨膜，并且使像素电极连接至薄膜晶体管。
图4B是像素区的基本部分的平面图，示出了其中在本发明的实施例1的第三光刻工艺中制备像素电极的状态。像素电极800经由接触孔1000与薄膜晶体管TFT的漏电极连接。在与薄膜晶体管TFT的漏电极连接于接触孔1000的情况下，像素电极800被布置于在两个栅极线201和两个数据线之上所制备的堤701内。
图4C到图4E每个都表示沿着图4B中的线C-C的截面图，用于说明制备像素电极的工艺的基本部分。在图4C中，光致抗蚀剂由缝涂布机涂布于图3E所示的薄膜晶体管上。通过使用半色调曝光掩模，将像素区和像素电极连接到漏电极的接触孔通过半色调曝光来处理。栅极线的端子和数据线的端子通过全曝光来处理，并且使堤布置于像素电极周围。这是图4A所示的步骤(S-12)所说明的第三光刻处理的状态。在该第三光刻处理中，抗蚀剂膜由于对像素区和接触孔1000的半色调曝光而变薄。数字702表示抗蚀剂，该抗蚀剂在半色调曝光区上是较薄的。在半色调曝光区上的抗蚀剂702由厚的抗蚀剂700所包围。
图4D示出了其中抗蚀剂膜700和在半色调曝光区上的抗蚀剂702通过灰化来处理并且厚度被减小的状态。通过灰化，在像素区和接触孔上的抗蚀剂被去除。残留的抗蚀剂701的膜厚是有所变薄，以至半色调曝光区的抗蚀剂702的程度，或者是略微更薄的。
图4E示出了其中通过喷墨法将含有散布于其中的透明导电材料(优选为ITO)的墨滴到由抗蚀剂701所制备的用于制备像素的堤之内，并且制备由透明导电膜制成的像素电极800的状态。像素电极800经由接触孔1000与薄膜晶体管的漏电极603连接。用于覆盖漏电极603的透明导电膜的上表面距基板100的高度“h”小于由抗蚀剂701制备的用于制备像素的堤的上表面距基板100的高度“H”。(高度h小于高度H)。这同样适用于以下所描述的其他实施例。
图5A是用于说明本发明的实施例1的端子区的布置的基本部分的平面图。图5A是与图5B(稍后给出)对应的平面图，其中端子区由栅极绝缘膜601所覆盖。图5B到图5E每个都表示沿着图5A中的线D-D的截面图。
图5B示出了其中由半色调曝光所处理的抗蚀剂膜700减小了在接触孔1000处的厚度的状态，其中该接触孔1000使数据线与端子901连接。图5C示出了其中通过将半色调曝光的抗蚀剂702用作蚀刻掩模来去除对栅极绝缘膜601的蚀刻的状态。图5D示出了其中蚀刻膜的厚度通过灰化来减小的状态，并且还示出了在接触孔1000上的抗蚀剂被去除以及数据线601被露出。
图5E示出了其中含有散布于其内的透明导电材料(优选为ITO)的墨通过喷墨法滴到接触孔1000并涂布于其上，以及这被制备为端子连接801的状态。数据线经由该端子连接801与端子901连接。端子连接801的上表面距基板100的高度“h′”小于由抗蚀剂701制备的用于制备像素的堤的上表面距基板100的高度“H′”。(高度h′小于高度H′)。这适用于以下所描述的其他实施例。在此，ITO(即，与像素电极800相同的材料)优选作为将要滴下并涂布于接触孔1000上的材料，尽管可以使用任何具有导电性质并具有与数据线400及端子901的较低的接触电阻的材料。例如，可以使用Ni、Mo、W等。
在以上所描述的本发明的实施例1中，通过减少光刻工艺的数量，能够通过在总体上减少工艺的数量来制造有源矩阵基板，并且能够以相对较低的价格来供应TN模式的液晶显示器件。
[实施例2]
参照图6A到图6F和图7A到图7E，以下将给出关于在本发明的实施例2中的有源矩阵基板及其制造方法的描述。实施例2涉及阵列上彩色滤光片的TN型液晶显示器件(TN-COA)模式，该模式具有彩色滤光片布置于有源矩阵基板之上的所谓的TN型液晶显示器件。类似于实施例1，薄膜晶体管被用作有源矩阵。在下文中，将给出关于作为薄膜晶体管(TFT)基板的有源矩阵基板的描述。
在实施例2中的第一光刻工艺和第二光刻工艺与结合实施例1的图1A到图3E所描述的那些相同，并且在此将不再给出详细的描述。以下将描述作为实施例2的特殊特征的第三光刻工艺的细节。
图6A是在实施例2的第三光刻工艺中的步骤的说明图。通过使用缝涂布机将具有混合于其内的黑色材料的黑色光致抗蚀剂涂布于图3E所示的薄膜晶体管基板上。用于将像素区和像素电极连接至漏电极的接触孔通过使用半色调曝光掩模的半色调曝光来处理，以及栅极线的端子和数据线的端子通过全曝光来处理，并且在像素电极周围制备黑色光致抗蚀剂(可以简称为“黑色抗蚀剂”)的堤(步骤S-16)。该步骤(S-16)是第三光刻工艺。
在无曝光的情况下制备的黑色抗蚀剂的凸脊(ridge)被设置于具有像素电极的区域与用于连接薄膜晶体管的像素电极和漏电极的接触孔之间。该凸脊用于在将喷墨涂布于像素电极之前防止通过喷墨法所涂布的彩色滤光片墨溢出。
通过将抗蚀剂用作掩模，栅极线的端子和数据线的端子被露出(步骤S-17)。然后，在通过灰化来处理了抗蚀剂之后，在像素区和接触孔上的抗蚀剂被去除(步骤S-18)。像素区和接触孔由黑色抗蚀剂的堤所包围。以上所描述的凸脊位于像素电极的区域与接触孔之间。
含有预定颜色之一(即，R、G或B之一)的彩色滤光片材料的墨通过喷墨法涂布于堤内以及在凸脊与像素电极较接近的一侧上(步骤S-19)。以上所述的凸脊防止彩色滤光片的墨漏出接触孔。黑色抗蚀剂的堤围绕着像素并且实现了作为黑矩阵的功能。然后，烘焙该墨膜，并且制备了彩色滤光片。
滴下并涂布含有散布于其内的透明导电材料(优选为ITO)的墨，使得该墨越过彩色滤光片的上层并越过凸脊以到达接触孔(步骤S-20)。然后，烘焙该墨膜，并且制备了作为与薄膜晶体管的漏电极连接的多个显示电极中的一个显示电极的像素电极。
在此，分开执行彩色滤光片的烘焙和像素电极的烘焙，然而彩色滤光片可以在不使用于制备像素电极的墨膜的制备发生问题的低温下烘焙，并且该烘焙操作可以同时进行。
图6B是其中在第三光刻工艺内涂布了黑色光致抗蚀剂并且示出了通过半色调曝光来处理的状态的像素区的基本部分的平面图。由半色调曝光所处理的区域包括其中像素电极制备为多个显示电极中的一个显示电极(彩色滤光片涂布于像素电极的下层之上)的区域以及接触孔区域。如图6B所示，接触孔1000通过凸脊703与其中形成像素电极的区域分隔。
图6C到图6F每个都是沿着图6B中的线E-E的截面图。图6C示出了其中执行了步骤(S-16)所说明的第三光刻处理的状态。也就是说，黑色光致抗蚀剂700K通过喷墨法涂布于薄膜晶体管基板上。用于将像素区和像素电极连接至漏电极的接触孔通过使用半色调曝光掩模的半色调曝光来处理，以及栅极线的端子和数据线的端子通过全曝光来处理，并且在像素电极周围布置了黑色堤(步骤S-16)。在该第三光刻工艺中，像素区和接触孔1000通过半色调曝光来处理，并且抗蚀剂膜是更薄的。由半色调曝光所处理的黑色抗蚀剂以702K表示。由半色调曝光所处理的抗蚀剂702K由厚的黑色抗蚀剂700K所围绕。
图6D示出了其中黑色抗蚀剂膜700K和由半色调曝光所处理的黑色抗蚀剂膜702K通过灰化来处理以减小厚度的状态。通过灰化，在像素上的和在接触孔上的抗蚀剂被去除。残留的黑色抗蚀剂701K的膜厚减小程度与在所去除的半色调曝光区上的黑色抗蚀剂702K的减小厚度相当或者稍微小于黑色抗蚀剂702K的减小厚度。
图6E示出了其中彩色滤光片墨1100被涂布于堤内用于制备由黑色抗蚀剂701K所制备的像素的区域上的状态。如图6F所示，含有散布于其内的透明导电材料(优选为ITO)的墨被滴至并涂布于彩色滤光片1100上并且越过凸脊703K以至接触孔1000，并且制备了像素电极800。像素电极800经由接触孔1000与薄膜晶体管的漏电极603连接。
图7A是用于说明在本发明的实施例2中的端子的布置的有源矩阵基板的基本部分的平面图。图7A是有源矩阵基板的平面图，该有源矩阵基板对应于图7B所示的有源矩阵基板，在图7B中端子由栅极绝缘膜601所覆盖。图7B到图7E每个都是沿着图7A的线F-F的截面图。
图7B示出了由半色调曝光所处理的黑色抗蚀剂膜700K在接触孔1000的区域内的厚度被减小了，该接触孔1000使数据线与其端子901连接。图7C示出了其中对栅极绝缘膜的蚀刻通过使用黑色抗蚀剂膜700K和由半色调曝光所处理的抗蚀剂702K来去除的状态。图7D示出了其中黑色抗蚀剂的厚度通过灰化来减小，以及在接触孔100内的黑色抗蚀剂被去除并且数据线601被露出的状态。
图7E示出了其中含有散布于其内的透明导电材料(优选为ITO)的墨被滴至并涂布于接触孔1000上，以及数据线601经由端子连接801与端子901连接的状态。在此，本文描述了ITO(该ITO是与像素电极800的材料相同的材料)优选作为将要涂布于接触孔1000上的材料，尽管可以使用任何具有导电性质且具有与数据线400和端子901的低的接触电阻的材料。例如，可以使用Ni、Mo、W等。这同样适用于以下将要描述的实施例。
在以上所描述的本发明的实施例2中，通过减少光刻工艺的数量，有可能通过数量更少的工艺来制造有源矩阵基板，并且总体上能够以廉价的制造成本来供应液晶显示器件。此外，通过在TFT基板一侧上制备彩色滤光片，能够在不考虑与对基板的对准公差的情况下提高数值孔径。结果，有可能降低为液晶显示器件的制造所需的功率消耗，有可能采用具有较高透光率的塑料基板，并且有可能产生使用降低了材料成本的塑料基板的阵列上彩色滤光片模式的TN型液晶显示器件。
[实施例3]
现在，参照图8到图11E，将给出关于在本发明的实施例3中的有源矩阵基板及其制造方法的描述。实施例3涉及用于所谓FFS(边缘场开关)型的液晶显示器件的有源矩阵基板。在实施例3中，用于在基板上制备栅极线、栅电极和附加容量线(公共线)的第一光刻工艺的以及用于制备薄膜晶体管的沟道的第二光刻工艺的步骤与以上所描述的实施例1和2中的步骤是相同的，并且在此将不再给出详细的描述。在此，描述从关于实施例3的第三光刻工艺的描述开始。在第一光刻工艺中，公共线与栅极线及栅电极同时制备，尽管公共线可以被看作是与实施例1和2中的附加容量线相同的。
图8是在本发明的实施例3的第三光刻工艺中的步骤的说明图。在第二光刻工艺所制备的基板上，光致抗蚀剂由缝涂布机来涂布。该光致抗蚀剂通过使用半色调曝光掩模来处理，以及堤(IJ堤)通过图形化来制备(步骤S-21)。
栅极绝缘膜通过蚀刻来去除，以及用于使栅极线端子900与公共线端子902及数据线端子901连接的接触孔1000以及用于连接数据线端子的接触孔1000，并且接触孔1000制备于公共线的公共电极连接上，以及使在下层之上的布线或电极露出(步骤S-22)。抗蚀剂的厚度通过灰化来减小(步骤S-23)。在由抗蚀剂所形成的堤内，含有作为透明导电膜的ITO的墨被散布于堤内，并且该墨通过喷墨法涂布。结果，ITO嵌入像素电极和接触孔之内，并且制备了用于连接的电极(步骤S-24)。
图8A是根据本发明的实施例3的有源矩阵基板的图像区的基本部分的平面图。一个单元像素(在彩色显示的情况下为每一个彩色像素，子像素)制备于由在基板100上的两个栅极线201和两个数据线601所围绕的区域上。图8A示出了其中抗蚀剂通过半色调曝光来处理并被显影，并且制备了堤700的状态。像素电极制备于其中的区域以及用于将像素电极连接至薄膜晶体管的漏电极的接触孔通过半色调曝光来处理，并且形成了薄的抗蚀剂膜702。公共线803沿与栅极线201平行的方向制备于像素的中心部分上。在像素电极制备于其中的区域内，堤的一部分突起于公共线803上方，并且形成了公共电极连接807，以及接触孔1000被布置于公共电极连接807之上。
图8B是沿着图8A的线U-U的截面图。薄膜晶体管阵列制备于基板100上。光致抗蚀剂被涂布于薄膜晶体管阵列上，并且通过使用半色调曝光掩模来执行曝光。通过使抗蚀剂显影，包括非曝光区700和半色调曝光区701的抗蚀剂通过图形化来制备。在非曝光区中，抗蚀剂是厚的，而在半色调曝光部分701上的抗蚀剂的膜厚是薄的。
图8C是沿着图8A中的线U-U的截面图，示出了其中由图形化所制备的抗蚀剂通过灰化来处理的状态。通过该灰化处理，抗蚀剂的厚度被减小，并且在半色调曝光部分上的抗蚀剂701被去除。结果，在像素电极所形成的区域上的栅极绝缘膜400被露出，并且漏电极603露出于接触孔1000内。含有散布于其内的透明导电材料(优选为ITO)的墨被涂布于露出的栅极绝缘膜400上以及涂布于接触孔1000上以覆盖漏电极603，并且制备了与薄膜晶体管的漏电极603连接的像素电极800。当喷墨被涂布时，抗蚀剂701起着堤的作用，并且墨滴被注入必要的区域之内。这种状态示出于图8D中。
图9A是根据本发明的实施例3的有源矩阵基板的基本部分的平面图。在有源矩阵基板的端子上，栅极线端子900、数据线端子901和公共线端子902被布置。抗蚀剂的堤701(图9D)具有公共电极连接807，该公共电极连接807突起至公共线803上方的制备像素的区域。接触孔1000被设置用于形成公共电极连接电极804(图9I)，其中公共电极将要与公共线80连接，作为另一个显示电极。
图9B到图9I每个都是沿着图9A的线V-V的截面图，示出了从抗蚀剂涂布到数据线与数据线端子连接的工艺。图9B示出了其中抗蚀剂700被涂布并通过使用半色调曝光掩模来曝光，并且然后抗蚀剂700被显影并通过图形化来处理的状态。数字702指示在半色调曝光区内的抗蚀剂。通过将该抗蚀剂图形用作蚀刻掩模来对栅极绝缘膜400执行蚀刻，并且使数据线901的区域和接触孔1000露出。这示出于图9C中。
图9D示出了其中在半色调曝光区上的抗蚀剂通过抗蚀剂灰化来去除并且露出了数据线601的状态。然后，含有散布于其内的ITO的墨通过喷墨法来涂布，并且制备了端子连接801。这种状态示出于图9E中。
图9F是沿着图9A中的线W-W的截面图，示出了从抗蚀剂涂布到公共电极连接电极制备的工艺。抗蚀剂70被涂布并且使用半色调曝光掩模来执行曝光。然后，半色调曝光区702被制备，以及该曝光区702被显影并且通过图形化来处理。在公共线803的一部分上，形成了结合图8A和图9A所说明的接触孔1000。在接触孔1000上的栅极绝缘膜400通过蚀刻来处理，并且露出了正下方的公共线803。这示出于图9G中。
图9H示出了其中对抗蚀剂执行灰化的状态，并且示出了全曝光部分为抗蚀剂膜701，该抗蚀剂膜701通过在全曝光部分内的灰化来减小其厚度。如图9H所示，ITO散布的墨通过喷墨涂布来涂布于接触孔1000上，并且制备了公共电极连接电极804。这示出于图9H中。ITO散布的墨的涂布在以上所述的端子连接电极和像素电极制备的同时执行。
图10A是根据本发明的实施例3的其中梳状公共电极布置于像素电极之上的有源矩阵基板的光刻工艺的说明图。在图10A中，层间绝缘膜通过CVD沉积于图8D、图9E和图9I所示的有源矩阵基板上(步骤S-25)。在层间绝缘膜上使用了氮化硅(SiN)，但是并不限于SiN。光致抗蚀剂通过缝涂布机涂布于层间绝缘膜上，并且通过使用半色调曝光掩模来执行曝光。该抗蚀剂被显影并且形成了抗蚀剂图形(步骤S-26)。
通过将该抗蚀剂图形用作蚀刻掩模来对层间绝缘膜执行蚀刻，并且使公共电极连接和端子露出(步骤S-27)。然后，对抗蚀剂执行灰化，并且去除在半色调曝光部分上的抗蚀剂(步骤S-28)，以及含有散布于其内的透明导电材料(优选为ITO)的墨通过喷墨涂布来涂布(步骤S-29)。ITO墨被注入抗蚀剂的堤内。然后，烘焙该墨膜并且制备了与公共线连接的梳状公共电极。
图10B是有源矩阵基板的像素区的基本部分的平面图，用于说明其中公共电极制备于像素电极上的状态。在基板100上，梳状公共电极805通过层间绝缘膜1200来布置。公共电极805经由公共电极连接电极804与公共线803连接。
图10C和图10D每个都是沿着图10B的线X-X的截面图。层间绝缘膜(SiN)1200被布置于结合图8A和图9A所说明的基板上。此外，光致抗蚀剂700被涂布于该层间绝缘膜1200上，并且通过使用半色调曝光掩模的半色调曝光法来处理。在显影之后，公共电极连接和梳状公共电极图形被形成。对图10D所示的抗蚀剂执行灰化，并且制备了包围像素区和接触孔的堤。结果，梳状抗蚀剂图形701渗入下层之上的层间绝缘膜1200。
图11A是有源矩阵基板的端子的基本部分的平面图，用于说明其中公共电极形成于像素电极上的状态。梳状公共电极805通过层间绝缘膜制备于基板100上。公共电极805经由公共电极连接电极804与公共线803连接。
图11B到图11E每个都是沿着图10B的线Y-Y的截面图，用于说明在像素电极上形成公共电极的工艺。在图11B中，光致抗蚀剂700被涂布于层间绝缘膜1200上，并且通过使用半色调曝光掩模来制备梳状抗蚀剂图形。在图11C中，通过将抗蚀剂图形用作蚀刻掩模来去除对公共电极连接、栅极线端子、公共线端子以及数据线端子的层间绝缘膜1200的蚀刻。
梳状抗蚀剂图形通过半色调曝光来处理。如图11D所示，对抗蚀剂执行灰化，并且梳状抗蚀剂图形的公共电极制备区的开口渗入了层间绝缘膜1200之内。对于公共电极制备区以及对于公共电极连接电极804上的开口，含有散布于其内的透明导电材料(优选为ITO)的墨通过喷墨法涂布，并且制备了梳状公共电极805。然后，公共电极连接电极804连接至公共电极805。这示出于图11E中。
根据以上所述的实施例3，通过减少光刻工艺的数量，能够通过在总体上减少工艺的数量来制造有源矩阵基板和液晶显示器件，并且能够以较低的成本来制造FFS型液晶显示器件。
[实施例4]
参照图12A到图15B，以下将给出关于在本发明的实施例4中的有源矩阵基板及其制造方法的描述。实施例4是实施例3的变形，并且用于FFS型液晶显示器件的有源矩阵基板能够以5个光刻工艺，即，通过仅比实施例3的情形多一个的附加工艺来制造。在实施例4中，用于在基板上制备栅极线、栅电极和附加容量线(公共线)的第一光刻工艺，用于制备薄膜晶体管沟道的第二光刻工艺以及用于形成像素电极的第三工艺与以上所描述的实施例3中的工艺是相同的，并且在此将不再给出详细的描述。在下文中，将给出只是关于实施例4的第四光刻工艺的描述。
图12A是在本发明的实施例4中的第四光刻工艺的步骤的说明图。首先，在其中已经于实施例3内制备了像素电极800的基板上，层间绝缘膜(SiN)通过CVD来沉积(步骤S-30)。在该层间绝缘膜上，涂布光致抗蚀剂，并且对它进行曝光(步骤S-31)。然后，该光致抗蚀剂被显影并且对在公共电极连接与端子之间的层间绝缘膜执行蚀刻，并且使公共电极连接和端子露出(步骤S-32)。
图12B是在其中制备了像素电极的基板上的像素区的基本部分的平面图。图12C是沿着图12B的线Z-Z的截面图，用于说明通过CVD将层间绝缘膜(SiN)沉积于其中制备了像素电极的基板上的步骤。然后，将光致抗蚀剂1700涂布在层间绝缘膜上并且通过使用曝光掩模来对光致抗蚀剂1700进行曝光。然后使光致抗蚀剂1700显影，并且制备了抗蚀剂图形。图12D示出了通过将抗蚀剂图形用作蚀刻掩模来对公共电极连接的层间绝缘膜执行蚀刻，并且然后去除该抗蚀剂(图13B)。在图12D中，示出了抗蚀剂被简单地去除了。
图13A和13B每个都表示公共电极连接沿着图12B中的线AA-AA的截面图。图13A示出了将光致抗蚀剂1700涂布在沉积于层间绝缘膜1200上的层间绝缘膜1200上的步骤。然后，在图形化之后，使开口设置于公共电极连接电极804的部分之上。图13B示出了图13A的抗蚀剂图形被用作蚀刻掩模，并且对层间绝缘膜1200执行蚀刻，以及使公共电极连接电极804露出。
图14A是用于制备公共电极的工艺的步骤的说明图。首先，在结合图12D和图13B所说明的基板上，透明导电材料(优选为ITO)被溅射(步骤S-33)。然后，将光致抗蚀剂涂布于该透明导电材料上。在通过使用曝光掩模来执行曝光之后，使该光致抗蚀剂显影，并且制备用于制备梳状公共电极的抗蚀剂图形(步骤S-34)。通过使用该抗蚀剂图形来对ITO执行蚀刻，并且制备梳状公共电极(步骤S-35)。
图14B是实施例4的像素区的基本部分的平面图。图14C是沿着图14B的线BB-BB的截面图，示出了其中将用于制备公共电极的抗蚀剂1700的图形形成于ITO上的状态。通过将该抗蚀剂图形用作蚀刻掩模，对ITO 806执行蚀刻，并且通过对ITO 806执行蚀刻来形成梳状公共电极805。该步骤示出于图14D中。
图15A是沿着图14B的线CC-CC的截面图。光致抗蚀剂1700被涂布于ITO 806上。然后，对光致抗蚀剂1700进行曝光并使之显影，并且执行图形化。将该抗蚀剂用作蚀刻掩模，对ITO 806执行蚀刻并且制备与公共电极连接电极804连接的梳状公共电极。
在以上所述的本发明的实施例4中，还有可能通过减少光刻工艺的数量来制造有源矩阵基板和液晶显示器件，并且能够以低廉的成本来生产FFS型的液晶显示器件。
[实施例5]
参照图16到图21E，以下将给出关于根据本发明的实施例5的有源矩阵基板及其制造方法的描述。实施例5涉及用于液晶显示器件(FFS-COA模式)，即彩色滤光片布置于TFT基板一侧的FFS型液晶显示器件的有源矩阵基板。在实施例5中，用于在基板上制备栅极线、栅电极和公共电极的第一光刻工艺以及用于制备薄膜晶体管的沟道的第二光刻工艺与实施例4中的工艺相同，并且在此将不再给出详细的描述。在下文中，将给出关于实施例5的第三光刻工艺的描述。
图16是FFS-COA型液晶显示器件的工艺，即其中在设置了彩色滤光片和像素电极的TFT基板上制备栅极线、栅电极和公共线，并且布置薄膜晶体管的沟道的工艺的说明图。首先，在其中制备了栅极线、栅电极和公共线以及布置薄膜晶体管的沟道的TFT基板上，由缝涂布机来涂布光致抗蚀剂并且制备抗蚀剂图形，该抗蚀剂图形实现了用于制备像素电极、彩色滤光片和公共电极的抗蚀剂堤的功能(步骤S-36)。将抗蚀剂图形用作蚀刻掩模，通过蚀刻来制备栅极绝缘膜，并且制备了栅极线端子、公共线端子、数据线端子、用于连接数据线与数据线端子的接触孔以及用于将公共电极连接至公共线的接触孔(步骤S-37)。
对抗蚀剂图形执行灰化并且去除在半色调曝光区上的抗蚀剂(步骤S-38)。通过喷墨法将含有散布于其内的彩色滤光片材料的墨涂布于像素区上(步骤S-39)。然后，通过喷墨法来涂布含有散布于其内的透明导电材料(优选为ITO)的墨，并且制备像素电极。然后，将ITO膜嵌入用于连接数据线与数据线端子的接触孔内，并且还嵌入用于将公共电极连接至公共线的接触孔内以保持接触(步骤S-40)。
图17A是根据本发明的实施例5的有源矩阵基板的图像区的基本部分的平面图。在由基板100上的连个栅极线201和两个数据线601所围绕的区域内，形成了一个单元像素(在彩色显示的情形中的每个彩色像素，子像素)。图17B到图17E每个都表示沿着图17A的线E-E的截面图，以及图18A到图18E每个都表示沿着图17A的线G-G的截面图。图19A是根据本发明的实施例5的有源矩阵基板的端子的基本部分的平面图。图19B到图19E每个都表示沿着图19A的线F-F的截面图。
参照图17A到图19E，将给出关于根据本发明的实施例5的制造有源矩阵基板的方法的描述。在图17A中以及在图17B到17E中，与黑色材料混合的抗蚀剂700K通过半色调曝光法来处理。然后，使抗蚀剂700K显影，并且制备堤700K。由半色调曝光法所处理的薄的抗蚀剂膜702被制备于像素电极的区域以及用于将像素电极连接至薄膜晶体管的漏电极的接触孔100上。使公共线803沿与栅极线210平行的方向布置于像素的中心部分上。在其中形成了像素电极的区域上，堤的一部分突起至公共线803上方，以及制备公共电极连接807，并且将接触孔1000布置于公共电极连接807上。
在图17B中，抗蚀剂700K被曝光。在显影之后的抗蚀剂图形上，凸脊703K制备于像素区的彩色滤光片涂布部分与薄膜晶体管的漏区之间。该凸脊703K实现了作为用于在将彩色滤光片1100涂布于灰化后的抗蚀剂堤701K(如图17C到图17D所示)上时防止彩色滤光片墨溢出至薄膜晶体管的漏电极603的墙的功能。在布置了彩色滤光片1100之后，通过喷墨法将含有散布于其内的透明导电材料(优选为ITO)的墨涂布于抗蚀剂堤701K内，并且制备像素电极800。还将ITO墨涂布于凸脊703K之上的薄膜晶体管的漏电极603上，并且使像素电极800连接至漏电极。这示出于图17E中。
图18A到图18E示出了将要沿着图17A中的线G-G来说明的用于连接公共电极与公共线的工艺。在线G-G上，公共线803制备于像素区内，平行于栅极线并且在同一层上。在图18A中，公共线803由层间绝缘膜400所覆盖，并且将数据线601布置于该公共线803上。将与黑色材料混合的光致抗蚀剂700K涂布于绝缘膜400上，并且通过使用曝光掩模的半色调曝光来处理该光致抗蚀剂700K。图18A示出了显影之后的抗蚀剂图形。未曝光区由700K表示，而半色调曝光区由702K表示。
将该抗蚀剂图形用作蚀刻掩模，对层间绝缘膜400执行蚀刻。去除公共电极连接807的层间绝缘膜400，并且使下层的公共线803露出。这示出于图18B中。然后，对抗蚀剂执行灰化，并且去除在半色调曝光区上的抗蚀剂。抗蚀剂701现在被转变成了抗蚀剂堤(图18C)。使用喷墨法，将含有彩色滤光片材料的墨涂布于堤701K之内(图18D)。然后，通过喷墨法来涂布含有散布于其内的透明导电材料(优选为ITO)的ITO墨，并且制备像素电极800和公共电极连接电极804。公共电极连接电极804被填充于公共电极连接807内并且与公共电极803连接。这示出于图18E中。
图19A是根据本发明的实施例5的有源矩阵基板的端子的基本部分的平面图。如同结合图17A所说明的，与黑色材料混合的抗蚀剂700K通过半色调曝光来处理。然后，使抗蚀剂700K显影，并且制备抗蚀剂堤700K。图19A到图19E示出了用于将数据线连接至数据线端子901的工艺。图19B示出了用于将数据线601连接至数据线端子901的接触孔1000具有由半色调曝光所处理的抗蚀剂。
图19C示出了通过将图19B的抗蚀剂图形用做蚀刻掩模来对层间绝缘膜400执行蚀刻，并且将层间绝缘膜400从端子901和接触孔1000中去除。然后，执行灰化，以及减小抗蚀剂图形的厚度，并且去除在半色调曝光区上的抗蚀剂(图19D)。含有透明导电材料(优选为ITO)的ITO墨通过喷墨法来涂布。透明导电材料被填充于接触孔1000内，并且数据线601经由端子连接801与数据线端子901连接(图19E)。
图20示出了根据本发明的实施例5用于形成有源矩阵基板的公共电极连接的工艺。如同将要结合图20A到图20E所说明的，层间绝缘膜在该工艺中通过CVD沉积于图17E所示的基板上。在此，将SiN用作层间绝缘膜(步骤S-41)。抗蚀剂被涂布以覆盖层间绝缘膜。在曝光和显影(步骤S-42)之后，对公共电极连接以及对端子的层间绝缘膜执行蚀刻(步骤S-43)。
图20A是像素区的平面图。在图20B到图20C的每个附图中各自示出了沿着线H-H的截面图，以及在图20D到图20E中各自给出了沿着线J-J的截面图。在图20B中，沉积了层间绝缘膜400，并且将抗蚀剂1700涂布于其上。抗蚀剂图形通过曝光来制备。对层间绝缘膜执行蚀刻，并且使端子及其他部分露出。在像素区上，去除了抗蚀剂，并且使层间绝缘膜400露出(图20C)。
图20D示出了抗蚀剂开口制备于公共电极连接电极804之上。通过该开口，对中间夹层膜400执行蚀刻，并且使公共电极连接电极804露出(图20E)。在该公共电极连接电极804上，公共电极通过以下将描述的工艺来布置。
图21是根据本发明的实施例5用于形成有源矩阵基板的公共电极的工艺的说明图。在结合图20E所说明的有源基板(TFT基板)的层间绝缘膜上，透明导电材料(优选为ITO)通过溅射来沉积(步骤S-44)。在该透明导电材料上，涂布光致抗蚀剂。在曝光和显影之后，形成梳状抗蚀剂图形(步骤S-45)。将该抗蚀剂图形用作蚀刻掩模，制备梳状公共电极(步骤S-46)。
图21A是梳状公共电极的平面图。图21B和图21C每个都表示沿着图21A中的线K-K的截面图，用于说明制备梳状公共电极的工艺。图21D和图21E每个都表示沿着图21A中的线L-L的截面图，用于说明制备梳状公共电极连接的工艺。如图21B所示，通过溅射将ITO施加于图20C所示的基板上，并且制备透明导电膜(ITO膜)806，以及将光致抗蚀剂1700涂布于其上。然后，使用具有梳状公共电极图形的曝光掩模来执行曝光。然后，使光致抗蚀剂1700显影，并且制备梳状公共电极图形的抗蚀剂开口。图21C示出了通过将图21B的抗蚀剂用作蚀刻掩模来对ITO膜执行蚀刻，并且制备梳状公共电极805的工艺。
图21D示出了通过溅射将ITO施加于图20E所示的基板上，并且制备透明导电膜806的工艺。然后，通过对图21B的光致抗蚀剂曝光使抗蚀剂开口形成于像素之间，在该开口上涂布有光致抗蚀剂1700。图21E示出了去除对相邻像素之间的ITO膜806的蚀刻以及制备梳状公共电极805的工艺。像素彼此分离并且去除了抗蚀剂1700。梳状公共电极805经由像素区连接电极804与公共线803连接。
[实施例6]
图22是根据本发明的实施例6用于在有源矩阵基板上制备公共电极的另一工艺的说明图。在图17E和图18E所示的TFT基板上，SiN通过CVD来沉积，并且制备层间绝缘膜(步骤S-47)。将光致抗蚀剂涂布于层间绝缘膜上，并且通过使用半色调曝光掩模来执行半色调曝光(步骤S-48)。对层间绝缘膜执行蚀刻，并且使公共电极连接和端子露出(步骤S-49)。对光致抗蚀剂执行灰化(步骤S-50)，并且使在作为半色调曝光区的梳状公共电极上的抗蚀剂制备开口。在该开口上，通过喷墨法来涂布ITO，以及制备了梳状电极并且公共电极连接电极与该梳状电极连接(步骤S-51)。
图23A是根据本发明的实施例6的有源矩阵基板的像素区的平面图。梳状电极和其他部分被虚拟示出。图23B和图23C每个都是沿着图23A的线M-M的截面图。图23B示出了层间绝缘膜1200通过半色调曝光来处理并且制备了抗蚀剂图形。图23C示出了用于对抗蚀剂图形执行灰化的工艺。
图24A是根据本发明的实施例6的有源矩阵基板的端子的平面图。梳状电极和其他部分被虚拟示出。图24B和图24E每个都是沿着图23A的线N-N的截面图。图24B示出了通过半色调曝光来处理层间绝缘膜1200而制备的抗蚀剂图形。图24C示出了去除对公共电极连接的层间绝缘膜1200的蚀刻，并且公共电极连接电极804被露出。图24D示出了对抗蚀剂图形执行灰化。图24E示出了ITO通过喷墨法涂布于由灰化所渗入的梳状电极的开口上以及通过喷墨法涂布于公共电极连接电极804上。
在以上所描述的本发明的实施例5和6中，通过减少光刻工艺的数量，有可能通过在总体上减少工艺的数量来制造有源矩阵基板和液晶显示器件。与本发明的实施例5相比，在实施例6中有可能使光刻工艺的数量减少一个工艺。在实施例5和实施例6这两者中，彩色滤光片布置于TFT基板一侧，并且这使得有可能在不考虑与对基板的对准公差的情况下提高数值孔径。结果，能够降低在液晶显示器件的制造中的功率消耗，并且能够采用具有较高透光率的廉价的玻璃基板或塑料基板作为不同于TFT基板的对基板，以及能够提供具有较低材料成本的阵列上彩色滤光片模式的FFS-COA型液晶显示器件。
[实施例7]
图25是根据本发明的实施例7用于制备多畴垂直取向(MVA)模式的TFT基板的工艺说明图。在该工艺中，在其中两个光刻工艺如同在实施例1中那样执行的TFT基板上，抗蚀剂堤通过缝涂布机制备与像素区上(步骤S-52)。对层间绝缘膜上没有抗蚀剂的区域执行蚀刻，并且使用于将端子与信号线连接的接触孔露出(步骤S-53)。然后，对抗蚀剂执行灰化(步骤S-54)，以及通过喷墨法将ITO涂布于像素电极的接触孔和信号线上(步骤S-55)。
图26A用于示出根据本发明的实施例7的TFT基板的一个像素部分的平面图。图26B是沿着图26A中的线O-O的截面图。在本实施例中，像素电极800通过将ITO涂布于由抗蚀剂700所制备的堤之内来制备。像素电极800由以抗蚀剂制成的缝状像素分隔物(divider)808所划分。在像素的上一半和下一半(在图26A中，沿数据线601的延伸方向)中的每一半之上，每个所划分的像素电极的倾斜被反转，并且畴的方向被设置为两个方向，以及所划分的像素电极经由设置于像素的上端和下端的连续区域809来连接。
图26C是像素的平面图，用于说明根据本发明的实施例7的多畴垂直取向(MVA)模式的另一像素电极的布置。图26D和图26E各自表示沿着图26C的线P-P的截面图。像素电极800通过以喷墨法将ITO墨涂布于由抗蚀剂700所制备的堤之内来制备(图26D)。如图26E所示，抗蚀剂的突起1800通过以喷墨法按照与图26A的像素分隔物808的倾斜相似的倾斜涂布于像素电极800上而制备(图25所示的步骤S-56)。通过该突起1800，形成了两个畴。
同样，在以上所描述的实施例7中，通过减少光刻工艺的数量，有可能通过在总体上减少工艺的数量来制造有源矩阵基板和液晶显示器件，并且能够以较低的成本供应MVA模式的液晶显示器件。
[实施例8]
图27是根据本发明的实施例8用于制备彩色滤光片布置于TFT基板一侧的多畴垂直取向(MVA)模式的TFT基板的工艺的说明图。在该工艺中，黑色抗蚀剂堤由缝涂布机形成于通过与实施例1相似的两个光刻工艺制备的TFT基板的像素区上(步骤S-57)。对层间绝缘膜上没有抗蚀剂的区域执行蚀刻，并且使用于连接端子和信号线的接触孔露出(步骤S-58)。然后，对抗蚀剂执行灰化(步骤S-59)，以及通过喷墨法制备三色(R、G和B)的彩色滤光片(步骤S-60)。此外，在该彩色滤光片上，通过喷墨法将ITO涂布于像素电极的接触孔和信号线上(步骤S-61)。
图28A是用于示出根据本发明的实施例8的TFT基板的一个像素区域的平面图。图28B是沿着图28A的线Q-Q的截面图。在本实施例中，像素电极800通过在涂布于堤之内的彩色滤光片上涂布ITO墨来制备，所述堤由黑色抗蚀剂700K形成。像素电极800由以黑色抗蚀剂制成的缝状的像素分隔物808所划分，并且该像素电极800连接到在黑色抗蚀剂的凸脊703之上的薄膜晶体管的漏电极。
图28C是一个像素的平面图，用于说明根据本发明的实施例8的多轴垂直取向(MVA-COA)模式的另一个像素电极的布置。图28D和图28E每个都是沿着图28C中的线R-R的截面图。像素电极800通过以喷墨法将ITO涂布于彩色滤光片1100上来制备，该彩色滤光片1100通过喷墨法涂布于由黑色抗蚀剂700K所制备的堤之内(图28D)。如图28E所示，抗蚀剂突起1800通过喷墨法按照与图28C所示的像素分隔物808的倾斜相似的倾斜涂布(图27的步骤S-62)。通过该突起1800，制备了两个畴。
同样，在本发明的实施例8中，通过减少光刻工艺的数量，有可能通过在总体上减少工艺的数量来制造有源矩阵基板和液晶显示器件。通过将彩色滤光片布置于TFT基板一侧，能够在不考虑与对基板的对准公差的情况下提高数值孔径。结果，能够降低制造液晶显示器件的功率消耗，并且能够采用由不同于TFT基板的材料制成的且可以低廉的成本获得的玻璃基板或者具有较高透光率的塑料基板作为对基板。这有利于降低材料成本，并且能够以较低的成本供应阵列上彩色滤光片模式的MVA型液晶显示器件。
[实施例9]
图29是根据本发明的实施例9用于制备彩色滤光片布置于TFT基板一侧的多畴垂直取向(MVA-COA)模式的TFT基板的工艺的说明图。所述工艺的步骤(S-63)到(S-67)与在实施例2中用于制备彩色滤光片的步骤(S-16)到(S-20)相同，其中实施例2结合图6A到图6E在上文进行了描述。
图30A是图像区的基本部分的平面图，示出了在第三光刻工艺中用于涂布黑色光致抗蚀剂的工艺，并且该黑色光致抗蚀剂然后通过半色调曝光来处理。由半色调曝光所处理的区域是像素电极制备区(彩色滤光片被涂布于像素电极的下层之上)和接触孔区。如图30B到图30E所示，接触孔1000通过凸脊703K与像素电极制备区分开。
图30B示出了图29的步骤(S-63)所说明的第三光刻工艺的工艺。黑色光致抗蚀剂700K通过缝涂布机涂布于薄膜晶体管上。使用半色调曝光掩模，用于将像素区和像素电极连接至漏电极的接触孔通过半色调曝光来处理，以及栅极线的端子和数据线的端子通过全曝光来处理，并且黑色堤形成于像素电极周围。在该第三光刻工艺中，像素区和接触孔1000通过半色调曝光来处理，并且抗蚀剂膜变薄。在较薄的半色调曝光区上的黑色抗蚀剂以702K表示。在半色调曝光区上的抗蚀剂702K由黑色抗蚀剂700K所包围。
图30C示出了对黑色膜700K和对半色调曝光区的黑色抗蚀剂702K执行灰化，并且减小了厚度。通过灰化，去除了在像素区和接触孔区上的抗蚀剂。残留的黑色抗蚀剂701K的膜厚变薄到在所去除的半色调曝光区上的黑色抗蚀剂702K的程度，或者稍微薄于黑色抗蚀剂702K的厚度。
图30D示出了彩色滤光片墨1100被涂布于用于制备将由黑色抗蚀剂701K形成的像素的堤之内。如图30E所示，含有散布于其内的透明导电材料(优选为ITO)的墨被滴下并涂布于彩色滤光片1100以及接触孔1000在凸脊703K之上的区域上，并且制备了像素电极800。像素电极800经由接触孔1000与薄膜晶体管的漏电极603连接。
图31A是用于示出根据本发明的实施例9的TFT基板的一个像素区域的平面图。图31B是沿着图31A的线S-S的截面图。在本实施例中，像素电极通过以喷墨法将ITO涂布于由黑色抗蚀剂700K所形成的堤之内来制备。然后，将抗蚀剂涂布于像素电极800之上，并且使用具有用于划分缝状像素分隔物808的图形的掩模对该抗蚀剂进行曝光。在显影之后，执行蚀刻，并且像素电极由缝状像素分隔物808所划分。在像素的上一半和下一半(在图31A中，沿数据线601的延伸方向)中的每一半之上，每个像素电极的倾斜被反转，并且存在两个畴。这样划分的像素电极通过设置于像素的上端和下端之上的连续区域连接到一起。
图32A是一个像素的平面图，用于说明根据本发明的实施例9彩色滤光片布置于TFT基板一侧的多畴垂直取向(MVA-COA)模式的另一个像素电极的布置。图32B是沿着图32A的线T-T的截面图。像素电极800通过将ITO墨涂布于由黑色抗蚀剂700K所形成的堤之内来制备(图32B)。在该像素电极800上，抗蚀剂通过缝涂布机来涂布，并且通过使用具有与图31A的像素分隔物808相同的倾斜图形的掩模对该抗蚀剂进行曝光。然后，是该蚀刻剂显影，并且制备了抗蚀剂的突起1800(图27的步骤S-62)。通过该突起，形成了两个畴。
同样，在本发明的实施例9中，通过减少光刻工艺的数量，有可能通过在总体上减少工艺的数量来制造有源矩阵基板和液晶显示器件。通过将彩色滤光片布置于TFT基板一侧，能够在不考虑与对基板的对准公差的情况下提高数值孔径。结果，能够降低制造液晶显示器件的功率消耗，并且能够采用由不同于TFT基板的材料制成的且可以低廉的成本获得的玻璃基板或者具有较高透光率的塑料基板作为对基板。这有利于降低材料成本，并且能够以较低的成本供应阵列上彩色滤光片模式的MVA型液晶显示器件。
[实施例10]
图33A是根据本发明的实施例10的新工艺，即用于制备阵列上彩色滤光片模式的像素电极的说明图，以及对抗蚀剂700K执行半色调曝光，该抗蚀剂700K与黑色材料混合并且通过缝涂布机来涂布。然后，使抗蚀剂700K显影，并且形成堤700K。图33B和图33C每个都是沿着图33A的线DD-DD的截面图。如上所述，以上在图6A到图6F中针对TN类型，在图16和图17A到图17E中针对FFS类型，在图27和图28A到图28B和图28C到图28E中针对MVA类型进行了描述，以上给出关于单层黑色抗蚀剂的描述。通过将黑色材料混合到抗蚀剂内，抗蚀剂的绝缘性质可能会丧失。在这种情况下，将要由黑色抗蚀剂形成的IJ堤由两种材料制成，以及如图31B所示，具有绝缘性质的抗蚀剂704被用于第一层的抗蚀剂，而黑色抗蚀剂700K被用于第二层。这样做时，晶体管的背沟道区嵌入了具有绝缘性质的抗蚀剂704，并且在源电极和漏电极之间没有漏电流产生。
在此，如果使第一层抗蚀剂704的曝光灵敏度低于第二层抗蚀剂700K的曝光灵敏度，则能够使在半色调曝光区702上的抗蚀剂的残留膜厚相对半色调曝光的曝光量的改变更为稳定。
图33D是一个像素沿着图33A的线DD-DD的截面图，用于说明根据本发明的实施例10的与通过处理抗蚀剂700K而制备堤700K的工艺相关的另一个像素电极的布置，该抗蚀剂700K通过混合黑色材料，通过缝涂布机来涂布而制备，通过半色调曝光来处理，以及堤700K在用于制备阵列上彩色滤光片模式的像素电极的工艺中的显影之后形成。图33E和图33F每个都是沿着图33A的线DD-DD的截面图，用于示出在图33D的工艺之后的工艺。
在以上所给出的其他实施例中，如形式为沿着线DD-DD的截面图的图33D所示，在图33A的堤700K制备之前，绝缘膜705被涂布于由源电极602和漏电极603所制备的沟道区上。然后，如图33E所示，与黑色材料混合的由缝涂布机涂布的抗蚀剂700K通过半色调曝光来处理，并且在显影之后形成了堤700K。然后，即使黑色抗蚀剂的绝缘性质可能会丧失，在沟道之间的电流泄漏也能够由绝缘膜705来防止。
图33F是用于示出黑色抗蚀剂700K在灰化之后的状态的截面图。图33F示出了其中抗蚀剂702的半色调曝光区通过灰化来去除，并且沟道由绝缘膜705来分隔的状态。
根据以上所描述的本发明的实施例10，在阵列上彩色滤光片模式的液晶显示器件的TFT基板中，能够确保晶体管的稳定的操作并且能够提高工艺的稳定性，因为残留在半色调曝光区上的抗蚀剂的厚度能够相对于半色调曝光中的曝光光量的改变而得到均衡。
[实施例11]
图34是液晶显示器件的布置的说明图，用于说明根据本发明的显示器件的实施例。该液晶显示器件通过将液晶2002密封于如同以上所给出的实施例所说明的那样附接在一起的有源矩阵基板100和对基板2000之间的间隙内来制备。可以将与有源矩阵基板100的材料相同的玻璃材料或无机材料的绝缘基板或由塑料制成的绝缘膜用作对基板2000。在每个基板和液晶之间的边界面上，涂布了取向膜(取向层)2001。在有源矩阵基板100的后表面上，设置了背光源2003。
在有源矩阵基板100周围，驱动电路200被布置为直接形成于IC芯片或基板表面上的电路，对于驱动电路2004，时钟信号和用于显示的图像数据由显示控制器件2005供应。
产业应用性
本发明不仅能够应用于构成液晶显示器件的有源基板，而且能够应用于平板显示(例如，有机电致发光显示器件)的有源基板。此外，本发明还能够应用于使用光刻工艺的各种类型的半导体器件。

Claims (30)

1.一种有源矩阵基板，包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述栅极绝缘膜在用于制备所述一个显示电极的区域内由所述一个显示电极覆盖；
抗蚀剂堤被设置用于包围在其中制备所述一个显示电极的区域以及用于包围所述漏电极，覆盖所述欧姆接触层的间隙以及所述源电极和所述数据线，以及相邻像素的数据线；以及
与所述一个显示电极和所述漏电极连续连接的所述透明导电膜距所述绝缘基板的上表面的高度小于所述抗蚀剂堤距所述绝缘基板的上表面的高度。
2.一种有源矩阵基板，包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接；以及
设置于所述一个显示电极与所述栅极绝缘膜之间的彩色滤光片，其中：
抗蚀剂堤被设置用于包围在其中制备所述一个显示电极的区域以及用于包围所述漏电极，覆盖所述欧姆接触层的间隙以及所述源电极和所述数据线，以及相邻像素的数据线；以及
所述透明导电膜距与设置于所述彩色滤光片上的所述一个显示电极和所述漏电极连续连接的所述绝缘基板的高度小于所述抗蚀剂堤距所述绝缘基板的高度。
3.根据权利要求1或2所述的有源矩阵基板，其中：
另一个显示电极通过层间绝缘膜设置于所述一个显示电极上。
4.根据权利要求1或2所述的有源矩阵基板，其中：
所述一个显示电极是遍布式电极。
5.根据权利要求3所述的有源矩阵基板，其中：
所述一个显示电极是遍布式电极，并且所述另一个显示电极是梳状电极。
6.根据权利要求5所述的有源矩阵基板，其中：
所述另一个显示电极被设计成梳状类型并且被划分成位于一个像素区域内的多个部分，以及所述梳状电极的倾斜方向在每个所述划分区域中是不同的。
7.根据权利要求1或2所述的有源矩阵基板，其中：
所述一个显示电极是遍布式电极，并且用于形成多个畴的光致抗蚀剂的凸脊被设置于所述遍布式电极上。
8.根据权利要求1或2所述的有源矩阵基板，其中：
所述一个显示电极被设置有倾向于在所述像素的中心部分轴向对称的缝状缺口，并且多个畴被形成于所述电极上。
9.根据权利要求2到8中的任一权利要求所述的有源矩阵基板，其中：
用于形成所述一个显示电极的堤被设计成叠层结构，并且至少所述沟道由具有绝缘性质的材料所分隔。
10.根据权利要求9所述的有源矩阵基板，其中：
所述堤被设计成具有绝缘性质的抗蚀剂和黑色抗蚀剂的叠合层，并且所述黑色抗蚀剂位于具有绝缘性质的所述抗蚀剂的上层之上。
11.一种制造有源矩阵基板的方法，所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述方法包括以下步骤：
将光致抗蚀剂涂布于制备于所述绝缘基板上的所述数据线、所述源电极和所述漏电极上；
通过全曝光来处理所述栅极线的端子区、所述存储容量线的端子区、所述数据线的端子区以及用于使所述数据线与所述端子区连接的接触孔的一部分，以及通过半色调曝光来处理在其中制备了一个显示电极的区域和所述漏电极；
使所述光致抗蚀剂显影，去除在所述全曝光区上的所述光致抗蚀剂，并且在所述半色调曝光区上留下厚度较薄的所述光致抗蚀剂；
执行对在所述光致抗蚀剂被去除的区域上的所述栅极绝缘膜的蚀刻和去除；
对所述光致抗蚀剂执行灰化并且去除在所述半色调曝光区上的所述光致抗蚀剂；以及
通过将未受所述灰化影响而留下的所述光致抗蚀剂用作堤，利用喷墨法将含有透明导电材料的墨滴到并涂布于其中将要通过去除所述半色调曝光区的光致抗蚀剂来形成所述一个显示电极的所述区域以及所述漏电极，并且形成与所述漏电极连接的所述一个显示电极。
12.一种制造有源矩阵基板的办法，所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述方法包括以下步骤：
在所述绝缘基板上形成所述栅极线、所述存储电容线和所述数据线的端子；
通过按顺序连续沉积所述栅极绝缘膜、所述半导体层和所述欧姆接触层来形成叠层膜，以覆盖所述栅极线、所述存储容量线和所述数据线的所述端子；
在多个有源层岛上制作所述叠层膜以制成薄膜晶体管，以及在所述绝缘基板上按阵列方式形成所述有源层岛；以及
在所述有源层岛上形成所述数据线、所述源电极和所述漏电极。
13.根据权利要求11所述的制造有源矩阵基板的方法，其中所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述方法包括以下步骤：
在所述绝缘基板上形成所述栅极线、所述存储电容线和所述数据线的端子；
通过按顺序连续沉积所述栅极绝缘膜、所述半导体层和所述欧姆接触层来形成叠层膜，以覆盖所述栅极线、所述存储容量线和所述数据线的所述端子；
形成将作为源极线、源电极和漏电极的金属膜，以覆盖所述叠层膜的整个表面；
将光致抗蚀剂涂布于所述金属膜上，通过使用半色调曝光掩模来对连续布置的且与所述源极线连续的所述源电极和所述漏电极执行全曝光，以及对沟道形成区执行半色调曝光；
形成与所述源极线和所述源电极连续的漏电极；
通过将所述图形用作蚀刻掩模而在多个有源层岛上制作所述叠层膜以制成薄膜晶体管，以及将所述有源层岛按矩阵布置形成于所述绝缘基板上；
通过灰化去除在所述半色调曝光区上的所述抗蚀剂；
去除与所述源电极和所述漏电极连续的沟道区；
此外，通过蚀刻由所述蚀刻而露出的所述欧姆接触层来形成背沟道；以及
在所述有源层岛上制备所述数据线、所述源电极和所述漏电极。
14.一种制造有源矩阵基板的方法，所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述方法包括以下步骤：
将光致抗蚀剂涂布于形成于所述绝缘基板上的所述数据线、所述源电极和所述漏电极上；
通过使用半色调曝光掩模来对所述栅极线的端子、所述存储容量线的端子、所述数据线的端子以及用于使所述数据线与所述端子连接的接触孔的一部分执行全曝光，以及对在其中制备了所述一个显示电极的区域以及对所述漏电极执行半色调曝光；
使所述光致抗蚀剂显影，去除在所述全曝光区上的所述光致抗蚀剂，并且留下所述半色调曝光区的较薄的光致抗蚀剂；
通过蚀刻来去除其中所述光致抗蚀剂被去除的区域上的所述栅极绝缘膜；
对所述光致抗蚀剂执行灰化并且去除在所述半色调曝光区上的所述光致抗蚀剂；以及
在通过将在所述灰化之后留下的所述光致抗蚀剂用作堤，通过利用喷墨法将含有彩色滤光材料的墨涂布于其中去除了在所述半色调曝光区内的所述光致抗蚀剂的、用于制备所述一个显示电极的区域上，形成彩色滤光片；以及
之后，通过将在所述灰化之后留下的所述光致抗蚀剂用作堤，利用喷墨法将含有透明导电材料的墨涂布于所述彩色滤光片和所述漏电极上，并且形成其中连接了所述漏电极的所述一个显示电极。
15.根据权利要求14所述的制造有源矩阵基板的方法，其中所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述方法包括以下步骤：
在所述绝缘基板上形成所述栅极线、所述存储电容线和所述数据线的端子；
通过按顺序连续沉积所述栅极绝缘膜、所述半导体层和所述欧姆接触层来形成叠层膜，以覆盖所述栅极线、所述存储容量线和所述数据线的所述端子；
在多个有源层岛上制作所述叠层膜以制成薄膜晶体管，以及将所述有源层岛按矩阵方式形成于所述绝缘基板上；以及
在所述有源层岛上形成所述数据线、所述源电极和所述漏电极。
16.根据权利要求14所述的制造有源矩阵基板的方法，其中所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述方法包括以下步骤：
在所述绝缘基板上形成所述栅极线、所述存储电容线和所述数据线的端子；
通过按顺序连续沉积所述栅极绝缘膜、所述半导体层和所述欧姆接触层来形成叠层膜，以覆盖所述栅极线、所述存储容量线和所述数据线的所述端子；
形成将作为源极线、源电极和漏电极的金属膜，以覆盖所述叠层膜的整个表面；
将光致抗蚀剂涂布于所述金属膜上，通过使用半色调掩模来对在没有形成沟道区的情况下彼此连续的且与所述源极线连续的所述源电极和所述漏电极执行全曝光，以及通过将该图形用作蚀刻掩模来对形成与所述源极线和所述源电极连续的漏电极的沟道形成区执行半色调曝光；
在多个有源层岛上制作所述叠层膜以制成薄膜晶体管，以及将所述有源层岛按矩阵布置形成于所述绝缘基板上；
通过灰化去除在所述半色调曝光区上的所述抗蚀剂，去除与所述源电极和所述漏电极连续的沟道区，以及此外，通过蚀刻由所述蚀刻而露出的所述欧姆接触层来形成背沟道；以及
在所述有源层岛上形成所述数据线、所述源电极和所述漏电极。
17.根据权利要求11到16中的任一权利要求所述的制造有源矩阵基板的方法，其中：
另一个显示电极通过层间绝缘膜形成于所述一个显示电极上。
18.根据权利要求11到17中的任一权利要求所述的制造有源矩阵基板的方法，其中：
其中对所述光致抗蚀剂执行全曝光的区域包括所述栅极线的端子区、所述存储容量线的端子区和所述数据线的端子区，以及用于使所述数据线与所述端子区连接的接触孔的一部分；以及
通过蚀刻来去除在用于连接所述数据线的所述端子区的所述接触孔的一部分、所述数据线和所述端子区之上的栅极绝缘膜。
19.根据权利要求11到17中的任一权利要求所述的制造有源矩阵基板的方法，其中：
所述方法包括以下步骤：
形成凸脊以通过喷墨法在所述一个显示电极上制备液晶的多个畴。
20.根据权利要求14到17中的任一权利要求所述的制造有源矩阵基板的方法，其中：
在所述喷墨法中所使用的抗蚀剂堤的一部分或全部具有遮光性质。
21.根据权利要求20所述的制造有源矩阵基板的方法，其中：
在所述喷墨法中所使用的所述抗蚀剂堤被设计成叠层结构，并且绝缘膜至少形成于其中制备所述沟道的区域上。
22.根据权利要求21所述的制造有源矩阵基板的方法，其中：
所述堤包括绝缘抗蚀剂和黑色抗蚀剂的叠合层，所述黑色抗蚀剂位于上层上，以及所述绝缘抗蚀剂所需的曝光光量高于所述黑色抗蚀剂所需的曝光光量。
23.根据权利要求11到17中的任一权利要求所述的制造有源矩阵基板的方法，其中：
将与所述有源矩阵基板的材料不同的材料用作所述对基板的材料。
24.根据权利要求17所述的制造有源矩阵基板的方法，其中：
由所述喷墨法所制备的所述抗蚀剂堤实现了用于所述蚀刻的掩模的功能以及用于制作用于形成所述公共电极连接的通孔的掩模的功能，并且所述方法包括以下步骤：
在对所述栅极绝缘膜执行了蚀刻之后执行灰化，以及在所述数据线端子区被连接时形成所述另一个显示电极；
在所述有源基板的最上层表面上形成层间绝缘膜，以及在所述层间绝缘膜上形成用于半色调曝光的抗蚀剂堤；
通过将所述堤用作掩模来从所述层间绝缘膜上去除蚀刻，以覆盖所述栅极线和所述数据线的端子区，以及形成通孔以制备所述另一个显示电极；
在蚀刻所述层间绝缘膜以及形成所述通孔时使所述端子区露出；
在所述堤上制备开口，用于通过对所述堤抗蚀剂执行灰化来形成梳状的透明导电膜；以及
将含有透明导电材料的墨涂布于所述堤的所述开口上，以及形成在所述另一个显示电极和所述另一个显示电极的连接之间的接触。
25.根据权利要求17所述的制造有源矩阵基板的方法，其中：
由所述喷墨法所制备的所述抗蚀剂堤实现了用于所述蚀刻的掩模的功能以及用于形成通孔的蚀刻掩模的功能，所述通孔用于制备所述另一个显示电极的连接，并且所述方法还包括以下步骤：
在通过蚀刻制作了所述栅极绝缘膜之后执行灰化，以及在形成与所述数据线的所述端子区的连接时形成所述另一个显示电极的连接；
在所述有源基板的最上层表面上形成层间绝缘膜；
通过光刻工艺在所述层间绝缘膜上去除蚀刻，以覆盖所述栅极线、所述存储容量线和所述数据线的所述端子区，以及所述另一个显示电极的连接，以及使所述栅极线的所述端子区和所述数据线，以及所述另一个显示电极的连接露出；
通过将所述透明导电材料气相沉积于所露出的所述数据线上以及所述栅极线的所述端子区上，以及沉积于所述另一个显示电极的连接上来形成透明导电膜；以及
使用所述抗蚀剂掩模来形成梳状电极。
26.一种具有有源矩阵基板的显示器件，所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述显示器件包括：
具有彩色滤光片的对基板以及在不同于所述绝缘基板的绝缘基板上的另一个显示电极；
所述有源矩阵基板使在将要制备所述一个显示电极的区域内的所述栅极绝缘膜由所述一个显示电极所覆盖；
所述有源矩阵基板具有用于包围所述将要制备所述一个显示电极的区域以及所述漏电极的抗蚀剂堤，所述抗蚀剂堤覆盖所述源电极和所述漏电极各自的欧姆接触层的相对间隙、所述源电极和所述数据线，以及还覆盖了相邻像素的数据线；
与所述一个显示电极和所述漏电极连续连接的所述透明导电膜距所述绝缘基板的上表面的高度小于所述抗蚀剂堤距所述绝缘基板的上表面的高度；
取向层，被设置用于覆盖所述有源矩阵基板的所述一个显示电极和所述对基板的所述另一个显示电极中的每一个；以及
液晶，被密封在所述有源矩阵基板与所述对基板的每个取向层彼此相对的间隙内。
27.一种具有有源矩阵基板的显示器件，所述有源矩阵基板包括：
形成于绝缘基板上的栅极线、存储容量线和数据线端子；
用于覆盖所述栅极线和所述存储容量线的栅极绝缘膜；
多个有源层岛，按阵列布置形成于所述栅极绝缘膜上，并且具有通过间隙分离于源电极侧和漏电极侧的欧姆接触层以形成半导体层和在所述半导体的上层之上的沟道；
源电极，所述源电极与在它那一侧上的欧姆接触层连接，以及与所述源电极连接的数据线；以及
多个显示电极中的一个显示电极，由漏电极以及由与所述漏电极连续连接的透明导电膜形成，所述漏电极与在它那一侧上的欧姆接触层连接，其中：
所述显示器件包括：
具有在与所述绝缘基板不同的绝缘基板上的另一个显示电极的对基板；
所述有源矩阵基板具有所述源电极和所述漏电极各自的欧姆接触层的相对间隙，以及所述源电极和所述数据线，以及具有用于包围将要制备所述一个显示电极的区域以及所述漏电极的抗蚀剂堤，覆盖相邻像素的数据线；
与设置于所述彩色滤光片上的所述一个显示电极和所述漏电极连续连接的所述透明导电膜距所述绝缘基板的高度小于所述抗蚀剂堤距所述绝缘基板的高度；
取向层，被设置用于覆盖所述有源矩阵基板的所述一个显示电极和所述对基板的所述另一个显示电极中的每一个；以及
液晶，被密封在所述有源矩阵基板与所述对基板的每个取向层彼此相对的间隙内。
28.根据权利要求26或27所述的显示器件，其中：
通过层间绝缘膜在所述一个显示电极上设置有另一个显示电极。
29.根据权利要求27或28所述的显示器件，其中：
与所述有源矩阵基板的材料不同的材料用作所述对基板的材料。
30.根据权利要求27到29中的任一权利要求所述的显示器件，其中：
所述堤是绝缘膜和黑色抗蚀剂的叠合层，以及绝缘材料至少用于使所述沟道彼此分隔。
CN2010800132833A 2009-03-23 2010-03-12 有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备 Pending CN102388413A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-069696 2009-03-23
JP2009069696 2009-03-23
PCT/JP2010/054724 WO2010110179A1 (ja) 2009-03-23 2010-03-12 アクティブ素子基板とその製造方法、及びこの製造方法で製造したアクティブ素子基板を用いた表示装置

Publications (1)

Publication Number Publication Date
CN102388413A true CN102388413A (zh) 2012-03-21

Family

ID=42780871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800132833A Pending CN102388413A (zh) 2009-03-23 2010-03-12 有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备

Country Status (4)

Country Link
US (1) US20120068202A1 (zh)
JP (1) JPWO2010110179A1 (zh)
CN (1) CN102388413A (zh)
WO (1) WO2010110179A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102799014A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN103151305A (zh) * 2013-02-28 2013-06-12 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
CN104617104A (zh) * 2015-01-08 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105280138A (zh) * 2015-10-09 2016-01-27 深圳典邦科技有限公司 一种硅基大尺寸oled图像收发装置及制造方法
CN105700257A (zh) * 2014-11-27 2016-06-22 业鑫科技顾问股份有限公司 薄膜晶体管阵列基板及液晶显示面板
CN107275366A (zh) * 2016-03-31 2017-10-20 三星显示有限公司 显示装置及其制造方法
CN107482089A (zh) * 2017-08-08 2017-12-15 湘能华磊光电股份有限公司 一种高亮度led芯片及其制备方法
CN109155460A (zh) * 2016-02-19 2019-01-04 夏普株式会社 扫描天线及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671948B2 (ja) * 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
US8518729B1 (en) * 2012-09-07 2013-08-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing liquid crystal display panel
JP6116220B2 (ja) * 2012-12-12 2017-04-19 三菱電機株式会社 液晶表示パネル
TWI578502B (zh) * 2014-11-27 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體陣列基板及液晶顯示面板
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
KR20180062254A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 패널
KR20180077439A (ko) 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN113658913B (zh) * 2021-07-09 2024-05-31 深圳莱宝高科技股份有限公司 阵列基板制造方法、阵列基板、电子纸器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2002250935A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
JP2003318131A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス及び電子機器
JP2007034151A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 液晶表示装置
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
CN101187764A (zh) * 2006-11-21 2008-05-28 株式会社日立显示器 图像显示装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792574B2 (ja) * 1988-12-21 1995-10-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置およびその製造方法
JPH07271020A (ja) * 1994-03-18 1995-10-20 Internatl Business Mach Corp <Ibm> ブラックマトリックス形成用感光性組成物、カラーフィルター基板及びそれを用いた液晶表示装置
JP2006164708A (ja) * 2004-12-06 2006-06-22 Semiconductor Energy Lab Co Ltd 電子機器および発光装置
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2002250935A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
JP2003318131A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス及び電子機器
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007034151A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 液晶表示装置
CN101187764A (zh) * 2006-11-21 2008-05-28 株式会社日立显示器 图像显示装置及其制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102799014B (zh) * 2012-09-07 2014-09-10 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN102799014A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN103151305A (zh) * 2013-02-28 2013-06-12 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
CN103151305B (zh) * 2013-02-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
CN105700257A (zh) * 2014-11-27 2016-06-22 业鑫科技顾问股份有限公司 薄膜晶体管阵列基板及液晶显示面板
CN105700257B (zh) * 2014-11-27 2019-09-13 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及液晶显示面板
CN104617104A (zh) * 2015-01-08 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104617104B (zh) * 2015-01-08 2017-06-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105280138A (zh) * 2015-10-09 2016-01-27 深圳典邦科技有限公司 一种硅基大尺寸oled图像收发装置及制造方法
CN109155460A (zh) * 2016-02-19 2019-01-04 夏普株式会社 扫描天线及其制造方法
CN107275366A (zh) * 2016-03-31 2017-10-20 三星显示有限公司 显示装置及其制造方法
CN107275366B (zh) * 2016-03-31 2023-06-16 三星显示有限公司 显示装置及其制造方法
CN107482089A (zh) * 2017-08-08 2017-12-15 湘能华磊光电股份有限公司 一种高亮度led芯片及其制备方法

Also Published As

Publication number Publication date
US20120068202A1 (en) 2012-03-22
JPWO2010110179A1 (ja) 2012-09-27
WO2010110179A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
CN102388413A (zh) 有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备
US9570477B2 (en) Thin film transistor array panel and manufacturing method of the same
JP3383047B2 (ja) アクティブマトリクス基板
CN104600079B (zh) 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
US11233070B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display panel
US8456595B2 (en) Display device and method for manufacturing the same
CN100397224C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
KR100397671B1 (ko) 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
CN103809332A (zh) 液晶显示器及其制造方法
CN103543561A (zh) 液晶显示器件
CN102655155A (zh) 阵列基板及其制造方法和显示装置
CN108089368B (zh) 彩膜基板及制备方法、显示装置
CN106932984A (zh) 薄膜晶体管基板及其制造方法
KR101499226B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN100407027C (zh) 液晶显示器件及其制造方法
KR100674209B1 (ko) 능동매트릭스기판 및 그 제조방법
CN104076558A (zh) 液晶显示器
CN100485470C (zh) 液晶显示器及其制造方法
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR101542396B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
KR101166620B1 (ko) 더미 패턴이 포함된 마스크를 이용하여 제조되는액정표시소자 및 이를 이용한 액정표시소자 제조방법
KR20110009582A (ko) 표시 장치 및 그 제조 방법
KR20160084550A (ko) 표시 장치 및 그 제조 방법
CN114217483B (zh) 阵列基板、阵列基板的制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321